線纜多媒體數據接收裝置的製作方法
2023-06-13 16:49:51 2
專利名稱：線纜多媒體數據接收裝置的製作方法
技術領域：
本實用新型涉及數據通信和處理技術，具體地說，涉及基於DVB標準的線纜多媒體數據接收裝置。
為利用有線電視系統傳送多媒體數據信號，需對各種規格的多媒體數據進行接收和還原，同時也希望輸出符合國際標準的數據格式，以便將之應用到例如寬帶互連網訪問、視頻點播、遠程教育、遠程醫療、遠程會議、遠程購物及報刊發行等領域。現有傳輸設備中，有的傳輸速率低，如ASDL下行最高速率只可到8Mbps，而ISDN最高速率僅有128Kbps，而且費用高，安裝複雜。另一方面，現代信息社會各種網絡，特別是Internet網越來越普及，如何利用有線電視信道，基於TCP/IP、UDP協議實現高速接收各類數據，並滿足同時收看符合DVB標準的標準清晰度數位電視的要求，已成為該領域研發的重要目標。
本實用新型的目的在於提供一種線纜多媒體數據接收裝置，可以通過有線電視電纜傳輸系統接收及解碼基於DVB標準的數據和視音頻多媒體信號，並具有很高的傳輸帶寬和較低的成本。
本實用新型的目的是這樣實現的，構造一種線纜多媒體數據接收裝置，包括連接在12C總線上的QAM數字高頻頭及QAM解調單元(101、102)、主解碼單元(103-106、109)、視頻編碼單元(110)、音頻解碼單元(111)，還包括網絡接口單元(112、113)以及可編程邏輯單元(107-108)，其中，網絡接口單元(112、113)與可編程邏輯單元(107-108)之間有控制信號通道和MII接口通道，所述可編程邏輯單元(107-108)接收來自所述主解碼單元(103-106、109)的IP數據信號和控制信號，所述主解碼單元(103-106、109)接收來自所述QAM解調單元(102)的TS流信號，還包括FLASH存儲器(105)向所述主解碼單元(103-106、109)提供下位機程序。
按照本實用新型提供的線纜多媒體數據接收裝置，其特徵在於，所述可編程邏輯單元包括接口轉換邏輯單元107和通訊控制邏輯單元108，其中接口轉換邏輯單元107與所述主解碼單元的主機接口單元106連接，並提供MII接口給所述網絡連接單元(112、113)。
按照本實用新型提供的線纜多媒體數據接收裝置，其特徵在於，還包括與邏輯控制單元的MII接口連接的網絡連接單元，所述網絡連接單元包括乙太網接口晶片112和PCI接口晶片113。
實施本實用新型提供的線纜多媒體數據接收裝置，由於是基於DVB數位電視標準，將接收通過線纜傳輸的數位電視、數據流與常規ISP(internet服務提供商)返回鏈路結合起來，從而可以實現在用戶端提供數位電視、高速Internet瀏覽、高速數據下載、在線遊玩及其它服務。通過利用IP OVER DVB系統的IP多點傳送功能，信息可以同時以兆位速度傳輸到商用或家用個人計算機上而無須與ISP持續連接。本實用新型的裝置以板卡形式的產品，方便地插接在計算機總線上，由於利用了通過天線接收衛星傳輸信號，並將其中的信號進行解碼，分別從中還原分離出視頻和音頻信號，支持國際上符合DVB標準的任何數據，包括視頻、音頻和數據，同時具有用途廣、可靠性高和成本低的優點。
以下結合附圖和實施例，進一步說明本實用新型的特點，附圖中
圖1是本實用新型的線纜多媒體數據接收裝置的邏輯結構示意圖；圖2是本實用新型的線纜多媒體數據接收裝置的軟體結構示意圖；圖3是圖1框圖中QAM數字高頻頭及解調單元(101、102)部分的電路原理圖；圖4是圖1框圖中主解碼晶片MB87L2250部分(103-107、109)的電路原理圖；圖5是圖1框圖中音頻/視頻輸出部分(110-111)的電路原理圖；圖6是圖1框圖中總線接口部分(112-113)的電路原理圖；圖7是圖1框圖中自編邏輯部分(107-108)的電路原理圖；如圖1所示，本實用新型的線纜多媒體數據接收裝置內含I2C(InterIC Communication Protocol，內部集成電路通信協議)總線，其中直接連接在I2C總線上的模塊包括數字高頻頭101、QAM解調晶片102、ARC CPU 104、視頻編碼器110、PCM音頻編碼器111等。如圖1所示，數字高頻頭101通過線纜接收正在傳送的RF(射頻)信號，產生IF(中頻)信號，送到QAM解調晶片102進行Viterbi(一種容錯編碼標準)解碼、卷積去交織、RS解碼等信道解碼過程，並在I2C總線控制下，解出TS信號流，該TS流經過解復用單元103(DEMUX)後，送到ARC CPU 104和MPEG2視音頻解碼單元109，在ARC CPU104內，在FLASH存儲器105提供的自編的下位機程序的控制下，從中恢復出高速IP數據，此高速IP數據經ARC CPU105(該晶片為富士通提供的專用解碼晶片MB87L2250中的32位RISC CPU)的主機接口106，通過自編轉換邏輯電路107(可編程邏輯陣列FPGA採用品牌為XINLIX、型號為XCV50的集成電路)，將其轉換為Ethernet網絡接口晶片112(品牌為REALTEK、型號為RTL8130的集成電路)所能接收的MII數字接口，最後高速IP(網際協議)數據經過PCI接口晶片113進入計算機的PCI總線。在此過程中，上位機和下位機必須互相通訊，以便互相傳遞控制信息和控制參數，這種通訊過程的實現是通過自編的通訊控制邏輯和自編的上位機和下位機通訊控制程序完成。
轉換邏輯電路107是指將ARC CPU(Fujitsu專用解碼晶片MBL2250中的32位RISC CPU)的Host Interface接口106轉成Ethernet網絡晶片112所能接收的MII數字接口，並且將下位機送來的IP數據信息轉換成Ethernet網絡接口晶片所能接收的IP包。
通訊控制邏輯電路108是指RTL8130的FLASH存儲器接口和ARC CPU的Host Interface接口106之間的邏輯電路，此通訊控制電路在上位機、下位機通訊軟體配合下，完成上位機與下位機之間的通訊。
在MPEG2視音頻解碼單元109中，將來自解復用單元103的信號解碼成視、音頻信號分別送到視頻編碼器110和PCM音頻解碼器111，並由視頻編碼器110產生視頻信號輸出，由PCM音頻解碼器111產生音頻輸出。
圖2示出本實用新型線纜多媒體數據接收裝置的軟體結構情況，上位機用戶通過上用戶界面程序201、上位機通訊應用程式202、上位機通訊驅動程序203、下位機通訊驅動程序204、下位機通訊應用程式205與下位機控制QAM解調晶片程序206、下位機控制解復用程序207、下位機解IP數據程序208以及下位機控制MPEG2視音頻解碼、視頻編碼器、PCM音頻解碼器程序209進行通訊；而下位機解IP數據程序208通過網絡驅動軟體210與基於IP各種協議的驅動軟體211與各種應用軟體212進行交互。其中，下位機程序204-209存儲在圖1中的FLASH存儲器單元105中。
圖3示出圖1中數字高頻頭及QAM解調部分(101-102)的電路原理，如圖所示，該部分主要包括型號為VES1820的集成電路晶片。
圖4示出圖1中主解碼晶片MB87L2250部分(103-107、109)的電路原理，如圖所示，該部分主要包括型號為型號為MB87L2250的主解碼晶片。
圖5示出圖1中音頻/視頻輸出部分(110-111)的電路原理，如圖所示，該部分主要包括集成電路U15和U5，其中型號為ADV7171的U15為視頻編碼晶片，型號為PCM1723的U5為PCM音頻編碼器(圖1中框111)。
圖6示出圖1中總線接口部分(112-113)的電路原理，如圖所示，這部分主要包括型號為RTL8130的集成電路U1以及接插件J2、J4等。
圖7示出圖1中自編邏輯部分(107-108)的電路原理，如圖所示，這部分主要包括型號為XCV50的集成電路。根據本實用新型的設備具有帶寬大、速率高(可達60Mbps)、費用低、安裝簡單等優點。一個實驗性例子的具體技術指標如下1、符合DVB ETSI/EN 301 192標準，支持 數據管道(Data Piping)數據流(Data Streaming)多協議封裝(Multiprotocol Encapsulation)。2、可接收高達60Mbps的數據流；3、支持FTP、HTTP、SMTP協議；4、支持IP單目(Unicast)接收、多目(Multicast)接收；5、符合PCI2.2總線規範；工作頻率範圍45MHz～860MHz。
權利要求1.一種線纜多媒體數據接收裝置，其特徵在於，包括連接在I2C總線上數字高頻頭單元(101)、QAM解碼晶片(102)、主解碼單元(103-106、109)、視頻編碼單元(110)、音頻解碼單元(111)，還包括網絡接口單元(112、113)以及可編程邏輯單元(107-108)，其中，乙太網絡接口及PCI接口單元(112、113)與可編程邏輯單元(107-108)之間有控制信號通道和MII接口通道，所述可編程邏輯單元(107-108)接收來自所述主解碼單元(103-106、109)的IP數據信號和控制信號，所述主解碼單元(103-106、109)接收來自所述QAM解碼晶片單元(101、102)的TS流信號，還包括FLASH存儲器(105)向所述主解碼單元(103-106、109)提供下位機程序。
2.根據權利要求1所述線纜多媒體數據接收裝置，其特徵在於，所述主解碼單元對來自高頻頭和QAM解碼晶片單元(101、102)的TS信號流由解復用單元103(DEMUX)進行解復用，再送到包含在主解碼單元中的ARC CPU 104和MPEG2視音頻解碼單元109，在ARC CPU 104內，在所述FLASH存儲器105提供的自編的下位機程序的控制下，從中恢復出高速IP數據送到接口106。
3.根據權利要求1所述線纜多媒體數據接收裝置，其特徵在於，包含在所述可編程邏輯單元中的自編轉換邏輯電路107將來自所述接口106的IP數據轉換為MII數字接口標準，經過PCI接口晶片113送到計算機的PCI總線。
專利摘要一種基於MPEG—2/DVB標準的線纜多媒體數據接收裝置,I
文檔編號H04N7/10GK2457823SQ00239848
公開日2001年10月31日 申請日期2000年10月24日 優先權日2000年10月24日
發明者袁明 申請人:深圳市同洲電子有限公司