一種溝道式mos勢壘肖特基溝槽製備方法
2023-06-13 16:34:56 3
專利名稱：一種溝道式mos勢壘肖特基溝槽製備方法
技術領域：
本發明屬於半導體製造工藝技術領域，具體涉及一種溝道式MOS勢壘肖特基溝槽製備方法。
背景技術：
溝道式MOS勢壘肖特基(TMBS)結構由襯底、襯底上或者襯底上的外延層上通過刻蝕實現的溝槽、晶片正面的作為陽極電極的金屬層和晶片背面上的作為陰極電極的金屬層以及溝槽與陽極金屬層之間的氧化層組成。從電的角度來看TMBS包括MOS區域和肖特基接觸區域。上述的溝槽根據電學的角度也可以分為MOS區域溝槽與肖特基接觸區域溝槽。由於製作肖特基接觸區域的窗口時候需要刻蝕肖特基接觸區域覆蓋的氧化層，且刻蝕過程通常會刻蝕到窗口區域底下的襯底部分，故肖特基接觸區域溝槽的深度較MOS區域溝槽更深。現有技術製備TMBS溝槽的過程，通常包括以下步驟1)提供一半導體襯底，該襯底包括MOS器件區和肖特基接觸區；2)在所述半導體襯底上澱積一場氧層；幻塗膠，並曝光顯影，定義所述半導體襯底上的溝槽刻蝕區域；3)亥Ij 蝕場氧層至暴露出所述半導體襯底表面，並去膠；4)以所述場氧層作掩膜，刻蝕形成具有第一深度的第一溝槽；5)在步驟4)得到的結構表面塗膠，並光刻顯影去除覆蓋所述肖特基接觸區的光刻膠；6)以所述場氧層作掩膜，刻蝕在所述肖特基接觸區域形成具有第二深度的第二溝槽。在製備TMBS結構過程中，需要在上述深溝槽中塗膠，最後去膠。由於溝槽較深，故去膠後在溝槽中經常有光刻膠殘餘。去除殘餘光刻膠需要特定方法，如此增加了工藝成本， 對工藝質量影響明顯。
發明內容
本發明要解決的技術問題是提供一種溝道式MOS勢壘肖特基溝槽製備方法，該製備方法解決了 TMBS溝槽製作時殘留光刻膠的問題，並降低工藝成本。為解決上述技術問題，本發明提供溝道式MOS勢壘肖特基溝槽製備方法，包括以下步驟1)提供一半導體襯底，所述襯底包括用於製備MOS器件的第一區域和用於製備肖特基的第二區域；幻在所述半導體襯底表面澱積一場氧層；幻塗膠，並曝光顯影，定義所述半導體襯底上的溝槽刻蝕區域；4)刻蝕所述溝槽刻蝕區域的場氧層至暴露出所述半導體襯底表面，並去膠；5)在步驟4)得到的結構表面塗膠，並曝光顯影去除覆蓋所述第二區域的光刻膠；以所述場氧層作掩膜，在所述第二區域刻蝕形成具有第一深度的第一溝槽；6) 去除覆蓋所述第一區域的光刻膠；7)以所述場氧層作掩膜，在所述第一區域刻蝕形成具有第二深度的第二溝槽，同時將所述第一溝槽刻蝕加深第二深度。其中，上述場氧層為低溫氧化物層。
上述去膠的具體步驟包括1)幹法灰化；2)溼法去除。上述的第一溝槽為肖特基接觸區域襯底裸露區刻蝕的溝槽，所述的第二溝槽為 MOS區域襯底裸露區刻蝕的溝槽。上述第一深度範圍為1000A —4000A:所述第二深度範圍為6000A —11000A。上述場氧層的澱積通過CVD方法實現。上述刻蝕過程採用等離子刻蝕法。可選的上述光刻膠為正膠。可選的，上述光刻膠為負膠。本發明的溝道式MOS勢壘肖特基溝槽製備方法避免在較深溝槽中塗膠，解決了由此導致的光刻膠在溝槽中殘留問題，提高了工藝質量，提高了生產率並降低工藝成本；光刻中可以採用正膠或者負膠，可選擇性大，並且在過程中不需要定製額外掩模板，即可利用現有工藝進行操作，故可操作性強。
圖1為本發明提供的溝道式MOS勢壘肖特基溝槽製備方法步驟流程圖；圖2-圖7為本發明提供的溝道式MOS勢壘肖特基溝槽製備方法流程結構圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。圖1為本發明提供的溝道式MOS勢壘肖特基溝槽製備方法步驟流程圖。如圖1所示，本具體實施方式
提供的溝道式MOS勢壘肖特基溝槽製備方法包括以下步驟步驟S11，提供一半導體襯底100。如圖2所示，半導體襯底100包括MOS器件區和肖特基接觸區，其中，MOS器件區用於製作MOS器件，肖特基接觸區用於製作肖特基接觸結構。步驟S12，在半導體襯底100上澱積一層場氧層101。如圖3所示，本具體實施方式
中，場氧層101是低溫氧化物，厚度範圍1000-5000A, 且澱積通過CVD方法實現，場氧層101用於充當刻蝕中的掩膜。作為最佳實施例，場氧層 101採用PE ΤΕ0Χ，厚度為3000 A,其澱積方法為PECVD。步驟S13，刻蝕場氧層至暴露出所述半導體襯底表面，並去膠，如圖3所示。本具體實施方式
中，所述的顯影過程中所採用的顯影液均採用四甲基氫氧化氨； 所述去膠的過程，具體步驟是先幹法灰化，再溼法去除。作為最佳實施例，光刻膠102採用正膠。作為可選實施例，光刻膠102採用負膠。步驟S14，在步驟S13得到的結構表面塗膠，並光刻顯影去除覆蓋所述肖特基接觸區的光刻膠102。如圖4所示，MOS器件區製作MOS器件，肖特基接觸區製作肖特基接觸結構，兩個區域都被光刻膠102覆蓋，光刻膠102上方覆蓋一光刻掩膜版103。
步驟S15，以所述場氧層101作掩膜，刻蝕在所述肖特基接觸區域形成具有第一深度的第一溝槽104。如圖5所示，刻蝕得到的溝槽寬度為0. 3 μ m-0. 6μπι;第一深度範圍為 1000 Α-4000Α;第一溝槽即在肖特基接觸區域襯底裸露區刻蝕的溝槽。作為最佳實施例第一溝槽寬度為0. 35 μ m ；第一深度為2000 A。步驟S16，去膠。如圖6所示，去除覆蓋所述MOS器件區的光刻膠。步驟S17,以所述場氧層101作掩膜，刻蝕形成具有第二深度的第二溝槽105。如圖7所示第二溝槽寬度為0. 3μπι-0. 6μ ；第二深度範圍為6000人_11000
第二溝槽為MOS區域襯底裸露區刻蝕的溝槽；第二溝槽的刻蝕以所述場氧層為掩膜，在步驟S16得到結構表面進行刻蝕；刻蝕過程中，第一溝槽104也被同步刻蝕加深第二深度，此時，第一溝槽104深度為第一深度+第二深度。作為最佳實施例，溝道式MOS勢壘肖特基溝槽製備方法中，第二溝槽寬度尺寸為 0. 35ym ；第二深度為7000 Α，即第二溝槽溝槽105的深度7000 Α,第一溝槽104的最終深度為9000 Α。本具體實施方式
中的溝道式MOS勢壘肖特基溝槽製備方法避免在較深溝槽中塗膠，解決了由此導致的光刻膠在溝槽中殘留問題，提高了工藝質量，提高了生產率並降低工藝成本；光刻中可以採用正膠或者負膠，可選擇性大，並且在過程中不需要定製額外掩模板，即可利用現有工藝進行操作，故可操作性強。在不偏離本發明的精神和範圍的情況下還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實施例。
權利要求
1.一種溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，包括以下步驟1)提供一半導體襯底，所述襯底包括用於製備MOS器件的第一區域和用於製備肖特基的第二區域；2) 在所述半導體襯底表面澱積一場氧層；幻塗膠，並曝光顯影，定義所述半導體襯底上的溝槽刻蝕區域；4)刻蝕所述溝槽刻蝕區域的場氧層至暴露出所述半導體襯底表面，並去膠； 5)在步驟4)得到的結構表面塗膠，並曝光顯影去除覆蓋所述第二區域的光刻膠；以所述場氧層作掩膜，在所述第二區域刻蝕形成具有第一深度的第一溝槽；6)去除覆蓋所述第一區域的光刻膠；7)以所述場氧層作掩膜，在所述第一區域刻蝕形成具有第二深度的第二溝槽，同時將所述第一溝槽刻蝕加深第二深度。
2.根據權利要求1所述的溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，所述場氧層為低溫氧化物層。
3.根據權利要求1所述的溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，所述去膠的具體步驟包括1)幹法灰化；幻溼法去除。
4.根據權利要求1所述的溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，所述的第一溝槽為肖特基接觸區域襯底裸露區刻蝕的溝槽，所述的第二溝槽為MOS區域襯底裸露區刻蝕的溝槽。
5.根據權利要求1所述的溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，所述第一深度範圍為1000 A -4000 A;所述第二深度範圍為6000-k 11000 k。
6.根據權利要求1所述的溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，所述場氧層的澱積通過CVD方法實現。
7.根據權利要求1所述的溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，所述刻蝕過程採用等離子刻蝕法。
8.根據權利要求1-7任意一項所述的溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，所述光刻膠為正膠。
9.根據權利要求1-7任意一項所述的溝道式MOS勢壘肖特基溝槽製備方法，其特徵在於，所述光刻膠為負膠。
全文摘要
本發明提供一種溝道式MOS勢壘肖特基溝槽製備方法，其步驟包括在襯底上澱積一層場氧層，塗膠，光刻顯影，刻蝕場氧化層，形成MOS區與肖特基接觸區的窗口；在前一步驟得到的結構表面塗膠，光刻顯影，露出肖特基接觸區域；在肖特基接觸區域刻蝕第一深度的第一溝槽；在前一步驟得到的結構表面刻蝕，刻蝕形成第二深度的第二溝槽。根據本發明的方法，可以有效去除溝槽中殘留的光刻膠，降低了工藝成本，提高了工藝質量。另外，本發明的方法不需要額外定製掩膜版，與以前工藝兼容。
文檔編號H01L21/027GK102456622SQ201010527468
公開日2012年5月16日 申請日期2010年10月29日 優先權日2010年10月29日
發明者克裡斯, 樓穎穎, 沈思傑 申請人:上海宏力半導體製造有限公司