槽隔離的雙極型器件的製作方法

2023-06-02 05:19:56

專利名稱：槽隔離的雙極型器件的製作方法
技術領域：
本發明涉及雙極型半導體器件，特別是用槽電隔離或界定的雙極型電晶體和半導體二極體。
在製作雙極型電晶體時，可以使用重摻雜內層，底擴散區或「掩埋層」。底擴散層的用途是降低NPN電晶體的集電極串聯電阻，並用作相應橫向PNP電晶體的基極連接。引入通常為N+型的重摻雜底擴散區，元件的性能可以得到顯著的提高。這種在外延層生長在矽板上之前製備的底擴散區通過包含N+型深擴散區的區域連接到元件表面，其中元件製作在外延層上。在該區域中，摻雜首先在表面上進行，然後通過適當的熱處理，在摻雜工藝中引入的原子向下深擴散到矽板。製作在同一矽板上的各個元件通過包含深P型擴散區的區域相互隔離，其中P型擴散區穿過外延層向下擴散到矽板的內部或內材料，即襯底，襯底在這裡是P型矽。
對於

圖1所示的NPN電晶體，重摻雜內層或底擴散層1通過在N型外延層5生長在矽板3上之前由P型襯底3的表面進行擴散而製備。底擴散區1位於集電極的整個有源區7的下面，用於降低集電極連接的串聯阻抗。對於NPN電晶體，該串聯阻抗通常由非常薄的、構成有源集電極區域7的N型輕摻雜矽層決定。這樣，通過利用低阻抗、且對於NPN電晶體為N+的重摻雜底擴散區1來並聯輕摻雜集電極層7，可以顯著地提高元件的性能，即降低外部集電極接觸9和集電極的有源部分7之間的阻抗。然後，N+型底擴散區通過N+型局部深擴散區11連接元件表面，以獲得集電極銷，銷的上表面連接到外部集電極接觸9。此外，底擴散層1還延伸在電晶體的所有有源區下面。因此，它延伸在P型層13中的所有基極和N+摻雜的發射極層15的下面。各個電晶體通過P+型局部深擴散區17而相互隔離，其中局部深擴散區穿過外延層5向下延伸到襯底3，襯底如所指出的，在標準情況下是P型矽。
在一些IC應用中，還使用PNP型橫向雙極型電晶體，見圖2a和2b。在這中情況下，仍為N+型的底擴散層21構成到基極23的連接，基極是N型外延層。為了進一步降低到基極23的接觸阻抗，還使用了N+型局部深擴散區25，局部深擴散區由元件表面向下延伸到底擴散區21。在該情況下，底擴散區21還延伸在電晶體的所有有源區的下面，即在P+型集電極27和所有也是P+摻雜的發射極29的下面。底擴散區21通過由P型襯底31的表面進行的擴散而製備。在圖2b的平面圖中，PNP電晶體的布局通常呈方形，形成方形結構或類方形或環形結構的各種區域。
在這種情況下，使用底擴散區的優點包括i.降低基極阻抗；ii.降低在N型外延層23和P型襯底之間的連接過渡區或結中的空穴濃度。由此降低垂直寄生PNP電晶體的電流增益，該電晶體由襯底-基極-發射極或襯底-基極-集電極形成。這樣，在PNP電晶體中可以獲得更好的電流放大和更好的頻率特性。同樣在這種情況下，元件通過未示出的P型深擴散區來相互隔離，P型深擴散區穿過外延層23向下擴散到襯底31，襯底是P型矽。
在製作高頻電晶體時，對於想獲得非常高性能的人，利用深向下刻蝕到矽、且在其靠上的部分具有基本垂直的側壁的溝，即所謂的「槽」，替換結合上面圖1描述的、用於隔離各個元件例如電晶體的P+型局部深擴散區17是很普通的，見圖7和，例如P.C.Hunt和M.P.Cooke，「Process HEA highly advanced trench isolated bipolar technologyfor analogue and digital applications」，Proc.Of IEEE 1988，Custom Integr.Circuits Conf.，N.Y.，May 16-19。因此，可以在降低各個電晶體的尺寸，特別是電晶體的橫向尺寸的同時，橫向即是沿著矽板表面的方面，顯著地降低底擴散區和襯底之間的電容，並且可以獲得更好的元件隔離。
在所有這些設計中，沿著結構表面的方向，為了分別製備集電極銷和基極連接擴散區，以及隔離電晶體的裝置，而佔用了大量的區域美國專利US-A5,003,365公開了一種NPN型雙極型電晶體。基於利用其側壁上的氧化物進行絕緣的槽中填充N+型導電多晶矽這一事實，可以獲得到N型集電極區6的連接。在槽側壁上的氧化層中存在一個孔，通過這個孔，由槽中的填料擴散限制區。該區域形成近乎半圓柱形，並具有沿位於槽側壁上的橫斷面延伸的表面。在側壁氧化物中製備這個孔需要多個額外的工藝步驟。由於穿過槽連接集電極，所以電晶體在襯底表面上佔據的面積很小。由於槽的所有寬度都用於連接，因此其隔離功能下降，並產生不期望的與襯底的電容。
在美國專利US-A5,496,745中，公開的雙極型電晶體具有位於有源集電極層23下面的底擴散區22，其中底擴散區直接連接到槽外部的連接銷35，而槽界定了集電極層。電晶體佔據的襯底表面較大。
在美國專利US-A5,187,554中，該專利對應於已出版的、公開了具有掩埋集電極區的雙極型NPN電晶體的歐洲專利中請0 303 435。圖3-5示例了集電極區是如何穿過至少部分製作在隔離槽中的凹陷而連接到外部電接觸的，凹陷製作在槽的內側壁上。這種結構降低了電晶體的面積和寄生電容。
本發明的目的是提供一種具有改善性能的槽隔離電晶體。
本發明的目的是提供一種具有較好性能、且在襯底上佔據的面積很小的槽隔離電晶體。
本發明的目的是提供一種槽隔離電晶體，該電晶體在襯底和集電極之間具有儘可能小的電容。
本發明的目的是為了在槽隔離半導體器件中連接內導電層而提供一種器件和方法，該器件易於製備，該方法可以以簡單的方式實現，在製作半導體器件時利用最少數目的額外步驟。
本發明的目的是為了在槽隔離半導體器件中連接內導電層而提供一種器件和方法，它對器件電氣特性的影響最小，特別是與製作在同一襯底上的其它器件的隔離。
本發明的目的是提供一種槽隔離的電晶體，其中槽是以高效的方式製備的。
雙極型器件是上述美國專利5,187,554公開的通用類型。它可以是與內層的低阻抗電氣連接，例如電晶體中的底擴散區，連接在襯底表面上佔據較小的區域。因此，電晶體將在襯底表面上佔據較小的區域，底擴散區的橫向長度縮短，由此降低了與襯底的電容。
本發明解決的問題是如何提供所需空間較小的連接，同時該連接能夠以簡單的方式，利用儘可能少的額外工藝步驟和便於實現的工藝步驟製備。
為了獲得與內區域或內層的電氣連接，電氣連接具有良好的導電性，且位於由槽隔離的雙極型半導體器件的內部，特別是底擴散區，底擴散區形成子集電極或基極接觸，使用了槽中的孔。內區域或內層通常位於雙極型器件的所有有源區的下面。孔填充了導電材料，並從器件表面向下延伸，導電材料與導電性好的內區域或內層接觸。如上述美國專利5,187,554那樣，可以獲得半導體器件，該器件在襯底上佔據較小的橫向區域。由於還縮短了底擴散區的橫向長度，且連接製作在底擴散區的側表面上，因此在表面方向上不需要用於連接的區域，同時降低了底擴散區與襯底的電容。製備孔需要一個額外的工藝步驟，但是填充孔可以在施加某層的同時進行，該層是製備雙極型器件的其它細節所必需的，例如在將材料澱積在發射極開口或為外部接觸而澱積金屬材料的時候。如果需要，孔還可以在獨立的額外工藝步驟中填充。
孔優選地位於槽側壁上的與外圍材料接觸的邊緣表面上，然後在氧化物層中形成開口，通常開口位於絕緣槽的側壁上。該氧化物層中的開口在器件的上自由表面上具有一個邊沿。然後，孔的側壁與器件側表面的想像部分重合，即在製備孔之前存在的先前側表面。因此，孔中的導電材料與器件中位於槽外部的區域發生電氣接觸，該區域位於孔上。利用只刻蝕槽中的材料、而不刻蝕與槽橫向相鄰的區域中的材料的選擇刻蝕工藝，可以得到簡化的製備工藝。由此，槽中的孔由器件表面上的槽開口，在槽開口處垂直於表面向下延伸，孔還與槽的相對邊保持一定的距離，這樣在相對邊的區域具有半絕緣材料的電氣絕緣性。由於該區域遠厚於熱表面氧化物，接觸孔中的材料與襯底材料之間的電容很小。
與內部例如底擴散區接觸的凹陷是用於例如作為閉槽的橫向PNP電晶體的，因此，具有一個環形。它環繞器件的有源區延伸，並由第一側壁界定了器件的有源區，因此具有與有源區的直接邊界。
凹陷中的導電材料包括一些類型的重摻雜矽，例如摻雜非晶矽和/或摻雜微晶矽和/或摻雜多晶矽或者甚至是金屬，特別是鎢。在一個實施方案中，可以在限定和刻蝕 器件有源區的其它接觸孔的同時，界定並刻蝕出凹陷，在利用CVD方法向其它接觸孔澱積鎢的同時，填充凹陷，這樣不需要額外的工藝步驟來製備凹陷。
器件中使用的槽可以利用常用的刻蝕方法製備。此後，在槽壁上，利用澱積的方法，在底部熱生長氧化矽和薄氮化矽疊層。最後，通過在板表面上施加氧化矽層來填充槽的剩餘主部分，例如澱積適當類型的氧化矽。然後，氮化矽層在用於拋光氧化矽層的後續拋光刻蝕步驟中用作刻蝕停止層，利用該層可以填充槽的主部分。此外，如果填充工藝中使用的氧化矽材料具有雜質，氮化矽層可以阻止雜質擴散到襯底材料中。這種擴散將會降低槽的電氣絕緣特性。
環形溝的側壁，如上面看到的，基本上相互平行，並且環繞所有的有源區域以相互均勻的間隔配置。側壁優選地沿兩個同心矩形或放置在另一個內部的矩形的輪廓線延伸。為了在製備器件時便於利用導電材料再填充溝，外側壁輪廓線中的直角可以傾斜45°，這樣該側壁總是沿內角均等於135°的多邊形延伸。這對於槽的側壁也是優選的。通常，為了在製備器件時便於利用材料分別再填充溝或槽，溝以及槽的外側壁的角度應當基本上大於90°，特別是135°或者至少等於135°。
當器件是橫向PNP電晶體時，電晶體的發射極區域和/或集電極區域，及其沿器件表面的橫向擴展，由電氣絕緣表面層中通過光刻界定的開口確定。通常，沿著器件表面觀察，發射極和集電極區域由厚場氧化物區域環繞，然後電氣絕緣表面層覆蓋環繞的場氧化物區域，並沿朝向有源區的方向延伸超出場氧化物，這樣電氣絕緣表面層帶分別位於發射極或集電極區域和最近鄰該區域的場氧化物區域之間。電氣絕緣表面層優選地包括氮化矽和氧化矽疊層。
本發明的其它目的和優點將在下面的說明書中陳述，並且部分地根據說明書變得顯而易見，或通過本發明的實踐得到理解。本發明的目的和優點可以通過附屬權利要求特別指出的方法、工藝、工具及其組合來實現和獲得。
儘管附屬權利要求陳述了本發明的新穎特點，但是通過下面參照附圖給出的非限定實施方案的詳細描述可以更好地理解本發明的組織和內容以及上述和其它特點，其中圖1是具有底擴散區的現有技術雙極型NPN電晶體的剖面簡圖，圖2a是具有連接基極的底擴散區的現有技術橫向雙極型PNP電晶體的剖面簡圖，圖2b是圖2a中的PNP電晶體的頂視簡圖，圖3是結構的剖面簡圖，該圖是在製備具有適當性能的槽隔離NPN電晶體時，在第一步驟完成之後獲得的，第一步驟包括形成底擴散區和外延表面層，圖4是在界定有源區和形成隔離槽之後，類似於圖3的剖面簡圖，圖5是在形成外部基極連接和為形成內部基極而進行注入之後，類似於圖4的剖面簡圖，圖6是在形成隔片、內部發射極、內部集電極和發射極集電極連接之後，類似於圖5的剖面簡圖，圖7是在進行鈍化和金屬化之後，類似於圖6的已完成的具有適當性能NPN電晶體的剖面簡圖，圖8是示出結構的剖面簡圖，該結構是在製備槽隔離緊湊雙極型NPN電晶體並且具有高性能時，在形成底擴散區和外延表面層之後獲得的，圖9是在界定有源區和進行槽隔離之後，類似於圖8的剖面簡圖，圖10是在形成外部基極連接和為形成內部基極而進行注入之後，類似於圖9的剖面簡圖，圖11是在形成隔片和製作集電極連接孔之後，類似於圖10的剖面簡圖，圖12是在形成內部基極和製作集電極發射極連接之後，類似於圖11的剖面簡圖，圖13a是在進行鈍化和金屬化之後，類似於圖12的剖面簡圖，已完成NPN電晶體的結構是由該平面圖給出的，圖13b是類似於圖13a的剖面簡圖，該圖示出已完成NPN電晶體的另一個實施方案，其中的集電極連接是在金屬化步驟中完成的，圖13c是頂視圖，該圖簡略地示出圖13a中的已完成NPN電晶體的一些層的輪廓線，圖14是結構的剖面簡圖，該結構是在製備槽隔離雙極型PNP電晶體並且具有適當性能時，在包括形成底擴散區和外延表面層的第一步驟完成之後獲得的，圖15是在界定有源區和完成槽隔離之後，類似於圖14的剖面簡圖，圖16是在界定發射極、集電極和基極連接區域之後，類似於圖15的剖面簡圖，圖17是在完成鈍化和金屬化之後，類似於圖16的具有適當性能的已完成PNP電晶體的剖面簡圖，圖18是示出結構的剖面簡圖，該結構是在製備槽隔離緊湊雙極型NPN電晶體並且具有高性能時，在形成底擴散區和外延表面層之後獲得的，圖19是在界定有源區和完成槽隔離之後，類似於圖18的剖面簡圖，
圖20是在對有源區上的疊層進行圖形化之後，類似於圖19的剖面簡圖，圖21a是典型PNP電晶體的基極寬度與電流增益的關係曲線，圖21b是在對有源區上的多晶矽進行圖形化之後，類似於圖20的剖面簡圖，圖22是在對基極連接進行圖形化和刻蝕之後，類似於圖21b的剖面簡圖，圖23是在為形成上基極連接而澱積、圖形化和刻蝕多晶矽層之後，類似於圖22的剖面簡圖，圖24是在進行鈍化和金屬化之後，類似於圖23的剖面簡圖，已完成PNP電晶體的結構由該平面圖給出，和圖25是頂視圖，該圖簡略地示出已完成NPN電晶體的一些層的輪廓線。
參考圖3-7，首先描述製備NPN型雙極型電晶體的方法，該電晶體是用槽隔離的，並且具有適當的性能。P型單晶矽板101用作初始材料，它具有處於(100)晶面的表面，見圖3。N+型底擴散區103或「掩埋層」由光刻工藝界定，其中底擴散區由例如利用砷或銻進行離子注入的層構成，隨後在板上生長的是厚度大約為2μm的矽外延層105。然後，利用光刻和離子注入工藝在板的表面上分別界定N型和P型區域107，109。採用例如磷進行離子注入而製備的N型區域107直接安置在N+型底擴散區103的頂部。採用例如硼離子注入製備的其它區域109是P型摻雜的，沒有用在待製備的電晶體中。
有源區是利用傳統的LOCOS方法(矽的局域氧化)界定的，見，例如，「Local oxidation of silicon and its application insemiconductor technology」，J.A.Appel等人，Philips Res.Rept.Vol.25，1970，pp.118-132，其中氧化帶111跨越N型區域107，以便將表面上的集電極區域113與更寬的基極發射極區域115隔離開。在局部氧化中，還製備了外限制區域125，該區域由N型層107的邊緣延伸在環繞的P型區域109上。隨後，光刻界定到絕緣槽119的開口，該槽由界定氧化區域125的位置向下一直到達襯底，見圖4。然後，利用各向異性幹法刻蝕工藝刻蝕位於開口中的、外限制區域125和襯底材料中的氧化物材料，向下深達襯底101，直到槽的深度達到預期的深度，大約為5-10μm。為了形成氧化物層121，對槽的表面，即側壁和底表面，進行熱氧化，隨後向槽中填充絕緣或半絕緣材料123，例如氧化矽或多晶矽。在板的表面上利用幹法刻蝕工藝刻蝕填充工藝中使用的材料，直到在槽119的開口部分獲得平坦的表面，該表面與襯底表面的其它部分處於同一高度。隨後，在向槽中填充多晶矽的情況下，為了在表面上獲得絕緣層126，對元件表面上的槽119的開口進行氧化處理。如果在開始時槽中就填充了氧化物，那麼就不需要額外的氧化處理了。
在形成槽119之後，通過光刻工藝界定集電極銷127，即元件表面和底擴散區103之間的低阻抗連接，隨後通過離子注入施加摻雜劑，通常是磷，見圖5。
對製造工藝的後續方法的描述將結合所謂的、具有自對準基極發射極結的雙多晶矽型NPN電晶體的製備過程進行，因為這種結構類型通常與槽絕緣一起使用。
在如上所述界定有源區113、115和形成集電極銷127之後，厚度為幾百納米的多晶矽薄層129澱積在基極發射極區域115的頂部，見圖5。隨後，利用硼離子注入將多晶矽層129摻雜為P+型，然後在多晶矽層129的頂部澱積薄CVD(化學汽相澱積)氧化物層131。在完成工藝步驟之後，摻雜了硼的P+型多晶矽層構成外基極或基極連接。
為了界定以基極發射極區域115為中心的發射極開口133，對CVD氧化物層131和多晶矽層129進行光刻，隨後利用幹法刻蝕，例如等離子體刻蝕除去這些層。在製備發射極開口133之後，在其上生長薄熱氧化物135，隨後，利用穿過薄熱氧化物層135的硼離子注入製備內基極137。由此，內基極或真正的基極137隻好位於表面上的發射極開口133的下面。
為了隔離將在以後步驟中製備的發射極和具有P+摻雜的多晶矽層129中的外基極，沿發射極開口133的邊緣形成「隔片」139，見圖6。這是通過在板上保形澱積CVD氧化物層實現的，隨後，為了刻蝕板的平坦或水平部分(即那些與初始板的表面平行的部分)上的氧化物層，採用各向異性幹法刻蝕工藝。由此CVD氧化物的側條139或「隔片」沿著臺階製備，該臺階是在製備發射極開口133時製備的。在形成隔片139之後，在板上澱積厚度為幾百納米的另一個薄多晶矽層141。為了成為N+型，對該層進行砷注入，並且該層是在對發射極143進行熱處理之後形成的。在圖形化和刻蝕發射極電極143之後，結構獲得圖6所示的配置。通常還可以讓形成發射極的多晶矽141保留在集電極上，在此它用作集電極端子145。
隨後，利用例如氧化矽層147對電路進行鈍化，並在氧化矽層中光刻界定到基極、發射極和集電極的接觸孔，見圖7。在刻蝕完接觸孔之後，通過濺射例如鋁來金屬化電路。然後，光刻界定導電層，這樣可以分別獲得到基極、發射極和集電極的金屬接觸151、153、155。結果見圖7。
現在參照圖8-13c描述另一種方法，該方法的目的是製備上述類型的、但具有更高性能的槽隔離雙極型元件。由此實現的雙極型電晶體實施方案特別適用於期望獲得較小的電晶體單元的情況，其中為了避免寄生耦合，例如在使用矽基雙極型電晶體產生PA步進(「功率放大器」步進)時產生的耦合，集電極襯底電容Cjs應當儘可能地小。該方法在許多細節上類似於上述方法，差異在於尺寸，特別是水平尺寸發生了變化，一些步驟發生了變化，特別是不同元件部分的位置，以及由此產生的開口在掩膜中的位置等。對於附圖中的相同項採用相同的參考符號。略去製備工藝中的一些共有細節。
初始材料與上面一樣是其表面處於(100)晶面的P型單晶矽板101。N+型摻雜的底擴散區或掩埋層103由利用砷進行離子注入的層構成。底擴散區103由光刻界定，此後，厚度大約為1μm的矽外延層105生長在板101上。隨後，利用光刻和離子注入工藝在板上分別界定出N型和P型區域107、109。由磷離子注入製備的N型區域107正好位於N+型底擴散層103的頂部。表面上的P型摻雜區域109由例如硼離子注入製備。
利用傳統的LOCOS方法界定有源區，見圖9，其中形成了外限制氧化物區域125。為了形成沒有氧化物層的基極發射極區域或基極發射極開口115，限制區125由鄰近N型層107的邊緣的區域開始延伸，並覆蓋環繞的P型區域。基極發射極開口115可以非對稱地覆蓋在N型層107上，其中內基極形成在層107內，且層107還形成有源集電極區域。在其某一側，開口115可以靠近層107的邊緣，由此氧化物層125隻覆蓋較小的層邊緣區域，而在其相對側，開口115位於距下層的相對邊緣較遠的位置上，這樣氧化物層125覆蓋層107的更大區域。
在其中形成隔離槽119的開口是由光刻界定的，見圖9，這些開口位於N型外延層的邊緣，即在該層與P型外延層109的邊界上。這意味著開口位於限制氧化物層125上。在開口中，為了形成槽119，利用各向異性幹法刻蝕工藝刻蝕氧化物層中的材料和襯底材料，直到獲得期望的深度，大約為5-10μm，這樣槽向下延伸到P型襯底中，到達低於底擴散區103的下表面的水平面。然後，對槽119進行熱氧化，這樣其側壁和底表面可以獲得薄氧化矽表面層121，隨後，向槽中填充絕緣材料123，例如利用CVD方法，優選地採用TEOS(四乙基原矽酸鹽)化學分解的方法在板表面上澱積氧化矽。利用幹法刻蝕工藝刻蝕填充材料，直到在元件表面上獲得平坦的表面。可以看出，與圖4相比，沒有保留集電極銷區域。因此，電晶體單元將顯著地減小，由此降低了底擴散區103佔據的表面。這使集電極-襯底電容Cjs下降。
在如上所述利用氧化矽層125界定有源區和形成槽之後，厚度為幾百納米的單晶矽薄層129澱積在基極-發射極區域115的頂部，見圖10。隨後，利用硼離子注入將多晶矽層120摻雜為P+型，於是薄CVD氧化物層131澱積在多晶矽層129的頂部。為了界定發射極開口133，對CVD氧化物層131和多晶矽層129進行光刻圖形化，然後利用幹法刻蝕，例如等離子體刻蝕除去光刻掩膜開口中的這些層。發射極開口133基本上位於先前製備的基極-發射極開口115的中央。刻蝕掉這些位置上的層129、131，這樣只在發射極開口133上保持該區域。在與基極-發射極開口115的側邊對應的發射極開口133的那一側，在該位置上氧化物層只覆蓋N型外延層107的狹窄區域，保留這些已施加的層129、131的邊界區域，這樣它們在該側覆蓋槽119，形成基極連接區域。在發射極開口133的另一側上，只保留層129和131的狹窄區域，該區域位於氧化物層125的那部分的頂部，氧化物層125覆蓋N型外延區域107。因此，在該側，槽119的開口獨立於這些層129、131。
在圖形化發射極開口133之後，生長覆蓋了發射極開口133的薄熱氧化物135，然後，利用穿過薄熱氧化物135的硼離子注入製備內基極137，見圖10。
為了隔離在後續步驟中製備的發射極和具有P+摻雜的多晶矽層129中的外基極，沿著發射極開口的邊緣形成「隔片」139，見圖11。這是由保形澱積在板上的CVD氮化物層製成的，隨後，利用各向異性刻蝕工藝刻蝕板的平坦表面即與板的大平坦表面平行的部分上的氮化物層。由此，沿著在只在發射極開口133時製備的臺階製作CVD氮化物側條139，「隔片」。
在形成隔片之後，光刻界定集電極連接，見圖11，同樣比較圖5中的集電極銷127。集電極接觸的掩膜中的開口位於相應槽119和N型外延層107之間的邊界表面上，內基極就形成在該表面上，並且該表面包含真正的集電極。此後，利用幹法刻蝕工藝除去填充槽的、位於槽部分中的氧化物，槽部分對應於掩膜開口，並將在後面形成集電極接觸。幹法刻蝕工藝優選地選擇性地只刻蝕氧化矽，而刻蝕純矽的刻蝕速率非常低。然後，製作未示出的光刻掩膜層圖形，這樣其窗口位於槽的內邊界線的上面。不需要對窗口或掩膜進行高精度的定位。然後，如圖11所示，得到的孔157將具有一個與N型摻雜外延層107和底擴散區103直接接觸的側壁，而其另一個側壁的位置與槽119的內部材料相對。孔157與槽的側壁「自對準」。同樣，在通常情況下，另外兩個側壁與槽119的內部材料相對，見圖13c的平面圖。
在製備集電極接觸孔157之後，另一個厚度為幾百納米的薄多晶矽層澱積在板上，該層滲透到孔157中，並完全將其添滿。利用砷將該層注入為N+型，並在熱處理之後分別形成發射極接觸和集電極接觸143、159。在圖形化和刻蝕發射極和集電極電極之後，結構獲得圖12所示的配置。
然後，在其表面上施加例如氧化矽層147來鈍化電路，其中到基極、發射極和集電極的接觸孔由光刻界定，見圖13a。在刻蝕接觸孔之後，通過濺射例如鋁對電路進行金屬化。然後，為了形成金屬接觸銷151、153、155，光刻界定導電層。結果見圖13a，以及圖13c的平面圖。可以看出，在該實施方案中，電晶體單元的尺寸完全由在放置各個金屬導體時使用的間隔界定，金屬導體用於外部電氣連接，即電晶體的尺寸由「金屬-間距」限定。
形成到底擴散區或者到在氧化隔離槽內部且具有良好導電性的內層或區域的連接的方法通常並不只限於NPN電晶體，對於橫向PNP電晶體也工作得很好，其中底擴散區形成基極，這將在後面描述。
形成到內區域、底擴散區的連接的孔通常填充導電材料，例如非晶矽層、微晶矽層或多晶矽層，這些材料可以是未摻雜的，或者在後續步驟中進行摻雜，或者是N型的並在澱積操作中進行摻雜。可以修改上述的製備方法，這樣該非晶矽層、微晶矽層或多晶矽層同時形成發射極和集電極接觸，即在施加用於發射極和集電極接觸的材料的同時填充孔。此外，孔可以填充金屬，例如鎢，鎢是利用CVD方法澱積的。在這種情況下，孔與製備工藝中的其它接觸孔一樣同時進行界定和刻蝕，然後在利用CVD向其它接觸孔中澱積鎢的同時填充該孔。後一種情況由圖13b的替代實施方案示出。集電極接觸孔向下刻蝕到槽119中。這是利用只刻蝕氧化矽，而不刻蝕矽的刻蝕劑實現的。在這種情況下，槽119應當填充氧化矽。
圖14-17a示出了一種製備具有適當性能的槽隔離PNP型橫向雙極型電晶體的方法。可以對該方法進行調整，這樣如上所述，在同一電路板上製備相應的NPN型垂直雙極型電晶體時，它可以集成到工藝步驟流程中，見1997年7月11日提交的瑞典專利申請9702693-4。以這種方式調整該方法是有利的，因為在此描述的橫向PNP電晶體很少單獨存在於集成電路中。
如上所述，所用的P型初始材料單晶矽呈板形或片形211，其表面處於(100)晶面，見圖14。在板上施加厚度為幾μm的矽外延層215之後，光刻界定由例如用砷或銻進行離子注入的層構成的底擴散區或掩埋層213。然後，利用光刻和離子注入工藝在板上分別界定N型區域和P型區域217、219。用磷進行離子注入的N型區域217正好位於N+型底擴散區213的上面。已經用硼進行離子注入的其它區域219是P型摻雜的。
之後，見圖15，有源區利用傳統的LOCOS方法界定。包括厚場氧化物的區域221放置在相互同心放置的區域和由內點向外將形成PNP電晶體的發射極、集電極和基極連接區的區域之間，比較上述圖2b中的視圖。然後，光刻界定隔離槽223，隨後利用各向異性幹法刻蝕工藝刻蝕襯底材料，直到槽223達到期望的深度，大約為5-10μm。對槽223進行熱氧化，之後，向槽中填充電氣絕緣或半絕緣材料，例如氧化矽或多晶矽。利用幹法刻蝕工藝刻蝕填充材料，直到獲得平坦的表面。隨後，在槽中填充了多晶矽的情況下，為了在表面或口上獲得電氣絕緣層，對槽223表面上的開口進行氧化。而在槽223一開始就填充氧化矽的情況下，就不再需要額外的氧化工藝了。
在形成槽223之後，在位於場氧化物條221之間的三個同心區域中的最外部區域中，光刻界定N+型銷225，見圖16，為了電氣連接電晶體的基極，它在元件表面和底擴散區213之間形成低阻抗連接。然後，在板表面上通過離子注入施加摻雜劑，一般是磷。隨後，執行將摻雜劑驅趕到材料中以便形成構成銷225的深擴散區的熱處理工藝。在界定有源區和形成N+型銷之後，在板上澱積厚度為幾百納米的多晶矽薄層227。在該多晶矽層227上澱積薄氧化矽層229。隨後，利用穿透薄氧化物層229的硼離子注入將多晶矽層227摻雜為P+型，然後，對薄氧化物層229和多晶矽層227進行光刻圖形化，這樣，在刻蝕之後，這些層將只保留在發射極和集電極區域，即由場氧化物條221界定的同心區域中的兩個最內部區域，即不包含形成N+型銷的深擴散區的區域。摻雜為P+型的多晶矽層227的剩餘區域在工藝完成之後分別形成待製備橫向PNP電晶體的發射極和集電極。
在刻蝕步驟之後，在板表面上澱積另一個厚度為幾百納米的薄多晶矽層231。用磷或砷注入該層231，使之成為N+型，該層在熱處理之後形成待製備的橫向PNP電晶體的基極連接。為形成基極連接，對該薄多晶矽層231進行圖形化和刻蝕，隨後，結構得到圖16所示的外觀。
然後，利用例如氧化矽層233對電路表面進行鈍化，見圖17，其中到基極、發射極和集電極的接觸孔就光刻界定在該層233中。在刻蝕接觸孔之後，利用濺射例如鋁對電路進行金屬化。然後為在板表面上形成各個導體，利用光刻和刻蝕工藝界定所形成的導電層235，得到圖17所示的結果。
結合圖18-20，21b-25，描述製備槽隔離橫向PNP電晶體的另一個實施方案，其目的是提高所製備的電晶體的性能。該實施方案特別適用於每個製備的電晶體佔據很小區域的情況，即每個製備的電晶體在襯底板表面上所需的區域很小，其中的基極-襯底(Cbs)、基極-發射極(Cbe)和基極-集電極(Cbc)電容儘可能地小。
該製備方法在某些步驟上與上述PNP電晶體的製備方法一致，將不再詳細描述這些步驟。由此，如上所述，初始材料由其表面處於(100)晶面的單晶矽板241構成，見圖18。對由砷離子注入層製成的、橫向限定的矩形區域構成的底擴散區或掩埋層243進行光刻界定，還可以見圖25，隨後在板上生長厚度大約為1μm的矽外延層245。利用光刻和離子注入在板表面上界定出N型和P型區域247、249。由磷離子注入製備的N型區域247正好位於N+型底擴散區243的上面，PNP電晶體將製作在該區域中。由硼離子注入製備的剩餘區域249是P型摻雜的，環繞N型摻雜區域247，並形成元件的限制區。
然後，利用傳統的LOCOS方法界定出有源區，見圖19，厚場氧化物區域251放置在區域253和255之間，這兩個區域相互同心地放置，在這兩個區域中，由內點向外看，分別形成PNP電晶體的發射極和集電極。最內部區域253是沒有孔的連續區域，例如凸區域、呈正方形的區域，而外區域253是環形的，例如呈正方形環，見圖25。然後，光刻界定隔離槽253，並利用各向異性幹法刻蝕刻蝕襯底材料，直到槽達到預定深度，大約為5-10μm。
對槽的表面和側壁進行熱氧化，例如，在區域253和255上生長厚度為幾十納米的KOOI氧化物254的同時，在利用LPCVD(「低壓化學汽相澱積」)在氧化物上面施加厚度大約為60納米的薄氮化矽層257的同時，使其具有熱生長氧化物層258。隨後，向槽257中填充良好的電氣絕緣材料，例如氧化矽，在後一種情況下，利用SACVD(「亞原子化學汽相澱積」)在板表面上澱積氧化矽層。利用幹法刻蝕工藝刻蝕氧化矽層，直到在槽的開口部分獲得平坦的表面。利用這種拋光刻蝕工藝，還除去了正好位於氧化矽下面的、位於平坦或水平部分上的氮化物層，該氧化物在刻蝕過程中用作刻蝕停止層。氮化矽層256保留在槽257中，並對填充的氧化矽材料中的雜質起擴散壁壘的作用。在圖19中可以看出，與圖16相比，沒有為連接基極的N+型深擴散區保留或製作區域。由此，待製備PNP電晶體在板表面上所需的區域將顯著地減小，同樣底擴散區243佔用的面積也橫向地縮小。這使基極-襯底電容Cbs下降。
在界定有源區253、255，刻蝕和填充槽257以及除去KOOI氧化物層257之後，優選地利用熱氧化工藝在板上澱積厚度為30納米的氧化矽薄層259，即另一個KOOI氧化物層，見上面引用的J.A.Appel等人的文章。另外，可以保留先前施加的KOOI層254。然後，優選地利用LPCVD方法在板上塗一層厚度大約為30納米的薄氮化矽層261。隨後，通過施加光刻膠層263、並對其進行圖形化、然後通過光刻膠層上的開口進行刻蝕，對現在施加的、由底層氧化矽和頂層氮化矽組成的疊層進行光刻圖形化。
該過程的優點是可以很好地界定確定了待製備的PNP電晶體的基極寬度的、發射極和基極區域之間的距離。由此，可以更好地控制電晶體的極限頻率Ft、擊穿電壓Bvceo和電流增益Hfe。在圖21a中，示出了典型PNP電晶體的電流增益與基極寬度的關係曲線。
通常，發射極和集電極區域之間的間隔由場氧化物條251界定。然而，由於在利用LOCOS方法生成氧化物條時形成所謂的「鳥嘴」，這種由場氧化物條給出的擴展區沒有很好地界定，見上述瑞典專利申請9702693-4。
圖形化步驟還使發射極和集電極開口進一步縮小，因為這些開口現在是光刻界定的。由此，降低了發射極-基極電容Cbe和集電極-基極電容Cbc。
刻蝕步驟之後，以某種已知的方法除去光刻膠層263，然後，在板表面上澱積厚度大約為200納米的多晶矽、微晶矽或非晶矽薄層265，見圖21b。然後，利用B或BF2進行離子注入，將以後稱為多晶矽層的該層摻雜為P+型。該層還可以在澱積時進行摻雜，從而省略了離子注入步驟。然後，利用CVD工藝在多晶矽層265上面澱積厚度大約為200納米的薄氧化物層267。通過施加光刻膠層269，並使其圖形化，對多晶矽層265進行光刻圖形化，這樣，光刻膠層269的剩餘部分對應於發射極區域253和集電極區域255，然後進行幹法刻蝕，例如等離子體刻蝕，將CVD氧化物層267和多晶矽層265由沒有受到光刻膠層269保護的部分上除去。
在完成刻蝕一系列氧化物/多晶矽層的圖形化步驟之後，光刻膠層269的剩餘部分用已知方法除去。為了界定到N+型底擴散層253的連接，利用光刻膠層271對板表面再次進行圖形化，見圖22，其中底擴散層形成到待製備的橫向PNP電晶體的基極的內部連接區域。
放置這些基極連接，使它們完全或部分地位於環繞元件的隔離槽257中。由此，減小了元件的面積，同時降低了基極-襯底電容Cbs。
在位於隔離槽57的內側壁，即側壁上的光刻膠層271中製作開口273，該側壁形成一個區域的邊界，所有的有源區都位於該區域中，該區域還形成到N+型底擴散區243和N型摻雜外延層245的邊界，N型摻雜外延層形成待製備的PNP電晶體的基極區域。開口273的位置在任何情況下都應當使開口在某種程度上越過槽257的內側壁，即使開口的內部分位於槽257的內側壁的內側。然後，利用幹法刻蝕工藝向下刻蝕槽257中的氧化物，直到深度達到在該實施方案中低於場氧化物251的下表面的0.5μm。刻蝕深度在任何情況下都是可以調整的，以便使刻蝕孔275向下到達N+型底擴散區243。進行刻蝕工藝，使其只刻蝕氧化物和氮化物，而不會顯著地刻蝕鄰近底擴散區243和N型摻雜外延層245的區域中的材料。由於開口273位於槽257的內側壁上，並且在某種程度上位於這些側壁的外側，即在位於槽257邊緣的區域上，最靠近有源區的中心，所以可以保證除去在槽257內壁上的所有氧化物，以及氮化物層256和熱生長的氧化物層254。因此，如圖22所示，最後得到的孔具有與一個區域直接接觸的壁或側壁，該區域仍是N型摻雜外延區域245，有源結以及底擴散區243就形成在該區域中。孔235具有一個側壁、內側壁基本上位於槽257的內側壁部分先前所處的位置上。
在優選方法中，孔257製作為凹陷或深溝，這些凹陷或深溝具有封閉的形狀或環形，並且環繞和橫向限制所有的表面，有源區也位於其中，特別是孔275的內壁形成下有源區、基極區或N型區域的外部橫向邊界。孔275還使足夠多的絕緣材料保留在槽257中，使其能夠完成電氣隔離功能。由於空間的原因，並為了利用具有合理厚度的氧化物層實現再填充，槽257的寬度應當儘可能地小，例如0.8-1μm，這種寬度可以保證槽的刻蝕，進而獲得圖中所示的槽外形。光刻膠層271的開口273的寬度為0.5-0.6μm，由孔275形成的接觸溝的寬度大約為0.4-0.5μm。
在完成刻蝕和去除光刻膠層271之後，板上澱積厚度大約為0.3μm多晶矽薄層277，見圖23。多晶矽層277保形地施加在板表面上，基極連接的刻蝕孔275被完全或部分地添滿，這決定於孔的寬度和多晶矽層277的厚度。利用磷和/或砷離子注入將多晶矽層277重摻雜為N+型。然後，通過施加光刻膠層278，並使其圖形化，刻蝕板表面上的未保護部分，進行光刻圖形化，這樣多晶矽層277將只保留在用於基極連接的刻蝕孔275的上面或與其直接連接。由此，在板表面上覆蓋了P+型多晶矽層277的其它區域將暴露出來。
然後，以眾知的方法除去光刻膠層，並為了使摻雜劑分別擴散出P+型多晶矽層265和N+型多晶矽層277，在高溫下對板進行熱處理。分別在發射極區域253和集電極區域255中形成的發射極-基板結和發射極-基極結稍稍低於外延層245的表面，同時產生完整的基極連接。通過施加例如氧化矽層279來對電路進行鈍化，見圖24，到基極、發射極和集電極的接觸孔281光刻界定在層279中。在向下刻蝕接觸孔到達各自的到達多晶矽層之後，通過濺射鋁來對電路進行金屬化。在濺射之後使用高液壓，利用所謂的「強制填充」方法可以得到完全添滿的接觸孔。然後，光刻界定導電層283。最後的結果見圖24。
在圖25中，示出所製備的元件。為了清楚，沒有示出所有的層。可以看出，為了改善槽的再填充，象框一樣環繞PNP電晶體的隔離槽257的外角已經傾斜成大約45°。顯然，形成深溝是有利的，深溝中填充一些材料，例如絕緣或導電材料，具有壁也是有利的，壁沒有形成大約為90°的角，這些角應當儘可能地大，例如135°。形成閉合溝的孔275，其主要部分位於槽257中，具有傾斜成大約45°角的外側壁。同樣，圖13c所示的槽123的外側壁也沒有直角，平坦的側壁段相互之間形成135°角。
對於本領域的技術人員，對上述製備方法的修正是顯然的。考慮圖24，例如，可以認識到，有可能在製備用於金屬接觸的孔281的同時或者在利用金屬鎢填充這些孔281的同時，為基極連接在槽257中製備孔275和/或填充這些孔。當將鎢用作接觸孔金屬時，它是用CVD工藝施加的，在利用與上述施加鋁的方法相同的方法施加鎢之前，為了提高所施加的金屬材料，例如鎢銷，和矽板上的電氣連接層之間的電氣接觸，利用濺射工藝先施加Ti，再施加TiN。
如果通過在其它步驟中略去內環形場氧化物條，並使用用於製備獨立集電極和發射極層的適當掩膜結構，將集電極區域和發射極區域合併成一個區域，還可以獲得二極體結構，未示出，該結構具有良好的特性，適於用作變容二極體。該二極體結構以及具有與上述PNP電晶體類似結構的其它半導體結構也屬於附屬權利要求的範圍。這種結構在原理上應當包括電導率高的內層，該層形成到有源區或有源層的電氣連接，並且基本上在所有有源區的下面延伸，還包括電氣隔離槽，該槽環繞一個或多個位於器件表面上的有源區。
還可以認識到，在隔離槽257的寬度足夠小的情況下，所有的環形接觸溝275將基本上放置在槽內部，但這不是優選的實施方案。當刻蝕接觸溝275時，必需使用刻蝕工藝，該工藝不僅除去氧化物，而且除去矽。
可以以多種方式修正上述製備方法，這對於半導體工藝技術領域的技術人員是顯然的。例如，可以改變不同步驟的順序甚至刪除某些步驟。
儘管在此示例和描述了本發明的具體實施方案，但是應當認識到，本領域的技術人員可以進行各種額外的改進、修正和改變。因此，本發明在其更加廣泛的範圍內不受具體細節、具有代表性的器件和在此示出和說明的示例性實例的限制。因此，可以在不偏離由附屬權利要求及其等價物定義的具有一般發明含義的宗旨和範圍的前提下，進行各種修改。因此，應當理解，附屬權利要求傾向於包括所有屬於本發明真正宗旨和範圍內的修正和變化。
權利要求
1.在半導體板表面上製備雙極型器件的方法，包括步驟製備高電導率內層，製備形成至少一個有源區的有源層，所有的有源區基本上在內層上面延伸，內層形成到第一個有源層的電氣連接，製備電氣隔離槽，該槽至少部分地環繞有源區，在槽中製備向下到達高導電率內層的孔，為了形成到內層的電氣連接，利用導電材料填充孔，這樣導電材料與高電導率內層發生電氣接觸，其特徵在於，在製備孔的過程中將具有窗口的掩膜層施加在半導體器件的表面上，窗口至少部分地覆蓋電氣絕緣槽的開口，透過窗口，利用只刻蝕電氣絕緣槽中的材料，而不刻蝕電氣絕緣槽外部的材料以及有源區中的材料的刻蝕劑進行刻蝕。
2.權利要求1的方法，其特徵在於在施加掩膜層的步驟中，窗口覆蓋電氣絕緣槽的內側壁，內側壁正好位於有源區上，窗口還覆蓋了正好位於內側壁上的有源區的一部分。
3.權利要求1-2的方法，其特徵在於在製備電氣隔離槽的步驟中，執行下述步驟在半導體板中製備孔或凹陷，在孔或凹陷的壁上熱生長氧化物層，在氧化物層上面施加氮化物層，利用均勻或各向同性電氣絕緣材料填充孔或凹陷的剩餘部分。
4.權利要求3的方法，其特徵在於在填充孔或凹陷的剩餘主要部分的步驟中，氧化矽用作均勻或各向同性電氣絕緣材料。
5.在半導體板表面上製備雙極型器件的方法，包括步驟製備高電導率內層，製備形成至少一個有源區的有源層，所有的有源區基本上在內層上面延伸，內層形成到第一個有源層的電氣連接，製備電氣隔離槽，該槽至少部分地環繞有源區，在槽中製備向下到達高導電率內層的孔，為了形成到內層的電氣連接，利用導電材料填充孔，這樣導電材料與高電導率內層發生電氣接觸，其特徵在於，在填充孔的步驟中，為了與第二有源層形成電氣連接，導電材料同時施加到半導體板表面上的第二有源層的自由表面，第二層不同於第一層。
6.權利要求5的方法，其特徵在於在製備電氣隔離槽的步驟中，電氣隔離槽通過下列步驟製備由器件表面製備凹陷，在凹陷側壁上製備電氣隔離層，利用電氣絕緣或半絕緣材料填充凹陷在槽中製備孔的步驟中，製備孔，這樣孔在電氣絕緣層的所有厚度上穿透凹陷側壁上的電氣絕緣層向下延伸，並同時沿該電氣絕緣層延伸，槽形成在電氣絕緣層中。
7.權利要求5-6的方法，在雙極型器件是NPN電晶體的情況下，其特徵在於，在製備有源層的步驟中，第二層包括NPN電晶體的發射極，這樣第二有源層的表面是發射極開口。
8.權利要求7的方法，其特徵在於額外步驟是在製備孔的步驟之前，在有源區中製備到有源層表面的開口，為了電氣連接導電帶正下方的有源層區域，在開口邊緣製備導電帶，導電帶具有環繞開口延伸的框形、環形或封閉結構，為了限制發射極開口，在導電帶的內邊緣製備電氣絕緣區。
9.在半導體板表面上製備雙極型器件的方法，包括步驟製備高電導率內層，製備形成至少一個有源區的有源層，所有的有源區基本上在內層上面延伸，內層形成到第一個有源層的電氣連接，製備電氣隔離槽，該槽至少部分地環繞有源區，在半導體板表面上製備電氣絕緣層，穿過延伸到有源層表面的電氣絕緣層製備接觸孔，為了形成到有源層的電氣連接，利用導電材料填充接觸孔，其特徵在於，在製備接觸孔的步驟中，一個接觸孔延伸過電氣絕緣層，然後穿過槽，向下到達高電導率內層，在填充接觸孔的步驟中，為了形成到內區域的電氣連接，導電材料與高電導率內層發生電氣接觸。
10.權利要求9的方法，其特徵在於接觸孔是利用CVD工藝通過澱積鎢填充的。
11.權利要求9的方法，其特徵在於接觸孔是通過濺射鋁填充的。
12.權利要求10或11的方法，其特徵在於在分別用鎢或鋁進行填充之前，首先施加一層鈦，然後施加一層氮化鈦。
13.一種製作在半導體板表面上的雙極型器件，特別是PNP型雙極型電晶體或二極體，雙極型器件包括高電導率內層，內層形成到有源層的電氣連接，並且基本上在整個有源區下面延伸，雙極型器件還包括在雙極型器件的表面上環繞一個或多個有源區的電氣隔離槽，雙極型器件還包括至少部分地位於隔離槽中或正好在隔離槽上的凹陷，凹陷中填充導電材料，導電材料與高電導率內層接觸，其特徵在於凹陷的外形呈環形溝槽，環形溝環繞器件的有源區延伸，並由其第一側壁限定和形成了有源區的直接邊界。
14.權利要求13的器件，其特徵在於所述溝槽的第一側壁基本上與位於槽深處的側壁對齊。
15.權利要求13或14的器件，其中凹陷中的導電材料至少形成槽隔離橫向PNP電晶體的基極連接的一部分或至少形成半導體二極體的掩埋N型區域的連接的一部分。
16.權利要求13至15之一的器件，其特徵在於孔中的導電材料包括摻雜磷的矽和/或摻雜微晶矽和/或摻雜多晶矽。
17.權利要求13至16之一的器件，其特徵在於孔中的導電材料包括金屬，特別是鎢。
18.權利要求13至17之一的器件，其特徵在於槽和/或溝的側壁從上面觀察基本上是相互平行的，且環繞所有的有源區具有均勻的間距，並且其外形呈一個位於另一之中的兩個同心矩形或正方形，為了在製備器件時便於用電氣絕緣材料對槽進行再填充，或對包含導電材料的溝進行再填充，外側壁的角傾斜45°。
19.權利要求13至17之一的器件，其特徵在於槽和/或溝的外側壁中的角基本上大於90°，特別是135°或至少為135°，以便於在製備器件時，用電氣絕緣材料對槽進行再填充，或用導電材料對溝進行再填充。
20.權利要求13至19之一的器件，包括發射極區域和集電極區域，其特徵在於發射極區域和/或集電極區域由電氣絕緣表面層中的光刻界定的開口確定。
21.權利要求20的器件，其特徵在於，發射極區域和集電極區域的表面是由厚場氧化物區域環繞的，如沿著器件表面所看到的，電氣絕緣表面層在環繞的場氧化物區域上延伸，並超出該區域，這樣電氣隔離表面層帶分別位於發射極區域或集電極區域和最靠近該區域的場氧化物區域之間。
22.權利要求21的器件，其特徵在於電氣隔離表面層包括氮化矽和氧化矽疊層。
23.在半導體板表面上製備雙極型器件的方法，包括步驟在板表面上至少製備一個有源區，製備高電導率內層，該內層形成與有源層的電氣連接，且基本上在整個有源區下面延伸，製備電氣隔離槽，該槽環繞至少一個有源區，製備凹陷，該凹陷至少部分地位於槽中或正好位於槽上，並且向下到達高電導率內層，用導電材料填充凹陷，這樣它與高電導率內層發生電氣接觸，其特徵在於，在製備凹陷的步驟中，製備凹陷，使凹陷形成環形溝，該環形溝環繞器件的有源區延伸，其第一側壁限定和形成了到有源區的直接邊界。
24.權利要求23的方法，其特徵在於在製備凹陷的步驟中，凹陷是通過由板表面向下刻蝕到槽內部而製備的，這樣溝的第一側壁基本上位於槽的側壁部分先前所處的位置上。
25.權利要求23-24的方法，其特徵在於凹陷通過澱積矽層進行填充，特別是非晶矽和/或微晶矽和/或多晶矽，矽層是未摻雜的，然後，對該層進行摻雜。
26.權利要求23或24的方法，其特徵在於凹陷通過澱積矽層進行填充，特別是非晶矽和/或微晶矽和/或多晶矽，矽層摻雜為N型。
27.權利要求23或24的方法，其特徵在於凹陷是利用CVD方法通過澱積鎢層進行填充的。
28.權利要求23或24的方法，其特徵在於凹陷是在製作到器件有源區的其它接觸孔的同時界定和刻蝕的，凹陷是在利用CVD方法通過澱積鎢層對其它接觸孔進行填充的同時進行填充的。
29.權利要求23或24的方法，其特徵在於凹陷是在界定和刻蝕到器件有源區的其它接觸孔的同時界定和刻蝕的，凹陷是在通過濺射鋁對其它接觸孔進行填充的同時進行填充的。
30.權利要求28或29的方法，其特徵在於在分別利用鎢或鋁填充之前，首先施加鈦層，然後施加氮化鈦層。
31.權利要求23至30之一的方法，其特徵在於有源區在器件表面上的橫向擴展由在器件表面上施加電氣隔離表面層和通過掩膜層中光刻界定的開口進行的刻蝕而在電氣絕緣層中製作開口而確定。
32.權利要求31的方法，其特徵在於為了確定有源區的面積，施加環繞在有源區兩邊的第一厚場氧化物層，如沿著器件表面所看到的，然後，在電氣隔離表面層中製備開口時，製備開口，這樣電氣隔離表面層的剩餘部分在第一氧化物區域上延伸，並越過該區域，這樣電氣隔離表面層帶位於有源區和最靠近該區域的場氧化物層之間。
33.權利要求32的方法，其特徵在於在施加電氣隔離表面層時，首先施加氧化矽層，隨後施加氮化矽層，以便形成氮化矽和氧化矽疊層。
34.一種雙極型器件，特別是雙極型電晶體或二極體，形成在半導體板表面上，並包括電氣隔離槽，隔離槽至少部分地環繞位於器件表面上的有源區，並填充有電氣絕緣材料，溝還具有外側壁和內側壁，如從上面所看到的，和/或溝，溝至少部分地環繞位於器件表面上的有源區，並填充有導電材料，溝還具有外側壁和內側壁，如從上面所看到的，其特徵在於槽和/或溝的外側壁中的角大大地超過90°，特別是135°或至少為135°，以便在製備器件時分別便於用電氣絕緣材料對槽進行再填充或用導電材料對溝進行再填充。
35.權利要求34的器件，其特徵在於槽和/或溝的側壁從上面觀察基本上是相互平行的，且環繞所有的有源區具有均勻的間距，並且其外形呈一個位於另一之中的兩個同心矩形或正方形，外側壁的角傾斜45°。
36.一種半導體板表面上的雙極型器件，包括至少形成一個有源區的有源層，在有源區中製備到有源層表面的開口，位於開口邊緣上的導電帶，開口電氣連接到正好位於導電帶下面的有源層區域，在導電帶內邊緣上的電氣隔離區，以便限定在其中製作電氣連接的開口，其特徵在於導電帶呈環繞開口延伸的框形、環形或封閉結構，由此，導電帶與正好位於導電帶下面的有源層區域的接觸阻抗很低。
37.權利要求36的雙極型器件，其特徵在於限定的開口是NPN電晶體中的發射極開口，導電帶形成到NPN電晶體的基極層的連接。
38.在半導體板表面上製作雙極型器件的方法，包括步驟製備至少形成一個有源區的有源層，在有源區中製備到有源層表面的開口，在開口邊緣製備導電帶，以便電氣連接正好位於導電帶下面的有源層區域，在導電帶的內邊緣上製備電氣隔離區，以便限定在其中製作電氣連接的開口，其特徵在於導電呈完全環繞開口延伸的框形、環形或封閉結構，以便給出較小的、從導電帶到正好位於導電帶下面的有源層區域的接觸阻抗。
全文摘要
為了製備到內層例如底擴散區(103)的電氣連接,該內層具有良好的電導率,位於槽(119)隔離雙極型半導體器件的內部,並形成NPN電晶體的子集電極,使用了槽中的孔(157)。孔中填充了導電材料,孔由器件表面延伸到底擴散區(103),這樣孔中的導電材料與其接觸。孔(157)利用選擇刻蝕工藝與槽(119)的側壁對準。在製備金屬化接觸孔的同時,製作孔,然後在金屬化步驟中填充孔,以便與底擴散區接觸。對於橫向PNP電晶體,孔製作為閉合的溝,該溝構成基極區域的外限制區,越過所有的電晶體。這種閉合槽的外側壁傾斜45°,如從上面所看到的,這樣在槽中沒有角度很小的內角,這便於填充氧化物。
文檔編號H01L29/417GK1255238SQ9880498
公開日2000年5月31日 申請日期1998年3月18日 優先權日1997年3月18日
發明者H·諾斯特倫, O·K·蒂爾斯特, A·林格倫 申請人:艾利森電話股份有限公司