Turbo解碼器件的製作方法

2023-06-02 10:49:26

專利名稱：Turbo解碼器件的製作方法
技術領域：
本實用新型屬於一種解碼器件，特別涉及在移動通信、衛星通信以及任何容易出錯環境下數字通信中應用的前向糾錯的Turbo解碼器件。
在1993年ICC通信會議上，C.Berrou等三人提出了一種新的前向糾錯信道編碼技術，稱為Turbo碼。它是由經交織和非交織產生的並行級聯卷積碼(PCCC)組成，當交織深度足夠深時，能提供接近Shannon理論極限的性能。這是信道編碼技術上的一個重大突破。
自從有了Turbo碼，人們對不同結構、不同約束長度和不同交織器算法及不同深度的Turbo碼以及解碼算法進行了研究和實踐。目前有兩大類解碼算法一類是基於維特比(Viterbi)算法的改進，屬於次最佳算法，包括軟輸出Viterbi算法(SOVA)和串行列表輸出Viterbi算法(SLVA)；另一類是基於1974年Bahl等人提出的BCJR算法處理後驗概率分布的最大後驗算法(MAP)，以及在對數域的Max-log-MAP和log-MAP算法。由於Turbo碼編解碼器中的交織深度、迭代解碼過程以及算法本身的複雜性，限制了它在高速實時移動通信中的應用和實現。為了很好地解決這一問題，並使Turbo碼發揮它應有的優越的最佳性能。
發明目的本實用新型所要解決的技術問題是為第三代W-CDMA移動通信系統提供高性能、低功耗、至少支持2Mbps以上的解碼速率，並且具有較少的硬體的Turbo解碼器件。技術方案本實用新型解決問題的技術方案是一種解碼器件，它包括一輸入輸出接口及配置裝置；一與上述輸出接口及配置裝置相連並進行數據交換並可對數據進行存儲的數據存儲器；一與上述輸出接口及配置裝置相連並進行數據交換的控制單元；一與上述控制單元相連、可對碼的前向度量和後向度量進行計算的前向度量計算單元；一將上述計算出的前向度量和後向度量進行存儲的存儲器；一與上述控制單元相連、可根據存儲器和數據存儲器的數值及對輸入為「1」或「0」的最大可能性進行計算的LLR計算單元；一用來計算當前時刻狀態轉移到下一時刻各個狀態的每條支路的可能性度量的分支度量計算器；一將LLR計算單元計算出的下一半次迭代的先驗信息進行存儲的存儲器；
一當達到迭代次數時，根據存儲器的結果得出解碼結果的硬判別輸出器；一對上述硬判別輸出器的輸出進行存儲的數據存儲器，其存儲的數據通過輸入輸出接口及配置裝置和總線輸出；一用來產生完成交織和反交織功能所需要的地址的交織器地址發生器；以及一對上述地址進行存儲的地址存儲器。
本實用新型的一種Turbo解碼器件，充分利用進入的輸入數據的所有信息，通過進一步簡化log-MAP算法，並對計算誤差進行合理的校正，在循環迭代中提高收斂效率，使其達到優化的解碼性能。另外，由於前向度量α和後向度量β的差值存儲技術以及間隔存儲技術，在活動窗的技術上可分別降低了約1/3和1/2甚至2/3的α和β存儲空間，以達到降低功耗和減少硬體開銷的目的。而且，本實用新型的解碼器件在硬體復用和並行處理結構之間作出了合理的折衷，以達到優化解碼速度和功耗的目的。這樣，整個解碼器件的性能如下●可降低了約1/3、1/2甚至2/3的α和β存儲空間●邏輯門僅為4萬左右●誤碼率接近浮點MAP解碼性能，在低信噪比時優於max-log-MAP約0.5dB●在加性白高斯噪聲信道(AWGN)下，對於典型的碼塊大小1000，迭代6次，在信噪比為0.5dB時，誤碼率(BER)為5.75×10-3；1.0dB時，誤碼率為1.7×10-5；1.5dB時，誤碼率為1.17×10-具體實施方式


圖1是1/3碼率Turbo編碼器結構。
圖2是g(13，15)的編碼網格圖。
圖3是本實用新型的解碼器件的一個實施例的結構示意圖。
圖4是分支度量計算單元。
圖5是對應於圖3中ACS_engine 304的前向度量α計算單元的示意圖。
圖6是對應於圖3中ACS_engine 304的反向度量β計算單元的示意圖。
圖7是輸入為1的最大可能性計算單元的示意圖。
圖8輸入為0的最大可能性計算單元的方框圖。
圖9是α和β的計算時序圖。
圖10是反向恢復α和正向恢復β的方框圖。
圖11是碼塊大小為400時誤碼率隨迭代次數和信噪比變化的關係的測量圖。
圖12是碼塊大小為4000時誤碼率隨迭代次數和信噪比變化的關係的測量圖。
在現代通信系統中，一個數字通信系統通常主要包括信源編解碼、信道編解碼和數據機。在信道編碼中一般都採用前向糾錯碼，如Reed-Solomon(RS)碼、BCH碼、卷積碼等。在1993年ICC通信會議上，C.Berrou等三人提出了一種新的前向糾錯信道編碼技術，稱為Turbo碼。它是由經交織和非交織產生的並行級聯卷積碼(PCCC-Parallel ConcatenatedConvolutional Code)組成，當交織深度足夠深時，能提供接近Shannon理論極限的性能。這是信道編碼技術上的一個重大突破。
為了更好地理解Turbo解碼器的詳細內容，有必要首先理解Turbo碼是如何構成的。
這裡給出一個在第三代移動通信3GPP標準中的Turbo編碼器。它由兩個8狀態成員編碼器(即兩個遞歸系統卷積編碼RSC1和RSC2)和中間插入的交織器組成，其中成員編碼器的傳輸函數為G(D)=[1,g1(D)g0(D)]]]>其中g0(D)＝1+D2+D3，g1(D)＝1+D+D3，稱為多項式g(13，15)。此Turbo編碼器的碼率為1/3，其結構如圖1所示。
參照圖1，D為寄存器，對於每個新的碼塊，每個移位寄存器的初始值都為零。編碼器的輸出序列為(設碼塊大小為N)X1，Y1，Z1，X2，Y2，Z2，...，XN，YN，ZN，當整個碼塊N位信息被編碼完之後，為了使所有移位寄存器終止於初始零狀態，利用當時虛線表示的信號作為反饋輸入，產生的尾碼輸出序列為XN+1，YN+1，XN+2，YN+2，XN+3，YN+3，TN+1，ZN+1，TN+2，ZN+2，TN+3，ZN+3因此總的輸出序列長度為3N+12。
Turbo交織器111在Turbo碼中也起著非常重要的作用。它的好壞直接影響到整個解碼器的性能。本編碼器是基於在3GPP協議中定義的交織器，它是一個在碼塊大小40-5114範圍內的3步交織器，在此不作詳細描述，簡單概括為第一步根據碼塊大小求出行數和列數，將輸入數據一行一行地寫入矩陣；
第二步根據一定的規則首先進行行與行之間的置換；第三步最後進行每行內部的置換，然後按列順序輸出。
編碼器中的寄存器狀態在起始和終止時都為固定零狀態，根據g(13，15)產生的網格圖如圖2所示。總共有8個狀態，從某一狀態根據不同的輸入(0或者1)轉移到相應的兩個狀態，所以每個狀態有兩條支路連接到它可能的兩個起始狀態，另有兩條支路連接到它可能的兩個終止狀態。編好的碼由多路復路器112輸出。
圖2是g(13，15)的編碼網格圖。圖3是Turbo解碼器硬體實現結構框圖。
下面首先首先參照圖3，對每一模塊進行功能性描述。輸入輸出接口及配置301用來接收通過數據總線、地址總線和輸入輸出接口及配置301用來接收通過數據總線、地址總線和控制總線300來的數據和對整個解碼器的配置信息，由於Turbo解碼需要多次的迭代解碼，而每次迭代都需要接收到的數據，所以首先將輸入數據通過接口301存入RAM中，為了提高數據交換的速度，採用桌球緩衝器302(即兩個相同獨立的RAMsinfo_RAM1和info_RAM2)可存儲兩個碼塊。總線接口300可以包括DSP或類似處理器的接口和(或)其他硬體如通信接收機的硬體接口。解碼器的參數配置信息可通過編程進行修改來控制解碼器的操作。主要的解碼配置包括· 迭代次數· 映射規則1-2c(0/1＝＞1/-1)或者2c-1(0/1＝＞-1/1)· 當前碼塊大小· 輸入輸出埠選擇根據網格圖，分支度量計算303用來計算當前時刻各個狀態轉移到下一時刻各個狀態的每條支路的可能性度量。然後通過ACS_engine 304計算出前向度量α和反向度量β，並將計算結果採用本專利提出的降低存儲技術存入AB_RAM 311中。根據AB_RAM中的前向度量和反向度量以及在302存儲的輸入值，LLR計算306用來計算出相應的對數似然比值，在迭代結束之前，將此值作為下一半次迭代的先驗信息存入305中Apriori_RAM1，而下一半次迭代的先驗信息存入305中Apriori_RAM2。當達到迭代次數時，根據Apriori_RAM1和Apriori_RAM2的結果，通過硬判決輸出312輸出最終的解碼結果，並存入相應的輸出桌球緩衝器308中的THO_RAM1和THO_RAM2，通過接口301和總線300輸出。
根據第三代移動通訊標準，交織器地址發生器309用來產生完成交織和反交織功能所需要的地址，並將其存入地址存儲器310中。解碼器控制單元307用來控制和協調各個功能模塊之間的數據交換，使整個解碼器能根據正確的時序產生出正確的結果。
圖3中的相應的分支度量計算單元如圖4所示。它由兩個加法器和三組緩衝D觸發器輸出。由網格圖可知，它有4種分支，包括00、01、10和11，分別用G_0、G_1、G_2和G_3表示，其中G_0恆等於零。對於解碼器1中的分支度量計算，L_c1為接收到的系統位軟信息，L_c2為第一監督位軟信息，L_u為解碼器2輸出的相應位置的先驗信息，在第一次迭代，L_u為零。對於解碼器2中的分支度量計算，讓非尾碼部分的L_c1都為零，尾碼部分的L_c1為接收到的對應於RSC2的尾碼系統位軟信息，L_c2為第二監督位軟信息，L_u為解碼器1輸出的相應位置的先驗信息。L_c1和L_c2最大可接收8位寬的軟輸入，L_u被界定為9位。輸出的分支度量可用10位表示。
圖3中的304用來計算前向度量α和後向度量β。前向度量α計算單元如圖5所示。根據g(13，15)編碼網格圖，輸入端400到431對應的輸入信號如表1所示。432為加法器，433用來比較兩輸入信號，選取其中最大值輸出，同時輸出它們差值的絕對值，然後根據絕對值的大小在434中進行查表對最大值進行修正。表3給出了一個簡單的8值修正表，儘管它增加了電路延時和電路實現的複雜性，但是它能大大地提高解碼器性能，實踐結果表明在低信噪比0到0.2dB情況下，能提高接近0.5dB的編碼增益。計算α的過程實際上是一個累加、比較、選擇和差表的過程。由於在硬體實現中，為了減少硬體的開銷，採用的數據位寬是有限的，所以溢出將會發生。435示意給出α值所用位寬能表示的最大值，當溢出發生時，也就是當同一時刻只要某一個狀態α值大於435給出的最大值，這時通過436將所有狀態的α值都減最大值，使它們之間的相對值保持不變。輸出437到444和445到448表示在表2中。
表1圖6中輸入埠所表示的輸入信號

表2圖6中輸出埠所表示的輸出信號

表3fc(|a-b|)(讓x＝|a-b|)的修正值表

後向度量β計算單元如圖6所示。根據g(13，15)編碼網格圖，輸入端450到481對應的輸入信號如表4所示。482為加法器，483用來比較兩輸入信號，選取其中最大值輸出，同時輸出它們差值的絕對值，然後根據絕對值的大小在484中進行查表對最大值進行修正。其修正表如同表3。計算β的過程同樣是一個累加、比較、選擇和查表的過程，由於在硬體實現中，為了減少硬體的開銷，採用的數據位寬是有限的，所以溢出將會發生。485示意給出β值所用位寬能表示的最大值，當溢出發生時，也就是當同一時刻只要某一個狀態β值大於485給出的最大值，這時通過486將所有狀態的β值都減最大值，使它們之間的相對值保持不變。輸出487到494和495到498表示在表5中。
圖6中的445到448和圖7中的495到498表示的α差值和β差值將被存儲在圖3中AB RAM存儲器311中，用來反向恢復和正向恢復在計算對數似然比LLR中所需的α和β值，以達到進一步地降低存儲器要求的目的，這一技術將在後面詳細說明。
表4圖7中輸入埠所表示的輸入信號

表5圖7中輸出埠所表示的輸出信號

另外，圖3中的LLR計算單元306主要包括圖7和圖8所示的分別假設輸入為1和0的最大可能性計算單元。圖8中的輸入端500到515表示的輸入信號在表6中。516、517和518一起完成累加、比較、選擇和修正的功能，查表518同表3。輸入信號519為LLR(k)(c(2)；I)，注意只與其中兩路信號相加。520的輸出值設為MAX(k)(u(e)＝1)。相應地圖9中的輸入端550到565表示的輸入信號在表7中。同樣566、567和568一起完成累加、比較、選擇和修正的功能，查表568同表3一樣。輸入信號569同519一樣為LLR(k)(c(2)；I)，只是從線路結構上與另外兩路信號相加。570的輸出值設為MAX(k)(u(e)＝0)。對應解碼器1的包括尾碼在內的所有輸入和對應解碼器2的尾碼的對數似然比值LLR為LLR(k)(u；O)＝LLR(k)(c(1)；I)+MAX(k)(u(e)＝1)-MAX(k)(u(e)＝0)對應解碼器2的系統碼的對數似然比值LLR為LLR(k)(u；O)＝MAX(k)(u(e)＝1)-MAX(k)(u(e)＝0)並將解碼器1和解碼器2的輸出結果分別存儲在圖3中的apriori_RAM1和apriori_RAM2305。
表6圖8中輸入端500到515所表示的輸入信號

表7圖9中輸入端550到565所表示的輸入信號


在Turbo解碼器中，為了提高數據的交換速度和解碼速度，除了在輸入輸出使用桌球結構緩衝器，前向度量α和(/或)後向度量β以及每次迭代輸出結果和交織器產生的地址都需要存儲器。由於Turbo解碼算法的複雜性和需要較多的存儲器，所以如何降低硬體的開銷和存儲器的要求是實現低功耗低成本Turbo解碼器件的關鍵技術。下面將簡要討論存儲器的要求和減少存儲器的技術。(1)輸入緩衝器必須存在。如果解碼器的輸出數據是送給DSP，那麼輸出緩衝器也應存在。由於Turbo碼本身固有的特點，在編碼中內部的交織器完全打亂了碼字原來的輸入順序，為了能在解碼器中通過解交織恢復原來的順序，而且在迭代解碼過程中，每次迭代都需要整個碼塊數據，所以在解碼之前必須首先將當前的整個碼塊數據存儲起來，其輸入存儲器大小隨著碼塊的大小和碼字輸入位寬的增大而增大，在3G WCDMA和TD-SCDMA中，最大碼塊大小為5114。在本設計中支持輸入高達8比特的位寬。(2)交織器產生的地址需要存儲器為5114x13。一方面由於並行處理，另一方面避免在解碼迭代過程中每次都需要重複計算地址，從而降低了功耗和時延。(3)每次迭代輸出的中間結果需要存儲，因為下一次迭代時需要上一次的所有輸出作為輸入。(4)為了保證解碼器的性能，上述三種存儲器是不可缺少的和降低的。相對而言，存儲α值和/或β值需要更大的存儲空間，並隨著碼塊的大小和網格狀態數量增加而增大，採用活動窗技術，可以降低其存儲量，但為了獲得進入活動窗時的一個初始前向度量或者後向度量的可靠值需要一個訓練窗，一般訓練窗的長度至少為5m，m為約束長度(本例m＝4)，這增加了迭代輸出的等待時間，同時也會犧牲一定量的性能。在工程上，需要在性能、速度、複雜性和活動窗大小之間作出合理的折衷。本專利提出下列兩種降低存儲器的技術。
需要指出的是，為了以適當增加計算複雜性來進一步地降低存儲空間，本實用新型採用了差值存儲技術，也就是首先在正向計算前向度量α時，根據圖5所示同時計算出狀態0和狀態1、狀態2和狀態3、狀態4和狀態5以及狀態6和狀態7之間的前向度量差值，並將它們存儲起來；在反向計算後向度量β時，根據圖6所示同時計算出狀態0和狀態4、狀態1和狀態5、狀態2和狀態6以及狀態3和狀態7之間的後向度量差值，並將它們存儲起來。其計算時序如圖9所示，對於碼塊長度為N，當按箭頭方向計算到N/2時，繼續正向計算後半部分的前向度量α和反向計算前半部分的後向度量β，但它們的差值不再需要存儲。同時從存儲器中讀取當前需要的α差值和β差值，根據當前時刻的α值反向恢復出原來上一時刻的α值，並計算出相應的LLR；同樣根據當前時刻的β正向恢復出原來上一時刻的β值，具體計算方法如下在這裡分別舉一例，其他類推。對於反向求α，根據網格圖有max*(α(k-1)(0)+G_0，α(k-1)(1)+G_3)＝α(k)(0)如果 α(k-1)(0)+G_0≥α(k-1)(1)+G_3也就是α(k-1)(0，1)_diff＝α(k-1)(0)-α(k-1)(1)≥G_3-G_0
則α(k)(0)＝α(k-1)(0)+G_0+fc(|α(k-1)(0，1)_diff-(G_3-G_0)|)令Δα＝fc(|α(k-1)(0，1)_diff-(G_3-G_0)|)所以 α(k-1)(0)＝α(k)(0)-G_0-Δα，和 α(k-1)(1)＝α(k-1)(0)-α(k-1)(0，1)_diff否則 α(k-1)(1)＝α(k)(0)-G_3-Δα和 α(k-1)(0)＝α(k-1)(1)+α(k-1)(0，1)_diff對於正向求β，根據網格圖有max*(β(k+1)(0)+G_0，β(k+1)(4)+G_3)＝β(k)(0)如果 β(k+1)(0)+G_0≥β(k+1)(4)+G_3也就是β(k+1)(0，4)_diff＝β(k+1)(0)-β(k+1)(4)≥G_3-G_0則β(k)(0)＝β(k+1)(0)+G_0+fc(|β(k+1)(0，4)_diff-(G_3-G_0)|)令Δβ＝fc(|β(k+1)(0，4)_diff-(G_3-G_0)|)所以 β(k+1)(0)＝β(k)(0)-G_0-Δβ，和 β(k+1)(4)＝β(k+1)(0)-β(k+1)(0，4)_diff否則 β(k+1)(4)＝β(k)(0)-G_3-Δβ和 β(k+1)(0)＝β(k+1)(4)+β(k+1)(0，4)_diff反向恢復α和正向恢復β的計算單元如圖10所示，表8給出了反向恢復α時的輸入和輸出以及正向恢復β時的輸入和輸出。由於在計算α和β時有溢出的存在，為了能完全能恢復原來的值，需要保存原來第一個狀態0的前向度量和後向度量，所以減少了大約1/3的α和β的存儲空間，而對應有的性能沒有任何的降低。
表8圖11中輸入輸出端在分別恢復α和β時所表示的信號

本實用新型也採用間隔存儲技術，可使存儲空間降低1/2，當增加解碼控制複雜性，可使α和β的存儲空間降低2/3。也就是在正向計算α和反向計算β時，不是對所有的值進行存儲，而是每隔一個或者每隔兩個值存儲一個值，在計算LLR輸出值時，根據存儲的α和β值利用原來α和β的計算單元來計算出當前所需要的α和β值。
通過實驗也證明本實用新型的解碼器件的良好性能，圖11和12是實驗的性能圖。圖11是碼塊大小為400時誤碼率隨迭代次數和信噪比變化的關係。圖12是碼塊大小為4000時誤碼率隨迭代次數和信噪比變化的關係。
權利要求1.一種Turbo解碼器件，它包括一輸入輸出接口及配置裝置(301)；一與上述輸出接口及配置裝置相連並進行數據交換並可對數據進行存儲的數據存儲器；一與上述輸出接口及配置裝置相連並進行數據交換的控制單元(307)；一與上述控制單元相連、可對碼的前向度量和後向度量進行計算的前向度量計算單元(304)；一將上述計算出的前向度量和後向度量進行存儲的存儲器(311)；一與上述控制單元相連、可根據存儲器(311)和桌球緩衝器(302)的數值及對輸入為「1」或「0」的最大可能性進行計算的LLR計算單元(306)；一用來計算當前時刻狀態轉移到下一時刻各個狀態的每條支路的可能性度量的分支度量計算器(303)；一將LLR計算單元(306)計算出的下一半次迭代的先驗信息進行存儲的存儲器(305)；一當達到迭代次數時，根據存儲器(305)的結果得出解碼結果的硬判別輸出器(312)；一對上述硬判別輸出器(312)的輸出進行存儲的存儲器(308)，其存儲的數據通過輸入輸出接口及配置裝置(301)和總線(300)輸出；一用來產生完成交織和反交織功能所需要的地址的交織器地址發生器(309)；以及一對上述地址進行存儲的地址存儲器(310)。
2.如權利要求書1所述的解碼器件，其特徵在於與上述輸出接口及配置裝置相連並進行數據交換並可對數據進行存儲的數據存儲器採用桌球緩衝器(302)。
3.如權利要求書1所述的解碼器件，其特徵在於對上述硬判別輸出器(312)的輸出進行存儲的數據存儲器採用桌球緩衝器(308)。
專利摘要本實用新型提供一種Turbo解碼器件,它充分利用進入的輸入數據的所有信息,通過進一步簡化log－MAP算法,並對計算誤差進行合理的校正,在循環迭代中提高收斂效率,使其達到優化的解碼性能。另外,由於前向度量α和後向度量β的差值存儲技術以及間隔存儲技術,在活動窗的技術上可分別降低了約1/3和1/2甚至2/3的α和β存儲空間,以達到降低功耗和減少硬體開銷的目的。而且,本實用新型的解碼器件在硬體復用和並行處理結構之間作出了合理的折衷,以達到優化解碼速度和功耗的目的。
文檔編號H03M13/23GK2506034SQ01254650
公開日2002年8月14日 申請日期2001年11月12日 優先權日2001年11月12日
發明者曾曉軍, 秦信江, 楊松濤 申請人:上海華龍信息技術開發中心