形成半導體器件雙鑲嵌圖案的方法
2023-06-02 19:47:51
專利名稱：形成半導體器件雙鑲嵌圖案的方法
技術領域：
本發明涉及一種形成半導體器件的雙鑲嵌圖案(dual damascene pattern)的方法，並且更具體地涉及可有效地除去在構成雙鑲嵌圖案的溝 槽和接觸孔的邊界部分存在的角狀物的半導體器件雙鑲嵌圖案的形成方 法。
背景技術：
隨著半導體器件的高度集成，接觸塞和上部結構(例如，線或接觸墊) 的對準容限變得不足。因此，已經應用能夠同時形成接觸塞和上部結構的 雙鑲嵌工藝。所述雙鑲嵌工藝包括數種方法。下面描述所述方法之一作為一個例子。 首先，通過使用用於接觸孔的掩模來蝕刻金屬層間(inter-metal)介電層 以形成接觸孔。利用鈍化層填隙(gap-filled)接觸孔內部。使用掩模蝕刻 絕緣層和鈍化層，以形成連接至接觸孔的溝槽。除去保留在接觸孔內部的 鈍化層。因此，形成由接觸孔和溝槽構成的雙鑲嵌圖案。實施清洗工藝並 利用導電材料填隙雙鑲嵌圖案。因此，在接觸孔中形成接觸塞，並且在溝 槽中形成線或接觸墊。然而，在形成溝槽的蝕刻工藝期間，在蝕刻溝槽的同時在接觸孔周圍 形成聚合物層。因此，在接觸孔的入口處保留的金屬間介電層的量比在其 它部分處更多，導致角狀物(horn)形狀(參考圖1的100)。角狀物形狀 在清洗工藝中彎曲。結果，彎曲的角狀物形狀可變成顆粒源。
發明內容
本發明涉及通過在形成溝槽的中間步驟中除去角狀物形狀，從而防止 在形成溝槽的完成步驟中在接觸孔的入口處形成角狀物形狀。
根據本發明的一個方面，提供一種形成半導體器件雙鑲嵌圖案的方法。 根據所述方法，在其上形成有半導體器件的元件的半導體襯底上形成絕緣 層。在絕緣層中形成接觸孔。在絕緣層上和接觸孔內部形成鈍化層。在鈍 化層上形成硬掩模圖案。硬掩模圖案暴露接觸孔。通過使用採用硬^^模圖 案作為蝕刻掩模的第一蝕刻工藝，蝕刻鈍化層的一部分和絕緣層的一部分 以形成第一溝槽。使用採用硬掩模圖案作為蝕刻掩模的第二蝕刻工藝，蝕 刻填隙在接觸孔內部的鈍化層。通過使用釆用硬掩模圖案作為蝕刻掩模的 第三蝕刻工藝，蝕刻絕緣層的一部分以形成第二溝槽，由此完成由第一溝 槽和第二溝槽構成的第三溝槽。除去硬掩模圖案和鈍化層。
絕緣層可由氧化物材料形成。
鈍化層可由底部抗反射塗層(BARC)材料形成。 第一溝槽具有可比第三溝槽淺5 ~ 50%的深度。
可實施第二蝕刻工藝，直至填隙在接觸孔內部的鈍化層的頂表面變得 至少低於第三溝槽的底部。
第二蝕刻工藝可使用幹蝕刻法來實施，使得在第三硬l^模圖案之下的 鈍化層沒有被蝕刻。
相對於絕緣層，第二蝕刻工藝可4吏用對鈍化層具有高蝕刻選擇性的氣 體來實施。
第二蝕刻工藝可使用包括CF4氣體和02氣體的混合物或包括02氣體 的蝕刻氣體來實施。
第一蝕刻工藝和第二蝕刻工藝可^^用原位方法或異位(ex-situ)方法 實施。
在除去硬掩模圖案和鈍化層之後，還可實施清洗工藝。
圖l是顯示常規半導體器件的接觸孔的照片；和圖2A至21是說明根據本發明的形成半導體器件雙鑲嵌圖案的方法的 截面圖。
具體實施方式
將參考附圖描述根據本發明的具體的實施方案。然而，本發明不限於 所述公開的實施方案，而是可以各種方式實施。提供所述實施方案以完成 本發明的公開並使得本領域技術人員理解本發明的範圍。本發明由權利要 求的範圍所限定。圖2A至21是說明根據本發明的形成半導體器件雙鑲嵌圖案的方法的 截面圖。參考圖2A，為半導體襯底200提供半導體器件元件如柵極圖案TR。 在快閃器件情況下，柵極圖案TR可以是存儲單元、選擇電晶體或高壓晶 體管。在附圖中，假設柵極圖案TR是選擇電晶體或高壓電晶體。每一個柵極圖案TR具有柵極絕緣層202、第一導電層204、介電層 206、第二導電層208和第三導電層210的堆疊結構。在第三導電層210 上形成第一硬掩模圖案212。當柵極圖案TR是選擇電晶體或高壓電晶體 時，如附圖所示，第一導電層204和第二導電層208連接，從而與第三導 電層210 —起用作柵電極。第一導電層204可用作存儲單元的浮置^f極電 極，第二和第三導電層208和210可用作存儲單元的控制柵極電極。第二 導電層208通常由多晶矽形成，第三導電層210通常由金屬製成以改善電 極的電阻。附圖標記200a表示結。參考圖2B，在柵極圖案TR的側壁上形成間隔物214。第一絕緣層216 在半導體襯底200、間隔物214和第一硬掩模層212的表面上形成。間隔 物214和第一絕緣層216可由氮化物層形成。參考圖2C，為了層間絕緣，在第一絕緣層216上形成第二絕緣層218。 為了實施雙鑲嵌工藝的第一步，在第二絕緣層218上形成暴露出所述結 200a的一部分的第二硬掩模圖案220。利用採用第二硬掩模圖案220作為 蝕刻4^模的蝕刻工藝，蝕刻第二絕緣層218和第一絕緣層216直至暴露出 所述結200a，由此形成接觸孔221。第二絕緣層218可由氧化物材料形成。參考圖2D，除去第二硬掩模圖案220。為了實施雙鑲嵌工藝的第二步，在第二絕緣層218上和接觸孔221內形成鈍化層222。在鈍化層222上形 成第三硬掩模圖案224。形成第三硬掩模圖案224使得暴露出接觸孔221。
鈍化層222可由具有流動性的底部抗>11射塗層(BARC)材料形成， 使得填隙接觸孔221的內部。當形成第三硬掩模圖案224時，鈍化層222 用作抗Jl射層，並且也用於防止在接觸孔221底部的結200a在後續蝕刻工 藝中被蝕刻和損傷。
參考圖2E，通過使用採用第三硬^t模圖案224作為蝕刻掩模的第一蝕 刻工藝，蝕刻鈍化層222的一部分和第二絕緣層218的一部分以形成第一 溝槽225a。在靠近第一溝槽225a底部的接觸孔221的入口處的第二絕緣 層218上產生角狀物300。由於在第一蝕刻工藝期間，在實施蝕刻的同時 在接觸孔221周圍形成聚合物層，在接觸孔221的入口處保留的第二絕緣 層218的量比在其它部分處更大，所以產生角狀物300。
實施第一蝕刻工藝直至溝槽的深度變成深度H2，該深度H2比器件設 計規則中設定的深度H1小5~50%。換言之，通過第一蝕刻工藝形成的 第一溝槽225a具有深度H2,該深度H2比器件的設計規則中設定的溝槽 深度H1淺5~50%。
參考圖2F，使用採用第三硬掩模圖案224作為蝕刻掩模的第二蝕刻工 藝，蝕刻填隙在接觸孔221內的鈍化層222。
可實施第二蝕刻工藝，直至填隙在接觸孔221內的鈍化層222的頂表 面變得低於在器件設計規則中設定的溝槽的深度Hl。第二蝕刻工藝可使 用幹蝕刻法來實施，使得在第三硬掩模圖案224之下的鈍化層222沒有被 蝕刻。在第二蝕刻工藝中，相對於第二絕緣層218，可使用對鈍化層222 具有高度蝕刻選擇性的氣體。例如，在第二蝕刻工藝期間，蝕刻氣體可包 括CF4氣體和02氣體的混合物或包括02氣體。
第一蝕刻工藝和第二蝕刻工藝可使用原位方法或異位方法來實施。
參考圖2G，通過使用採用第三硬掩模圖案224作為蝕刻掩模的第三蝕 刻工藝，蝕刻第二絕緣層218到器件設計規則中設定的溝槽的深度Hl， 形成第二溝槽225b。因此，形成包括第一溝槽225a和第二溝槽225b的第 三溝槽225。
實施第三蝕刻工藝時，除去角狀物300。這是由於就蝕刻特性而言在 稜角處比在平面上的蝕刻速率更快，使得鋸齒狀和突出的角狀物300可容易地除去。參考圖2H，除去第二絕緣層218上的第三硬掩模圖案224和鈍化層 222以;5L接觸孔內部的鈍化層222，由此形成包括:接觸孔221和第三溝槽 225的雙鑲嵌圖案400。參考圖21,使用清洗工藝除去存在於雙鑲嵌圖案400中及其周邊部分 的顆粒。雙鑲嵌圖案400內部用導電材料填隙，由此在接觸孔221中形成 接觸塞226a並且在第三溝槽225中形成線或接觸墊226b。根據本發明，在形成溝槽的中間工藝中，除去在形成構成雙鑲嵌圖案 的溝槽時所產生的角狀物。因此，可完全地除去在形成雙鑲嵌圖案之後實 施的清洗工藝中由於角狀物而產生的顆粒源。因此，可防止由於顆粒導致 導致接觸電阻增加，並且也可改善半導體器件成品率的降低。提出本文公開的實施方案以使得本領域技術人員容易地實施本發明， 並且本領域技術人員可以通過這些實施方案的組合實施本發明。因此，本 發明的範圍不限於如上所述的實施方案，並且應解釋為僅僅由所附權利要 求和它們的等同物所限定。
權利要求
1.一種形成半導體器件的雙鑲嵌圖案的方法，所述方法包括在其上形成有半導體器件的元件的半導體襯底上形成絕緣層；在所述絕緣層中形成接觸孔；在所述絕緣層上和所述接觸孔內形成鈍化層；在所述鈍化層上形成硬掩模圖案，其中所述硬掩模圖案暴露出所述接觸孔；使用採用所述硬掩模圖案作為蝕刻掩模的第一蝕刻工藝，蝕刻所述鈍化層的一部分和所述絕緣層的一部分以形成第一溝槽；使用採用所述硬掩模圖案作為蝕刻掩模的第二蝕刻工藝來蝕刻所述鈍化層，其中所述鈍化層填隙在所述接觸孔內；使用採用所述硬掩模圖案作為蝕刻掩模的第三蝕刻工藝，蝕刻所述絕緣層的一部分以形成第二溝槽，由此形成包括所述第一溝槽和第二溝槽的第三溝槽；和除去所述第三硬掩模圖案和所述鈍化層。
2. 根據權利要求l所述的方法，其中所述絕緣層包含氧化物材料。
3. 根據權利要求l所述的方法，其中所述鈍化層包含底部抗反射塗層 (BARC )材料。
4. 根據權利要求1所述的方法，其中所述第一溝槽具有比所述第三溝槽 淺5~50%的深度。
5. 根據權利要求1所述的方法，其中實施所述第二蝕刻工藝，直至填隙 在所述接觸孔內的所述鈍化層的頂表面變得至少低於所述第三溝槽的底 部。
6. 根據權利要求1所述的方法，其中所述第二蝕刻工藝使用幹蝕刻法來 實施，使得在所述第三硬掩模圖案之下的所述鈍化層沒有被蝕刻。
7. 根據權利要求l所述的方法，其中使用相對於所述絕緣層對所述鈍化 層具有高蝕刻選擇性的氣體來實施所述第二蝕刻工藝。
8. 根據權利要求l所述的方法，其中所述第二蝕刻工藝使用蝕刻氣體來 實施，所述蝕刻氣體包括CF4氣體和02氣體的混合物或02氣體。
9. 根據權利要求l所述的方法，其中所述第一蝕刻工藝和所述第二蝕刻 工藝^L用原位方法或異位方法來實施。
10. 根據權利要求l所述的方法，還包括在除去所述硬掩模圖案和所述鈍化層之後實施清洗工藝。
11. 一種形成半導體器件的雙鑲嵌圖案的方法，所述方法包括 在半導M底上和在所述半導M底上形成的半導體器件的元件上形成絕緣層；在所述絕緣層中形成接觸孔； 在所述絕緣層上和所述接觸孔內形成鈍化層；在所述鈍化層上形成硬掩模圖案，其中所述^y^模圖案暴露出所述接使用採用所述硬掩模圖案作為蝕刻^^模的第一蝕刻工藝，蝕刻所述鈍 化層的一部分和所述絕緣層的一部分以形成第一溝槽，其中在鄰近所述接 觸孔的所述絕緣層上形成角狀物；使用採用所述硬掩模圖案作為蝕刻掩模的第二蝕刻工藝來蝕刻所述鈍 化層，其中所述鈍化層填隙所述接觸孔；和使用採用所述硬4^模圖案作為蝕刻4^模的第三蝕刻工藝，蝕刻所述絕 緣層以形成第二溝槽，由此形成包括所述第一溝槽和所述第二溝槽的第三 溝槽，其中通過所述第三蝕刻工藝除去在鄰近所述接觸孔的所述絕緣層上 形成的角狀物。
12. 根據權利要求ll所述的方法，還包括 除去所述硬4^模圖案和所述鈍化層；和 在除去所述硬掩模圖案和所述鈍化層之後，實施清洗工藝。
13. 根據權利要求ll所述的方法，其中所述絕緣層包含氧化物材料。
14. 根據權利要求11所述的方法，其中所述鈍化層包含底部抗反射塗層 (BARC)材料。
15. 根據權利要求ll所述的方法，其中所述第一溝槽具有比所述第三溝槽 淺5~50%的深度。
16. 根據權利要求11所述的方法，其中實施所述第二蝕刻工藝，直至填隙 在所述接觸孔內的所述鈍化層的頂表面變得至少低於所述第三溝槽的底 部。
17. 根據權利要求ll所述的方法，其中所述第二蝕刻工藝使用幹蝕刻法來 實施，使得在所述第三硬掩模圖案之下的所述鈍化層沒有被蝕刻。
18. 根據權利要求11所述的方法，其中使用相對於所述絕緣層對所述鈍化 層具有高蝕刻選擇性的氣體來實施所述第二蝕刻工藝。
19. 根據權利要求11所述的方法，其中所述第二蝕刻工藝使用蝕刻氣體來 實施，所述蝕刻氣體包括CF4氣體和02氣體的混合物或02氣體。
20. 根據權利要求ll所述的方法，其中所述第一蝕刻工藝和所述第二蝕刻 工藝^f吏用原位方法或異位方法來實施。
全文摘要
一種形成半導體器件雙鑲嵌圖案的方法，包括在形成溝槽的中間工藝中除去當構成雙鑲嵌圖案的溝槽形成時所產生的角狀物。因此，可完全除去在形成雙鑲嵌圖案之後所實施的清洗工藝中由於角狀物而產生的顆粒源。因此，可防止由於顆粒導致的接觸電阻的增加，並且也可改善半導體器件成品率的降低。
文檔編號H01L21/768GK101409255SQ20081013253
公開日2009年4月15日 申請日期2008年7月15日 優先權日2007年10月10日
發明者玄燦順 申請人:海力士半導體有限公司