半導體封裝以及使用其的行動裝置的製作方法

2023-06-29 19:32:11 1

專利名稱：半導體封裝以及使用其的行動裝置的製作方法
技術領域：
在此描述的實施方式總體涉及半導體封裝以及使用其的行動裝置。
背景技術：
對於以便攜電話機為代表的便攜通信設備中使用的半導體裝置，為了防止對通信特性的不良影響，要求抑制向外部洩漏無用電磁波。因此，應用具有屏蔽功能的半導體封裝。作為具有屏蔽功能的半導體封裝，已知具有沿著封裝半導體晶片的封裝樹脂層的外面設置有屏蔽層的結構，所述半導體晶片搭載於插入式基板上。已知一種半導體封裝，其為了抑制無用電磁波從插入式基板的側面洩漏，使用了在外周側配置有連接於接地布線的通孔的插入式基板。在這樣的半導體封裝中，要求提高屏蔽層與插入式基板的接地布線的電以及機械的連接可靠性。進而，要求不使半導體封裝大型化地抑制無用電磁波從插入式基板的側面洩漏。

發明內容
根據一個實施方式，提供一種半導體封裝，其具有插入式基板；設置於插入式基板的第一面的外部連接端子；搭載於插入式基板的第二面上的半導體晶片；以封裝半導體晶片的方式形成於插入式基板的第二面上的封裝樹脂層；以及以覆蓋封裝樹脂層以及插入式基板的側面的至少一部分的方式設置的導電性屏蔽層。插入式基板具備形成於絕緣基材的第一面的第一布線層；形成於絕緣基材的第二面的第二布線層；和貫通絕緣基材的多個通孔。多個通孔的一部分，具有在插入式基板的側面露出並在插入式基板的厚度方向被切斷的切斷面。通孔的切斷面與導電性屏蔽層電連接。根據本實施例，通過屏蔽效果能夠有效地抑制電磁波從插入式基板洩漏。此外，通過將本實施例的半導體封裝應用於例如便攜電話機，能夠抑制通信時的噪音。


圖1是表示實施方式的半導體封裝的結構的側視圖。圖2是圖1所示的半導體封裝的剖視圖。圖3是表示圖1所示的半導體封裝的導電性屏蔽層形成前的狀態的側視圖。圖4是表示圖1所示的半導體封裝所使用的插入式基板的一例的俯視圖。圖5是圖4所示的插入式基板的剖視圖。圖6是表示圖1所示的半導體封裝所使用的插入式基板的其他例的俯視圖。圖7是表示實施方式的半導體封裝的其他結構的側視圖。
圖8是圖7所示的半導體封裝的剖視圖。圖9是表示通孔的切斷面的最大間隔與半導體封裝的磁場屏蔽效果的關係的圖。圖10是表示導電性屏蔽層與通孔的切斷面的接觸電阻和半導體封裝的磁場屏蔽效果的關係的圖。圖IlA 圖IlC是表示圖7所示的半導體封裝的製造工序的圖。圖12A 圖12E是表示圖1所示的半導體封裝的製造工序的圖。圖13是圖1所示的半導體封裝的從上面所見的圖。圖14是放大地表示圖13所示的半導體封裝的封裝樹脂層以及導電性屏蔽層的一部分的剖視圖。圖15是表示導電性屏蔽層的標識標記的形成部分的薄層電阻率與半導體封裝的磁場屏蔽效果的關係的圖。圖16是表示實施方式的便攜電話機的結構的立體圖。
具體實施例方式參照附圖對第一實施方式的半導體封裝進行說明。圖1是表示第一實施方式的半導體封裝的側視圖，圖2是圖1所示的半導體封裝的剖視圖，圖3是表示圖1所示的半導體封裝的導電性屏蔽層形成前的狀態的側視圖，圖4是表示圖1所示的半導體封裝所使用的插入式基板的一例的俯視圖，圖5是圖4所示的插入式基板的剖視圖。這些圖中所示的半導體封裝1是在!7BGA(Fine pitch Ball Grid Array，微間距球柵陣列)6上形成有導電性屏蔽層7的帶屏蔽功能的半導體封裝，該FBGA6具備插入式基板2、在插入式基板2的第一面作為外部連接端子而設置的焊球3、搭載於插入式基板2的第二面上的半導體晶片4以及封裝半導體晶片4的封裝樹脂層5。插入式基板2具有絕緣基板21作為絕緣基材。在絕緣基板21的第一面(下面) 設置有第一布線層22，在第二面(上面)設置有第二布線層23。布線層22、23不限於單層結構的導體層，也可以分別包括2層以上的導體層。插入式基板2具有以將第一布線層22 與第二布線層23電連接的方式貫通絕緣基板21而形成的通孔24。布線層22、23和/或通孔M，包含銅箔和/或含有銀或銅的導電性膏，根據需要對表面實施鍍鎳和/或鍍金。插入式基板2的通孔24，如圖5所示，具有形成於貫通絕緣基板21的貫通孔的內面的導體層25 ；填充於導體層25的內側的中空部的孔填埋材料沈；和將導體層25與布線層22、23電連接的連接盤(land)27、27。孔填埋材料沈包括例如絕緣性樹脂和/或導電性樹脂。孔填埋材料26優選，由與導電性屏蔽層7的緊密附著性優異的材料形成。在孔填埋材料沈由導電材料形成的情況下，由於與導電性屏蔽層7的接觸面積增大，所以可預見通孔M與導電性屏蔽層7的接觸電阻值的降低。通孔M也可以通過鍍覆等在貫通孔內填充有金屬材料(銅等)。在插入式基板2的第一面(設置有第一布線層22的面)設置有焊球3。焊球3與第一布線層22電連接。插入式基板2的第二面(設置有第二布線層23的面)具有晶片搭載區域X。在圖4中省略了圖示，但在晶片搭載區域X除了晶片搭載部以外，還設置有第二布線層23的信號布線和/或接地布線等。插入式基板2具有形成於第一以及第二面的抗焊層28,290
在插入式基板2的第二面上搭載有半導體晶片4。設置於半導體晶片4的上面的電極焊盤(未圖示)，經由金(Au)線等接合線8與插入式基板2的第二布線層23電連接。 進而，在插入式基板2的第二面形成有將半導體晶片4與接合線8等一同封裝的封裝樹脂層5。封裝樹脂層5與插入式基板2的側面的至少一部分由導電性屏蔽層7覆蓋。導電性屏蔽層7，為了防止從封裝樹脂層5內的半導體晶片4和/或插入式基板 2的布線層22、23放射的無用電磁波的洩漏，優選由電阻率低的金屬層形成，例如應用包含銅、銀、鎳等的金屬層。導電性屏蔽層7的厚度，優選基於其電阻率來設定。例如，優選以使得導電性屏蔽層7的電阻率除以厚度所得的薄層電阻值小於等於0.5 Ω的方式，來設定導電性屏蔽層7的厚度。通過使導電性屏蔽層7的薄層電阻值小於等於0. 5 Ω，能夠再現性良好地抑制無用電磁波從封裝樹脂層5的洩漏。從半導體晶片4等放射的無用電磁波，由於通過覆蓋封裝樹脂層5的導電性屏蔽層7遮斷，所以被防止向外部洩漏。無用電磁波有可能也從插入式基板2的側面洩漏。因此，在該實施方式的半導體封裝1中，如圖2 圖5所示，在插入式基板2的外周部配置有一部分通孔24、即與接地布線22Α、23Α連接的通孔24Α。通孔24Α配置為，具有在插入式基板2的厚度方式切斷的切斷面C，該切斷面C在插入式基板2的側面露出。第一以及第二布線層22、23具有接地布線22Α、23Α。接地布線22Α、23Α以在插入式基板2的側面露出的方式配置於外周部。進而，在插入式基板2的外周部，配置有與接地布線22Α、23Α連接的通孔24Α。通孔24Α配置為，具有在插入式基板2的厚度方式切斷的切斷面C，且使切斷面C在插入式基板2的側面露出。由於導電性屏蔽層7形成為覆蓋插入式基板2的側面的一部分，所以導電性屏蔽層7與接地布線23Α電連接，進而與通孔24Α的切斷面C電連接。由於導電性屏蔽層7與通孔24Α經由通孔24Α的切斷面C電連接，所以能夠提高導電性屏蔽層7與通孔24Α的連接狀態。具體而言，能夠使導電性屏蔽層7與通孔24Α的接觸電阻降低。導電性屏蔽層7與通孔24Α的切斷面C的連接狀態不限於直接連接的狀態 (直流連接)，也可以經由薄的絕緣體高頻電連接。通孔M的切斷面C優選包含導體層25的切斷面和孔填埋材料沈的切斷面。圖 4以及圖5表示以通過通孔24Α的中心的方式進行了切斷的狀態。由此，由於導電性屏蔽層7與通孔24Α的切斷面C的接觸面積增大，所以能夠使導電性屏蔽層7與通孔24Α的連接狀態更進一步提高。但是，通孔24Α的切斷面C也可以不一定通過通孔24Α的中心，而只要切斷面C包含通孔24Α的一部分即可。在切斷通孔24Α時，優選連接盤27的形狀如圖4所示為矩形。切斷後的通孔24Α 的連接盤27的形狀，可以考慮圖4所示的長方形和圖6所示的半圓形。圖4所示的長方形的連接盤27是切斷例如正方形的連接盤而成的部分。圖6所示的半圓形的連接盤271是切斷例如圓形的連接盤而成的部分。在如圖6所示切斷圓形的連接盤的情況下，由於切割線(dicingline)的位置的偏差的影響，連接盤271的剖面露出面積容易偏差。相對於此， 圖4所示的長方形的連接盤27，即使在切割線的位置偏差了的情況下也能夠使剖面露出面積一定。進而，在切斷通孔24A時，優選在插入式基板2的四角不配置通孔24A。配置於四角的通孔24A，由於在切割工序中要被切斷2次，所以容易產生銅箔從插入式基板2的分離等。因此，優選在插入式基板2的四角不配置通孔24A。但是，當在切割工序中不可能產生因銅箔的分離等所導致的通孔24A的損傷和/或破壞的情況下，也可以在插入式基板2的四角也配置要被切割的通孔24A。圖2 圖5所示的通孔24A具有將其厚度方向(通孔M的貫通方向)的一部分在插入式基板2的厚度方向切斷而成的切斷面C。通孔24A的切斷面C具有從插入式基板 2的第二面側切斷通孔24A的厚度方向的一部分而成的形狀。通孔24A的插入式基板2的第一面側的端部及其附近部分由絕緣基板21覆蓋。導電性屏蔽層7形成為，覆蓋切斷通孔 24A的厚度方向的一部分而成的切斷面C和通過切斷通孔24A的一部分而產生的臺階面。 由此，能夠提高由導電性屏蔽層7形成的對FBGA6的被覆性和/或導電性屏蔽層7與通孔 24A的切斷面C的連接性。如圖7以及圖8所示，通孔24A也可以具有將其整個厚度方向(通孔M的貫通方向)在插入式基板2的厚度方向切斷而成的切斷面C。圖7以及圖8所示的通孔24A的切斷面C具有切斷通孔24A的整個厚度方向而成的形狀。導電性屏蔽層7形成為，從插入式基板2的第二面側覆蓋通孔24A的切斷面C的厚度方向的一部分。切斷面C的未由導電性屏蔽層7所覆蓋的部分在插入式基板2的側面露出。導電性屏蔽層7也可以形成為覆蓋整個切斷面C。在該情況下，導電性屏蔽層7可以與第一布線層22的接地布線22A電連接。圖7以及圖8所示的半導體封裝1，由於切斷了整個通孔24A，所以能夠抑制半導體封裝1的面積的增大。例如在使用在外周部配置有未被切斷的通孔的插入式基板的情況下，與未在外周部配置通孔的插入式基板相比，半導體封裝的一邊的長度增加通孔的連接盤的寬度的2倍以上。相對於此，在使用在外周部配置有在中心切斷了的通孔24A的插入式基板2的情況下，半導體封裝1的一邊的長度的增加量被抑制為通孔M的連接盤的寬度程度。在通孔24A的連接盤的寬度為0. 2mm的情況下，如果配置未切斷的通孔，則封裝的一邊的長度增加0. 4mm以上，相對於此，如果配置切斷了的通孔則能夠將封裝的一邊的長度的增加量抑制為0. 2mm左右。具有與導電性屏蔽層7電連接的切斷面C的通孔24A，具有抑制電磁波從插入式基板2的側面洩漏的效果。由於通孔24A貫通插入式基板2，並且在切斷面C與導電性屏蔽層 7電連接，所以能夠有效地抑制電磁波從插入式基板2的整個側面洩漏。例如，即使在插入式基板2的外周部配置有連接於接地布線的通孔，在該通孔僅設置於插入式基板2的厚度方向的一部分的情況下，電磁波也從在厚度方向不存在通孔的部分洩漏。相對於此，通過配置貫通插入式基板2的通孔24A，由於通孔24A對於插入式基板2的整個側面發揮屏蔽效果，所以能夠有效地抑制電磁波從插入式基板2的側面洩漏。為了抑制電磁波從插入式基板2的側面洩漏，優選使多個通孔24A的切斷面C在插入式基板2的每一邊的側面露出。進而，在插入式基板2的側面露出的通孔24A的切斷面C的間隔越窄，電磁波的洩漏抑制效果(磁場屏蔽效果)就變得越高。優選，將通孔24A 的切斷面C的最大間隔設定為小於等於4mm。通孔24A的配置間隔並不限定於等間隔。通孔24A的配置間隔也可以不固定。即使在那樣的情況下，也優選以使得切斷面C的最大間隔小於等於4mm的方式配置通孔24A。圖9中示出插入式基板2的側面的通孔24A的切斷面C的最大間隔與磁場屏蔽效果的關係。圖9是測定900MHz、2500MHz各個頻率下的磁場屏蔽效果的結果。測定樣本設定為一邊的長度為8. 15mm、高度(包括焊球)為1. 06mm的半導體封裝。噪音從外部供給於焊球，並從焊球起在插入式基板的信號布線和通孔中傳播而傳播到基板並終止於基板。使導電性屏蔽層、露出的通孔、接地布線以及焊球的接地引腳電連接。磁場強度在距封裝中央部正上方的封裝樹脂層Imm的距離(基準面)的位置進行掃描而測定。磁場屏蔽效果根據有屏蔽層時和無屏蔽層時基準面處的磁場強度之差而求得。導電性屏蔽層的厚度，在封裝上面設定為50μπκ在側面設定為70μπι。導電性屏蔽層的電阻率為30μ Qcm左右。在圖9中示出這樣測定到的磁場屏蔽效果。圖9示出了使通孔24Α的切斷面C的最大間隔變化了的情況下的磁場屏蔽效果。如圖9所示，通孔MA的切斷面C的最大間隔的對數與磁場屏蔽效果具有線性的關係。可知，在通孔24Α的切斷面C的最大間隔大的情況下，磁場屏蔽效果降低。為了提高磁場屏蔽效果，優選使通孔24Α的切斷面C的最大間隔變窄。在便攜設備所使用的半導體封裝1中，要求使900MHz下的磁場屏蔽效果大於等於34dB。因此，優選將切斷面C的最大間隔設定為小於等於4mm。使通孔24A的切斷面C的間隔變窄的方式效果高，但是由於通孔 24A的間隔受到結構上的限制，所以使其間隔大於等於0. 2mm。進而，為了提高由導電性屏蔽層7實現的磁場屏蔽效果，優選使導電性屏蔽層7與插入式基板2的接地布線以低電阻接觸。具體而言，優選使導電性屏蔽層7與接地布線23A 和/或通孔24A的切斷面C的接觸電阻降低。圖10中示出通過電磁場模擬求出導電性屏蔽層7和通孔24A的切斷面C的接觸電阻與由導電性屏蔽層7實現的磁場屏蔽效果的關係的結果。對於一邊的長度為8. 1mm、高度(包括焊球)為1. 06mm的半導體封裝進行了基於電磁場模擬的分析。半導體封裝的具體的形狀設定為，插入式基板2的高度為0. 1mm、通孔 24A的直徑為0. 08mm、通孔24A的連接盤27的寬度為0. 2mm、第一以及第二布線層22、23的厚度為18μπι。設定通孔24Α在貫通孔內填充有銅。如果導電性屏蔽層7與通孔24Α的切斷面C的上半部分接觸，則通孔24Α的每一個的接觸面積為0. 0076mm2。通孔24A以Imm間距等間隔配置，也配置於插入式基板2的四角。通孔24A的個數為33個。噪音從外部供給於焊球，並從焊球起在插入式基板的信號布線和通孔中傳播而傳播到基板並終止於基板。使導電性屏蔽層、露出的通孔、接地布線以及焊球的接地引腳電連接。磁場強度在距封裝中央部正上方的封裝樹脂層Imm的位置(基準面)計算出。磁場屏蔽效果根據有屏蔽層時和無屏蔽層時基準面處的磁場強度的最大值之差而求得。導電性屏蔽層的厚度，在封裝上面和側面都設定為50 μ m。導電性屏蔽層的電阻率為30μ Qcm左右。 在圖10中示出這樣實施的電磁場模擬的結果。如圖10所示，導電性屏蔽層7與通孔24Α的切斷面C的接觸電阻越低，磁場屏蔽效果就變得越高。在便攜設備所使用的半導體封裝1中，要求使900MHz下的磁場屏蔽效果大於等於34dB。因此，優選將導電性屏蔽層7與通孔24A的切斷面C的接觸面積電阻率設定為小於等於300mQ/mm2。由於每一個通孔24A的接觸面積為0. 0076mm2，所以優選將一個通孔24A的切斷面C與導電性屏蔽層7的接觸界面的電阻值設定為小於等於39 Ω。g卩，導電性屏蔽層7，優選用與通孔24A的切斷面C的接觸電阻小於等於300m Ω /mm2的導電材料、 或者與一個通孔24A的切斷面C的接觸界面的電阻值小於等於39 Ω的導電材料來形成。該實施方式的半導體封裝1，例如如下述這樣製作。首先，如圖IlA所示，應用現有的製作工序製作FBGA 6。通過切割將FBGA 6單片化。在將FBGA 6單片化時，以使得通孔 24A的切斷面C在插入式基板2的側面露出的方式進行切割。接著，在使封裝樹脂層5固化 (cure)之後，如圖IlB所示形成導電性屏蔽層7。圖IlA以及圖IlB示出圖7以及圖8所示的半導體封裝1的製造工序。導電性屏蔽層7，通過用例如轉印法、絲網印刷法、噴射塗敷法、噴射分配(jet dispense)法、噴墨法、噴霧法等塗敷導電性膏來形成。導電性膏包含例如銀和/或銅和樹脂作為主成分，優選電阻率低。此外，也可以應用通過化學鍍法和/或電鍍法進行銅和/或鎳的成膜的方法、通過濺射法進行銅等的成膜的方法來形成導電性屏蔽層7。導電性屏蔽層 7形成為，覆蓋封裝樹脂層5以及插入式基板2的側面的至少一部分。如圖IlC所示，也可以根據需要用耐蝕性和/或耐遷移性優異的保護層9覆蓋導電性屏蔽層7。作為保護層9，使用聚醯亞胺樹脂等。之後，通過對導電性屏蔽層7和/或保護層9進行燒成以使其固化，從而製作半導體封裝1。半導體封裝1根據需要被進行印字。印字，通過基於雷射進行的印字和/或轉印法等來實施。該實施方式的半導體封裝1，也能夠如圖12A 圖12E所示，在單片化之前進行半切割(half dicing)，接著在形成了導電性屏蔽層7之後，進行用於單片化的切割而製作。 圖12A 圖12E示出了圖1 圖3所示的半導體封裝1的製造工序。首先，如圖12A所示，應用現有的製作工序製作將多個FBGA6用封裝樹脂層5 —並封裝而成的封裝。接著，如圖12B所示，以將封裝樹脂層5和插入式基板2的一部分切斷的方式進行半切割。半切割以將配置於插入式基板2的外周部的通孔24A的厚度方向的一部分切斷的方式實施。通孔24A的切斷面C通過半切割而形成。在實施半切割時，若在插入式基板2的四角配置通孔24A，則有時通孔24A會從插入式基板2分離。為了避免這樣的情況，優選在插入式基板2的四角不配置通孔24A。當在插入式基板2的四角配置通孔24A且在半切割中通孔24A從插入式基板2分離了的情況下， 通過再次使切割刀片通過與進行了半切割的部分相同的位置，能夠除去分離了的通孔24A。 由此，能夠抑制因通孔24A的分離導致的不良的發生。接著，如圖12C所示，以覆蓋多個FBGA 6的方式形成導電性屏蔽層7。導電性屏蔽層7以填充於通過半切割而形成的切割槽內的方式形成。如圖12D所示，在一併搭載了焊球3之後，如圖12E所示，進行用於單片化的切割而製作半導體封裝1。用於單片化的切割， 以將填充於切割槽內的導電性屏蔽層7和插入式基板2的剩餘部分切斷的方式實施。如圖 IlC所示，在應用保護層9的情況下，在用於單片化的切割工序之前或者工序之後在導電性屏蔽層7上形成保護層9。半導體封裝1根據需要被進行印字。如圖13所示，當在半導體封裝1的導電性屏蔽層7的表面形成文字10A、符號10B、 圖形等標識標記10的情況下，如果在厚度方向全部削去導電性屏蔽層7、使封裝樹脂層5露出，則電磁噪音可能會從標識標記10的形成部分洩漏。因此，標識標記10，優選通過僅在厚度方向的一部分削去導電性屏蔽層7來形成。標識標記10，也可以通過不削去導電性屏蔽層7的轉印墨的方法來形成。作為標識標記10的形成方法，可舉出以不怎麼削去導電性屏蔽層7的方式調節雷射輸出的雷射打標法。在對導電性屏蔽層7進行雷射標記的情況下，如圖14所示，優選調節雷射的輸出以使標識標記10的形成部分的表面粗糙度變得與導電性屏蔽層7的其他部分的表面粗糙度不同。例如，使標識標記10的形成部分的表面粗糙度變得比導電性屏蔽層 7的其他部分的表面粗糙度小。由此，不大幅削去導電性屏蔽層7便能夠識別性良好地形成標識標記10。在圖15以及表1中示出通過電磁場模擬求出導電性屏蔽層7的標識標記10的形成部分的薄層電阻值與磁場屏蔽效果的關係的結果。對於一邊的長度為8. 1mm、高度(包括焊球)為1.06mm的半導體封裝進行了基於電磁場模擬的分析。半導體封裝的具體的形狀設定為，插入式基板2的高度為0. 1mm、通孔24A的直徑為0. 08mm、通孔24A的連接盤27 的寬度為0. 2mm、第一以及第二布線層22、23的厚度為18 μ m。設定通孔24A在貫通孔內填充有銅。如果導電性屏蔽層7與通孔24A的切斷面C的上半部分接觸，則通孔24A的每一個的接觸面積為0. 0076mm2。通孔24A以Imm間距等間隔配置，也配置於插入式基板2的四角。通孔24A的個數為33個。噪音從外部供給於焊球，並從焊球起在插入式基板的信號布線和通孔中傳播而傳播到基板並終止於基板。使導電性屏蔽層、露出的通孔、接地布線以及焊球的接地引腳電連接。分析頻率設定為900MHz。磁場強度在距封裝中央部正上方的封裝樹脂層Imm的位置 (基準面)計算出。磁場屏蔽效果根據有屏蔽層時和無屏蔽層時基準面處的磁場強度的最大值之差而求得。導電性屏蔽層的厚度，在封裝上面和側面都設定為50μπι。導電性屏蔽層的電阻率為30 μ Ω cm,導電性屏蔽層的薄層電阻值為0. 006 Ω。在導電性屏蔽層7形成有圖13所示那樣的標識標記10。文字IOA的粗細是 0. 08mm,文字IOA的大小設定為縱1mm、橫0. 7mm。表示封裝方向的標記IOB設定為直徑Imm 的圓形。通過切削導電性屏蔽層7而形成了圖13所示那樣的標識標記10。使標識標記10 的形成部分的導電性屏蔽7的厚度從0 μ m變化至50 μ m，對與磁場屏蔽效果的關係進行了分析。在導電性屏蔽層7的厚度為0 μ m時，是標記形成部分的導電性屏蔽層7被完全削去而不存在的狀態，該情況下的薄層電阻值為無限大。在導電性屏蔽層7的厚度為50 μ m時， 標記形成部分的導電性屏蔽層7未被切削，該情況下的薄層電阻值為0. 006Ω。表 權利要求
1.一種半導體封裝，具備插入式基板，其具備具有第一面和第二面的絕緣基材、形成於所述絕緣基材的所述第一面的第一布線層、形成於所述絕緣基材的所述第二面的第二布線層和以貫通所述絕緣基材的方式形成的多個通孔；外部連接端子，其設置於具有所述第一布線層的所述插入式基板的第一面； 半導體晶片，其搭載於具有所述第二布線層的所述插入式基板的第二面上； 封裝樹脂層，其以封裝所述半導體晶片的方式設置於所述插入式基板的所述第二面上；以及導電性屏蔽層，其以覆蓋所述封裝樹脂層和所述插入式基板的側面的至少一部分的方式設置，其中，所述多個通孔的一部分具有在所述插入式基板的側面露出並在所述插入式基板的厚度方向被切斷的切斷面，並且所述通孔的切斷面與所述導電性屏蔽層電連接。
2.根據權利要求1所述的半導體封裝，其中，多個所述通孔的切斷面在所述插入式基板的每一邊的側面露出。
3.根據權利要求2所述的半導體封裝，其中， 所述多個通孔的切斷面的間隔小於等於4mm。
4.根據權利要求1所述的半導體封裝，其中，所述通孔的切斷面具有將所述插入式基板的厚度方向的所述通孔的一部分切斷而成的形狀。
5.根據權利要求1所述的半導體封裝，其中，所述通孔的切斷面具有將所述插入式基板的厚度方向的整個所述通孔切斷而成的形狀。
6.根據權利要求1所述的半導體封裝，其中，所述第一布線層以及所述第二布線層的至少一方具有接地布線，所述切斷了的通孔與所述接地布線電連接。
7.根據權利要求1所述的半導體封裝，其中，所述第二布線層具有接地布線，所述接地布線在所述插入式基板的側面露出，並且與所述導電性屏蔽層電連接。
8.根據權利要求1所述的半導體封裝，其中，所述通孔具有形成於貫通所述絕緣基材的貫通孔的內面的導體層；以及填充於所述導體層的內側的中空部的孔填埋材料，所述通孔的切斷面包含所述孔填埋材料的切斷面。
9.根據權利要求8所述的半導體封裝，其中， 所述孔填埋材料包含導電材料。
10.根據權利要求1所述的半導體封裝，其中，所述導電性屏蔽層包含與構成所述通孔的切斷面的導電材料的接觸面積電阻率小於等於300m Ω/mm2的導電材料。
11.根據權利要求1所述的半導體封裝，其中，所述導電性屏蔽層包含與一個所述通孔的切斷面的接觸界面的電阻值小於等於39 Ω 的導電材料。
12.根據權利要求1所述的半導體封裝，其中， 在所述插入式基板的四角未配置所述切斷了的通孔。
13.根據權利要求1所述的半導體封裝，其中，所述通孔具有形成於貫通所述絕緣基材的貫通孔的內面的導體層；填充於所述導體層的內側的中空部的孔填埋材料；以及與所述導體層和所述第一或第二布線層電連接的連接盤，所述切斷了的通孔的連接盤具有矩形形狀。
14.根據權利要求1所述的半導體封裝，其中，所述導電性屏蔽層具有標識標記，所述標識標記通過以所述封裝樹脂層的表面不露出的方式切削所述導電性屏蔽層的厚度方向的一部分而設置。
15.根據權利要求14所述的半導體封裝，其中，所述標識標記的形成部分具有與所述導電性屏蔽層的其他部分的表面不同的表面粗糙度。
16.一種半導體封裝，具備插入式基板，其具備具有第一面和第二面的絕緣基材、形成於所述絕緣基材的所述第一面的第一布線層、形成於所述絕緣基材的所述第二面的第二布線層和以貫通所述絕緣基材的方式形成的多個通孔；外部連接端子，其設置於具有所述第一布線層的所述插入式基板的第一面； 半導體晶片，其搭載於具有所述第二布線層的所述插入式基板的第二面上； 封裝樹脂層，其以封裝所述半導體晶片的方式設置於所述插入式基板的所述第二面上；以及導電性屏蔽層，其以覆蓋所述封裝樹脂層和所述插入式基板的側面的至少一部分的方式設置，其中，所述導電性屏蔽層具有標識標記，所述標識標記通過以所述封裝樹脂層的表面不露出的方式切削所述導電性屏蔽層的厚度方向的一部分而設置。
17.根據權利要求16所述的半導體封裝，其中，所述標識標記的形成部分具有與所述導電性屏蔽層的其他部分的表面不同的表面粗糙度。
18.根據權利要求16所述的半導體封裝，其中，所述導電性屏蔽層的設置有所述標識標記的部分的薄層電阻值小於等於0.觀Ω。
19.一種便攜通信設備，具備權利要求1所述的半導體封裝。
20.根據權利要求19所述的便攜通信設備，其中， 便攜通信設備為便攜電話機。
全文摘要
本發明提供一種半導體封裝以及使用其的行動裝置。根據一個實施方式，半導體封裝具備搭載於插入式基板上的半導體晶片、封裝半導體晶片的封裝樹脂層和覆蓋封裝樹脂層以及插入式基板的側面的至少一部分的導電性屏蔽層。插入式基板具有貫通絕緣基材的多個通孔。多個通孔的一部分具有在插入式基板的側面露出且在插入式基板的厚度方向被切斷的切斷面。通孔的切斷面與導電性屏蔽層電連接。
文檔編號H01L23/552GK102339817SQ201110199379
公開日2012年2月1日 申請日期2011年7月15日 優先權日2010年7月15日
發明者小鹽康弘, 山崎尚, 山田啟壽, 福田昌利 申請人:株式會社東芝