黑電平校正(blc)結構的製作方法
2023-07-04 15:34:36 1
黑電平校正(blc)結構的製作方法
【專利摘要】本文提供了用於形成黑電平校正(BLC)結構的一種或多種技術。在一些實施例中，BLC結構包括第一區域、位於至少一部分第一區域之上的第二區域以及位於至少一部分第二區域之上的第三區域。例如，第一區域包括矽，以及第三區域包括鈍化電介質。在一些實施例中，第二區域包括第一子區域、位於第一子區域之上的第二子區域以及位於第二子區域之上的第三子區域。例如，第一子區域包括金屬矽化物，第二子區域包括金屬以及第三子區域包括金屬氧化物。例如，以此方式提供了BLC結構，使得BLC結構的表面齊平，這至少是因為第三區域齊平。
【專利說明】黑電平校正(BLC)結構
【技術領域】
[0001]本發明總的來說涉及半導體領域，更具體地，涉及黑電平校正結構。
【背景技術】
[0002]通常，諸如互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)的圖像傳感器包括與黑電平校正(BLC)相關聯的結構。例如，BLC結構利於CIS基線的確定。然而，這種結構通常與階梯增加(step up)高度或不均勻厚度相關聯，例如至少因為該結構不與CIS的表面齊平。此外，傳統BLC結構與厚金屬層相關聯，由此增加了 BLC結構的階梯增加高度。此外，階梯增加高度通常與用於CIS的濾色鏡工藝的負面影響相關聯。例如，進入CIS的第一部分的光與第一信號相關，並且進入CIS的第二部分的相同光線與不同於第一信號的第二信號相關，這至少因為BLC結構與不均勻厚度相關聯。
【發明內容】
[0003]提供本
【發明內容】
來以簡化的形式介紹在以下詳細描述中進一步描述的許多概念。本
【發明內容】
並不是所要求主題的完整綜述、所要求主題的關鍵因素或必要特徵，也不用於限制所要求主題的範圍。
[0004]本文提供了用於形成黑電平校正(BLC)結構的一種或多種技術或系統。例如，提供了一種BLC結構以使階梯增加與BLC結構無關。因此，BLC結構針對濾色鏡工藝表現出改善的性能，例如至少因為BLC結構不包括任何階梯增加高度。此外，作為BLC結構不包括階梯增加的結果，改善了色率或色差。因此，所提供的BLC結構包括第一區域、第二區域和第三區域。在一些實施例中，第二區域形成在至少一部分第一區域的上方，以及第三區域形成在至少一部分第二區域的上方。此外，第二區域包括第一子區域、第二子區域和第三子區域。在一些實施例中，第一子區域形成在至少一部分第一區域的上方，第二子區域形成在至少一部分第一子區域的上方，以及第三子區域形成在至少一部分第二子區域的上方。例如，第一子區域包括金屬矽化物，第二子區域包括金屬，以及第三子區域包括金屬氧化物。以這種方式，提供了一種BLC結構以使BLC與互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)的表面齊平。此外，例如，BLC的第二子區域包括減小的厚度。
[0005]根據本發明的第一方面，提供了一種黑電平校正(BLC)結構，包括:第一區域，包括矽；第二區域；以及第三區域，包括鈍化電介質，至少一部分第三區域位於至少一部分第二區域之上。其中第二區域包括:第一子區域，包括金屬矽化物，至少一部分第一子區域位於至少一部分第一區域之上；第二子區域，包括金屬，至少一部分第二子區域位於至少一部分第一子區域之上；和第三子區域，包括金屬氧化物，至少一部分第三子區域位於至少一部分第二子區域之上。
[0006]優選地，第三子區域被配置為將光反射遠離BLC結構。
[0007]優選地，以疊層形式配置第二區域的第一子區域、第二子區域和第三子區域中的至少一個。[0008]優選地，第三子區域的金屬氧化物與大於5的介電常數相關。
[0009]優選地，至少一部分第二區域嵌入到第一區域中。
[0010]優選地，至少一部分第一子區域嵌入到第一區域中。
[0011 ] 優選地，至少一部分第二子區域嵌入到第一區域中。
[0012]優選地，至少一部分第三子區域嵌入到第一區域中。
[0013]優選地，至少一部分第三區域位於第一區域上方。
[0014]優選地，至少一部分第三區域圍繞第一子區域、第二子區域和第三子區域中的至少一個的側面。
[0015]根據本發明的第二方面，提供了一種與黑電平校正(BLC)結構相關的圖像傳感器，包括:基底區域；金屬間區域，位於基底區域之上；層間區域，位於金屬間區域之上；互連件，位於金屬間區域內，互連件位於基底區域和層間區域之間；第一區域，包括矽，第一區域位於層間區域之上；第二區域；以及第三區域，包括鈍化電介質，至少一部分第三區域位於至少一部分第二區域之上。其中第二區域包括:第一子區域，包括金屬矽化物，至少一部分第一子區域位於至少一部分第一區域之上；第二子區域，包括金屬，至少一部分第二子區域位於至少一部分第一子區域之上；和第三子區域，包括金屬氧化物，至少一部分第三子區域位於至少一部分第二子區域之上。
[0016]優選地，互連件包括金屬。
[0017]優選地，層間區域包括電介質。
[0018]優選地，金屬間區域包括電介質。
[0019]優選地，至少一部分第二區域嵌入到第一區域中。
[0020]優選地，至少一部分第一子區域嵌入到第一區域中。
[0021]優選地，至少一部分第二子區域嵌入到第一區域中。
[0022]優選地，至少一部分第三子區域嵌入到第一區域中。
[0023]優選地，至少一部分第三區域位於第一區域上方。
[0024]根據本發明的再一方面，提供了一種黑電平校正(BLC)結構，包括:第一區域，包括矽；第二區域；以及第三區域，包括鈍化電介質，至少一部分第三區域位於至少一部分第二區域之上。其中第二區域包括:第一子區域，包括金屬矽化物，至少一部分第一子區域嵌入到第一區域中；第二子區域，包括金屬，至少一部分第二子區域位於至少一部分第一子區域之上；和第三子區域，包括金屬氧化物，至少一部分第三子區域位於至少一部分第二子區域之上。
[0025]以下描述和附圖提出了特定示例性的方面和實例。這些表明了在其中應用一個或多個方面的各種方法的一些。當結合附圖參考時，根據以下詳細描述本發明的其它方面、優點或新特徵變得明顯。
【專利附圖】
【附圖說明】
[0026]當參考附圖閱讀時，根據以下詳細描述理解本發明的各方面。應當理解，各圖的元件、結構等不一定按比例繪製。因此，例如，為了清楚地討論，可以任意增大或減小各個部件的尺寸。
[0027]圖1是根據一些實施例的用於黑電平校正(BLC)結構的示例性疊層結構的截面圖。
[0028]圖2是根據一些實施例的示例性黑電平校正(BLC)結構的截面圖。
[0029]圖3是根據一些實施例的示例性黑電平校正(BLC)結構的截面圖。
[0030]圖4是根據一些實施例的示例性黑電平校正(BLC)結構的截面圖。
[0031]圖5是根據一些實施例的示例性黑電平校正(BLC)結構的截面圖。
[0032]圖6是根據一些實施例的示例性黑電平校正(BLC)結構的截面圖。
[0033]圖7是根據一些實施例的示例性黑電平校正(BLC)結構的截面圖。
[0034]圖8是根據一些實施例的示例性黑電平校正(BLC)結構的截面圖。
[0035]圖9是根據一些實施例的用於形成黑電平校正(BLC)結構的示例性方法的流程圖。
[0036]圖10是根據一些實施例的與黑電平校正(BLC)結構相關的示例性圖像傳感器的截面圖。
【具體實施方式】
[0037]現在參考附圖描述所要求主題，其中，類似參考標號通常用於表示文中類似元件。在以下的描述中，為了說明的目的，為了提供所要求主題的全面理解提出了許多具體描述。然而，很明顯的是，在沒有這些具體描述的情況下可實施所要求主題。在其它情況下，為了幫助描述所要求主題，以框圖形式示出了結構和器件。
[0038]應當理解，本文所使用的「層」是指區域，並且可包括均勻厚度，但不是必須包括均勻厚度。例如，層是諸如包括任意邊界的範圍的區域。對於另一實例，層是包括至少一部分厚度變化的區域。
[0039]圖1是根據一些實施例的用於黑電平校正(BLC)結構的示例性疊層結構100的截面圖。例如，黑電平校正(BLC)結構包括圖1的疊層結構100。在一些實施例中，疊層結構100包括第一子區域102、第二子區域104和第三子區域106。在一些實施例中，第二子區域104形成在至少一部分第一子區域102上方。此外，第三子區域106形成在至少一部分第二子區域104上方。在一些實施例中，第一子區域102包括金屬矽化物，第二子區域104包括金屬，以及第三子區域106包括金屬氧化物。例如，第三子區域106的金屬氧化物是與介電常數大於5相關的高k電介質。因此，例如，疊層結構100與金屬矽化物/金屬/金屬氧化物架構相關。應當理解，疊層結構100的架構能夠減小疊層結構100的厚度100A。例如，在一些實施例中，疊層結構100包括小於100納米的厚度100A。此外，例如，第一子區域102包括小於10納米的厚度102A，諸如5納米。此外，例如，第三子區域106包括小於10納米的厚度106A，諸如4納米。應當理解，疊層結構100的厚度100A等於第一子區域102的厚度102A加上第二子區域104的厚度104A加上第三子區域106的厚度106A。
[0040]在一些實施例中，通過諸如金屬沉積的沉積來形成疊層結構100。例如，將金屬區域沉積到諸如第一區域(未示出)(諸如襯底區域)上。在一些實施例中，基於對沉積的金屬執行一個或多個熱工藝來形成包括金屬矽化物的第一子區域102。在一些實施例中，基於第一區域(未示出)的前體處理來形成第一子區域102。在一些實施例中，基於金屬的沉積來形成第二子區域104。在一些實施例中，基於對沉積的金屬執行一個或多個熱工藝來形成第三子區域106。在一些實施例中，基於用氣體處理沉積的金屬來形成第三子區域106，諸如對第二子區域104進行預氧氣處理。
[0041]在一些實施例中，包括圖1的疊層結構100的BLC結構與互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)相關。例如，CIS是背照式(BSI)CIS。
[0042]應當理解，圖2至圖8示出了圖1的疊層結構100是嵌入、半嵌入或者不嵌入到諸如襯底區域的第一區域中的至少一種的一個或多個實施例。例如，此外，應該理解，在一些實施例中，疊層結構100是第二區域。因此，至少在本文描述的一些實施例中，『疊層結構』和『第二區域』可交換使用。
[0043]圖2是根據一些實施例的示例性黑電平校正(BLC)結構200的截面圖。例如，圖2的BLC結構200包括第一區域202、第二區域100和第三區域206。在一些實施例中，第二區域100是圖1的疊層結構100。因此，第二區域100包括第一子區域102、第二子區域104和第三子區域106。在一些實施例中，至少一部分第二區域100形成在至少一部分第一區域202之上。此外，至少一部分第三區域206形成在至少一部分第二區域100之上。在一些實施例中，至少一部分第二子區域104形成在至少一部分第一子區域102之上。在一些實施例中，至少一部分第三子區域106形成在至少一部分第二子區域104之上。在一些實施例中，至少一部分第一子區域102形成在至少一部分第一區域202之上。在一些實施例中，至少一部分第三區域206形成在至少一部分第一區域202之上。此外，至少一部分第三區域206形成在至少一部分第三子區域106之上。
[0044]在一些實施例中，第一區域202包括矽。例如，第一區域202形成為矽襯底。在一些實施例中，第二區域100包括第一子區域102、第二子區域104和第三子區域106。例如，第一子區域102包括金屬矽化物，第二子區域104包括金屬，以及第三子區域106包括金屬氧化物。例如，第一子區域102的金屬矽化物增強了第二子區域104、第一子區域102和第一區域202之間的界面強度，這至少因為金屬矽化物包括金屬和矽，因此共享第一區域202的矽和第二子區域104的金屬的性質。這樣，減輕了與第一子區域102相關的脫粘應力(co-cohesion stress)。類似地,第三子區域106的金屬氧化物增強了第二子區域104、第三子區域106和第三區域206之間的界面強度。這樣，減輕了與第三子區域106相關的內聚應力。在一些實施例中，第三子區域106被配置為將光反射遠離BLC結構200、包含BLC結構200的CIS或第二子區域104中的至少一個。在一些實施例中，第三子區域106是包括配置為減少進入BLC結構200的光的高k電介質的反射區域。根據一些方面，第三子區域106的介質常數大於5。
[0045]例如，在一些實施例中，第二區域100包括金屬矽化物/金屬/金屬氧化物疊層結構或疊層形式。例如，應當理解，第二區域100的疊層結構或疊層形式能夠使第二區域100的厚度(諸如圖1的100A)減少至小於100納米，諸如50納米。因此，在一些實施例中，與第一子區域102相關的厚度(諸如圖1的102A)小於20納米，諸如5納米。例如，此外，與第三子區域106相關的厚度(諸如圖1的106A)小於10納米，諸如4納米。在一些實施例中，第三區域206包括鈍化電介質。在一些實施例中，第三區域206與厚度210相關。此外，在一些實施例中，第三區域206包括一個或多個通道區域。
[0046]在一些實施例中，第一區域202由矽襯底形成。此外，例如，基於化學機械拋光(CMP)使第一區域202變平滑。根據一些方面，第二區域100嵌入到第一區域202中以使第三區域206與第一區域202和第二區域100齊平。因此，至少一部分第二區域100嵌入到第一區域202中。相應地，通過在第一區域202內蝕刻用於第二區域100的空間來形成圖2的BLC結構200。例如，與蝕刻相關的深度等於疊層結構100的厚度。例如，在一些實施例中，通過在蝕刻的空間中沉積金屬來形成第二區域100。例如，基於幹蝕刻來蝕刻用於第二區域100的空間。在一些實施例中，至少一部分第二區域100形成在至少一部分被蝕刻空間中。例如，基於沉積來形成第二區域100，例如在第一區域202的矽襯底上沉積金屬。在一些實施例中，基於熱工藝、連續熱工藝、等離子體工藝或前體處理中的至少一種來形成第二區域100的第一子區域102。例如，對第一區域202的矽應用前體處理。在一些實施例中，第二子區域104基於沉積來形成，並且在第二區域100的形成期間形成。在一些實施例中，第二區域100由金屬形成以使第一子區域102、第二子區域104和第三子區域106包括金屬。在這個實例中，加工或處理第一子區域102和第三子區域106以分別變成金屬矽化物和金屬氧化物。在一些實施例中，基於熱工藝、連續熱工藝、等離子體工藝或預氧氣處理中的至少一種來形成第三子區域。例如，預氧氣處理被應用於第二子區域104的金屬。
[0047]在一些實施例中，圖2的BLC結構200與互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)相關。在一些實施例中，BLC結構200不包括階梯增加或階梯增加高度，由此提供平滑表面或平坦表面形態中的至少一種。例如，BLC結構200有利於CIS的平滑表面或平坦表面形態中的至少一種，這至少是因為疊層結構100不突出穿過第三區域206。此外，應當理解，BLC結構200與減小的厚度相關，例如至少因為BLC結構200的疊層結構100包括小於100納米的厚度，諸如50納米。因此，BLC結構200與改善濾色鏡工藝、光傳輸效率、厚度均勻性、色彩處理、色率、色差等中的至少一種相關。在一些實施例中，圖2的BLC結構200被用於背照式(BSI)傳感器。在一些實施例中，至少一部分第二區域100連接至第一區域202。例如，將金屬(諸如第二子區域104的金屬)連接至第一區域202的矽襯底能夠釋放累積的電荷，因此減少了暗電流。
[0048]圖3是根據一些實施例的示例性黑電平校正(BLC)結構300的截面圖。例如，圖3的BLC結構300與圖2的BLC結構200相似，除了圖3的BLC結構300的疊層結構100半嵌入到第一區域202中。根據一些實施例，至少一部分第三子區域106嵌入到第一區域202中。此外，圖3的BLC結構300的第三區域206的厚度310大於圖2的BLC結構200的第三區域206的厚度210。
[0049]圖4是根據一些實施例的示例性黑電平校正(BLC)結構400的截面圖。例如，圖4的BLC結構400與圖3的BLC結構300相似。在一些實施例中，僅僅第一子區域102和第二子區域104嵌入到第一區域202中。此外，圖4的BLC結構400的第三區域206的厚度410大於圖3的BLC結構300的第三區域206的厚度310。
[0050]圖5是根據一些實施例的示例性黑電平校正(BLC)結構500的截面圖。例如，圖5的BLC結構500與圖4的BLC結構400相似。在一些實施例中，至少一部分第二子區域104嵌入到第一區域202中。此外，圖5的BLC結構500的第三區域206的厚度510大於圖4的BLC結構400的第三區域206的厚度410。
[0051]圖6是根據一些實施例的示例性黑電平校正(BLC)結構600的截面圖。例如，圖6的BLC結構600與圖5的BLC結構500相似。在一些實施例中，僅僅第一子區域102嵌入到第一區域202中。此外，圖6的BLC結構600的第三區域206的厚度610大於圖5的BLC結構500的第三區域206的厚度510。[0052]圖7是根據一些實施例的示例性黑電平校正(BLC)結構700的截面圖。例如，圖7的BLC結構700與圖6的BLC結構600相似。在一些實施例中，至少一部分第一子區域102嵌入到第一區域202中。此外，圖7的BLC結構700的第三區域206的厚度710大於圖6的BLC結構600的第三區域206的厚度610。在一些實施例中，至少一部分第三區域206被形成為圍繞第一子區域102、第二子區域104或第三子區域106中的至少一個的一側。例如，第三區域206與第一子區域102、第二子區域104或第三子區域106的側壁接觸，使得在第三區域206和第二區域100的對應子區域之間形成垂直界面。
[0053]應當理解，圖2至圖7與蝕刻第一區域202相關，而圖8與蝕刻第一區域202無關，這至少是因為圖8的第二區域100不嵌入到第一區域202中。相應地，圖8是根據一些實施例的示例性黑電平校正(BLC)結構800的截面圖。例如，圖8的BLC結構800與圖7的BLC結構700相似，除了圖8的BLC結構800的疊層結構100不嵌入到第一區域202中。因此，第一子區域102、第二子區域104和第三子區域106不嵌入到第一區域202中。此外，圖8的BLC結構800的第三區域206的厚度810大於圖7的BLC結構700的第三區域206的厚度710。
[0054]圖9是根據一些實施例的用於形成黑電平校正(BLC)結構的示例性方法900的流程圖。在一些實施例中，方法900包括在902中形成矽的第一區域。在一些實施例中，形成第一區域包括在第一區域內蝕刻用於第二區域的空間。例如，第二區域形成在至少一部分被蝕刻空間中。在一些實施例中，基於幹蝕刻來蝕刻用於第二區域的空間。在904中，形成第二區域。例如，形成第二區域包括在至少一部分第一區域上方形成包含基於金屬的金屬矽化物的第一子區域，在至少一部分第一子區域上方形成包含金屬的第二子區域，以及在至少一部分第二子區域上方形成包含基於金屬的金屬氧化物的第三子區域。在一些實施例中，基於熱工藝或前體處理中的至少一種來形成第一子區域。此外，基於沉積來形成第二子區域，諸如金屬沉積在襯底上。在一些實施例中，通過對第二子區域施加熱工藝或預氧氣處理中的至少一種來形成第三子區域。在906中，方法900包括在至少一部分第三子區域上方形成包括鈍化電介質的第三區域。
[0055]圖10是根據一些實施例的包括黑電平校正(BLC)結構的示例性圖像傳感器1000的截面圖。例如，在一些實施例中，圖像傳感器1000包括諸如疊層結構100的BLC結構。在一些實施例中，疊層結構100與圖2的疊層結構100相似。在一些實施例中，圖像傳感器1000包括第一區域202、第二區域100和第三區域206。在一些實施例中，第二區域100是圖2的疊層結構100。在一些實施例中，第二區域100包括第一子區域102、第二子區域104和第三子區域106。在一些實施例中，至少一部分第二區域100形成在至少一部分第一區域202之上，至少一部分第三區域206形成在至少一部分第二區域100之上，至少一部分第二子區域104形成在至少一部分第一子區域102之上，至少一部分第三子區域106形成在至少一部分第二子區域104之上，至少一部分第一子區域102形成在至少一部分第一區域202之上，至少一部分第三區域206形成在至少一部分第一區域202之上或者至少一部分第三區域206形成在至少一部分第三子區域106之上。在一些實施例中，第一區域202形成在層間區域1002之上。在一些實施例中，層間區域1002形成在金屬間區域1004之上。在一些實施例中，金屬間區域1004形成在基底區域1006之上。在一些實施例中，互連件1010形成在層間區域1002和基底區域1006之間。例如，互連件1010形成在金屬間區域1004內。[0056]在一些實施例中，第一區域202包括矽，第一子區域102包括金屬矽化物，第二子區域104包括金屬以及第三子區域106包括金屬氧化物。在一些實施例中，層間區域1002包括電介質，以及金屬間區域1004包括電介質。在一些實施例中，互連件1010包括金屬。
[0057]根據一些方面，提供了包括含有矽的第一區域的黑電平校正(BLC)結構。在一些實施例中，BLC結構包括第二區域。例如，第二區域包括含有金屬矽化物的第一子區域，至少一部分第一子區域位於至少一部分第一區域之上。此外，第二區域包括含有金屬的第二子區域，至少一部分第二子區域位於至少一部分第一子區域之上。此外，第二區域包括含有金屬氧化物的第三子區域，至少一部分第三子區域位於至少一部分第二子區域之上。在一些實施例中，BLC結構包括含有鈍化電介質的第三區域，至少一部分第三區域位於至少一部分第二區域之上。
[0058]根據一些方面，提供了與黑電平校正(BLC)結構相關的包括基底區域的圖像傳感器。在一些實施例中，圖像傳感器包括位於基底區域之上的金屬間區域和位於金屬間區域之上的層間區域。在一些實施例中，圖像傳感器包括位於金屬間區域內的互連件，互連件位於基底區域和層間區域之間。此外，圖像傳感器包括含有矽並位於層間區域之上的第一區域、第二區域以及含有鈍化電介質的第三區域，至少一部分第三區域位於至少一部分第二區域之上。在一些實施例中，第二區域包括含有金屬矽化物的第一子區域，至少一部分第一子區域位於至少一部分第一區域之上。在一些實施例中，第二區域包括含有金屬的第二子區域，至少一部分第二子區域位於至少一部分第一子區域之上。在一些實施例中，第二區域包括含有金屬氧化物的第三子區域，至少一部分第三子區域位於至少一部分第二子區域之上。
[0059]根據一些方面，提供了包括含有矽的第一區域的黑電平校正(BLC)結構。此外，BLC結構包括第二區域。例如，第二區域包括含有金屬矽化物的第一子區域。在一些實施例中，至少一部分第一子區域嵌入到第一區域中。此外，第二區域包括含有金屬的第二子區域。在一些實施例中，至少一部分第二子區域位於至少一部分第一子區域之上。此外，第二區域包括含有金屬氧化物的第三子區域。在一些實施例中，至少一部分第三子區域位於至少一部分第二子區域之上。在一些實施例中，BLC結構包括含有鈍化電介質的第三區域。例如，至少一部分第三區域位於至少一部分第二區域之上。
[0060]雖然已用具體語言描述主題的結構特徵和方法方案，應當理解，所附權利要求的主題不一定限於以上所描述的具體特徵或方案。恰恰相反，上文描述的具體特徵和方案被作為實施權利要求的示例性形式來公開。
[0061]本文提供了實施例的各個操作。所描述的一些或全部操作的順序不能被理解為意味著這些操作依賴一定順序。基於這個說明書理解可選的順序。進一步地，應當理解，不是所有操作在本文提供的每個實施例中都是必需存在的。
[0062]應當理解，本文描述的層、特徵、區域、元件(諸如第一區域、第二區域、第三區域、第一子區域、第二子區域、第三子區域等)示出具有與另外一個尺寸相關的具體尺寸，諸如結構尺寸或定向，例如，在一些實施例中，為了簡化和容易理解的目的，其實際尺寸與本文示出的尺寸基本不同。例如，此外，存在用於形成本文提及的層特徵、元件等的各種技術，諸如注入技術、摻雜技術、旋塗技術、濺射技術(諸如磁控或離子束濺射)、前體處理、氣體處理、生長技術(諸如熱生長)或沉積技術(諸如化學汽相沉積(CVD))。[0063]此外，本文使用的「示例性的」表示用作實例、情況、說明等，並且未必是有利的。如在本申請中所使用的，「或」旨在表示兼容的「或」而不是獨有的「或」。此外，除非另有指明或從針對單一形式的環境中清楚看出，否則本申請中所使用的「一個(a)」和「一個(an)」通常被解釋為表示「一個或多個」。並且，A和B的至少一個等通常表示A或B或者A以及B。此外，在詳細說明或權利要求中使用的「包括」、「具有」、「有」、「具有」或它們的變形的範圍來說，這種術語旨在包含以類似於術語「包含」。
[0064]並且，雖然已參照一個或多個實例示出並描述了本發明，基於閱讀和理解本說明書和附圖將發生等效變更和修改。本發明包括所有這種修改和變更並且僅限於以下權利要求書的範圍。
【權利要求】
1.一種黑電平校正(BLC)結構，包括: 第一區域，包括娃； 第二區域，包括: 第一子區域，包括金屬矽化物，至少一部分所述第一子區域位於至少一部分所述第一區域之上； 第二子區域，包括金屬，至少一部分所述第二子區域位於至少一部分所述第一子區域之上；和 第三子區域，包括金屬氧化物，至少一部分所述第三子區域位於至少一部分所述第二子區域之上；以及 第三區域，包括鈍化電介質，至少一部分所述第三區域位於至少一部分所述第二區域之上。
2.根據權利要求1所述的黑電平校正(BLC)結構，所述第三子區域被配置為將光反射遠離所述BLC結構。
3.根據權利要求1所述的黑電平校正(BLC)結構，以疊層形式配置所述第二區域的所述第一子區域、所述第二子區域和所述第三子區域中的至少一個。
4.根據 權利要求1所述的黑電平校正(BLC)結構，所述第三子區域的所述金屬氧化物與大於5的介電常數相關。
5.根據權利要求1所述的黑電平校正(BLC)結構，至少一部分所述第二區域嵌入到所述第一區域中。
6.根據權利要求5所述的黑電平校正(BLC)結構，至少一部分所述第一子區域嵌入到所述第一區域中。
7.根據權利要求5所述的黑電平校正(BLC)結構，至少一部分所述第二子區域嵌入到所述第一區域中。
8.根據權利要求5所述的黑電平校正(BLC)結構，至少一部分所述第三子區域嵌入到所述第一區域中。
9.一種與黑電平校正(BLC)結構相關的圖像傳感器，包括: 基底區域； 金屬間區域，位於所述基底區域之上； 層間區域，位於所述金屬間區域之上； 互連件，位於所述金屬間區域內，所述互連件位於所述基底區域和所述層間區域之間； 第一區域，包括矽，所述第一區域位於所述層間區域之上； 第二區域，包括: 第一子區域，包括金屬矽化物，至少一部分所述第一子區域位於至少一部分所述第一區域之上； 第二子區域，包括金屬，至少一部分所述第二子區域位於至少一部分所述第一子區域之上；和 第三子區域，包括金屬氧化物，至少一部分所述第三子區域位於至少一部分所述第二子區域之上；以及第三區域，包括鈍化電介質，至少一部分所述第三區域位於至少一部分所述第二區域之上。
10.一種黑電平校正(BLC)結構，包括: 第一區域，包括娃； 第二區域，包括: 第一子區域，包括金屬矽化物，至少一部分所述第一子區域嵌入到所述第一區域中；第二子區域，包括金屬，至少一部分所述第二子區域位於至少一部分所述第一子區域之上；和 第三子區域，包括金屬氧化物，至少一部分所述第三子區域位於至少一部分所述第二子區域之上；以及 第三區域，包括鈍化電介質，至少一部分所述第三區域位於至少一部分所述第二區域之上。`
【文檔編號】H01L27/146GK103794613SQ201310028371
【公開日】2014年5月14日 申請日期:2013年1月24日 優先權日:2012年10月29日
【發明者】張簡旭珂, 鄭志成, 簡榮亮 申請人:臺灣積體電路製造股份有限公司