一種檢測相位差的方法、鑑相器及數字鎖相環的製作方法
2023-07-04 03:15:41 2
一種檢測相位差的方法、鑑相器及數字鎖相環的製作方法
【專利摘要】本發明的目的是提供一種檢測相位差的方法、鑑相器及數字鎖相環。根據本發明的方法，所述方法包括：利用相位差脈衝的電壓對移相電路進行充放電，以獲得與該移相電路充放電過程相對應的第一信號，其中，所述第一信號為模擬信號；獲取與該第一信號相對應的數位訊號；通過計數時鐘對所述數位訊號進行測量，以獲得與所述相位差脈衝對應的相位差數據。本發明的優點在於：可利用現有的計數時鐘，對脈寬較小的相位差脈衝進行精確地測量。從而在無需過多增加成本的情況下，有效地提升了測量精度。
【專利說明】一種檢測相位差的方法、鑑相器及數字鎖相環
【技術領域】
[0001] 本發明涉及電子【技術領域】，尤其涉及一種檢測相位差的方法、鑑相器及數字鎖相 環。
【背景技術】
[0002] 與模擬鎖相環相比，數字鎖相環（Digital Phase Locked Loop)具有更多的優點， 例如，能夠容易地改變數字鎖相環的環路帶寬，並且能夠在鎖相環中實現快速頻率鎖定和 低相位噪聲。其中間信號還可被用於實時監控系統性能，數位訊號處理技術可被應用於多 種系統：例如，對鎖相環的輸出執行直接的頻率調製。並且數位訊號可以容忍高干擾噪聲。 因此，現在數字鎖相環得到了廣泛應用。
[0003] 然而隨著無線系統的帶寬越來越大，系統必須使用高精度的鎖相環來確保不同的 無線基站之間的相位差足夠小。其中，鎖相環的精度依賴於鑑相器（PD，Phase Detector) 技術。
[0004] 在傳統的數字鎖相環的鑑相器模塊中，採用高頻時鐘來計算相位差的寬度，但是 該技術面臨著許多限制。首先，通常採用的邏輯晶片為現場可編程門陣列（FPGA，Field Programmable Gata Array)，其無法支持超高時鐘頻率；其次，高速FPGA意味著高成本，這 對於商業產品來說是不可行的。
[0005] 在鑑相器中採用相位差計數器時鐘來計算相位差脈衝的寬度，因此，其計數器時 鍾是主要的瓶頸。例如，計數器時鐘的頻率為200MHz，則其檢測精度為5納秒，這意味著，當 相位差脈衝寬度小於5納秒時，無法通過該鑑相器檢測到其真實的相位差。並且，在現有技 術下，用戶唯有需要花費極高的成本來獲得更高精度的鑑相器，以解決該問題。
【發明內容】
[0006] 本發明的目的是提供一種檢測相位差的方法、鑑相器及數字鎖相環。
[0007] 根據本發明的一個方面，提供一種採用鑑相器來檢測相位差的方法，所述鑑相器 包括相位差計數器、相位差方向模塊、異或門，其中，所述相位差檢測器還包括移相電路，所 述方法包括以下步驟：
[0008] a利用相位差脈衝的電壓對移相電路進行充放電，以獲得與該移相電路充放電過 程相對應的第一信號，其中，所述第一信號為模擬信號；
[0009] b獲取與該第一信號相對應的數位訊號；
[0010] C通過計數時鐘對所述數位訊號進行測量，以獲得與所述相位差脈衝對應的相位 差數據。
[0011] 根據本發明的一個方面，還提供一種鑑相器，其中，所述鑑相器包括相位差計數 器、相位差方向模塊、異或門，其中，所述相位差檢測器還包括：
[0012] 移相電路，用於利用相位差脈衝的電壓進行充放電，以獲得與該充放電過程相對 應的第一信號，其中，所述第一信號為模擬信號；
[0013] 獲取裝置，用於獲取與該第一信號相對應的數位訊號；
[0014] 其中，所述相位差計數器用於通過計數時鐘對所述數位訊號進行測量，以獲得與 所述相位差脈衝對應的相位差數據。
[0015] 根據本發明的一個方面，還提供一種數字鎖相環，其中，所述數字鎖相環包括數字 環路濾波器、數模轉換器、壓控振蕩器、數字分頻器、以及所述鑑相器。
[0016] 與現有技術相比，本發明具有以下優點：本發明對相位差脈衝的脈寬通過相移電 路進行放大，從而可利用現有的計數時鐘，對脈寬較小的相位差脈衝，例如，小於5納秒情 況下的相位差脈衝進行精確地測量。從而在無需過多增加成本的情況下，有效地提升了測 量精度。
【專利附圖】
【附圖說明】
[0017] 通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它 特徵、目的和優點將會變得更明顯：
[0018] 圖1示意出了一種數字鎖相環的結構示意圖。
[0019] 圖2示意出了現有技術中的鑑相器的結構示意圖；
[0020] 圖3示意出了根據本發明的一種鑑相器的結構示意圖；
[0021] 圖4示意出了根據本發明的一個優選實施例的鑑相器的結構示意圖；
[0022] 圖5示意出了根據本發明一種檢測相位差的方法流程圖；
[0023] 圖6示意出了根據本發明中的各個信號分別對應的波形示意圖。
[0024] 附圖中相同或相似的附圖標記代表相同或相似的部件。
【具體實施方式】
[0025] 下面結合附圖對本發明作進一步詳細描述。
[0026] 圖1示意出了一種數字鎖相環的結構示意圖。根據本發明的數字鎖相環包括數字 環路濾波器（DLF，Digital Loop Filter)、數模轉換器（DAC，Digital Signal to Analog Signal Convertor)、壓控振蕩器（VOC，Voltage Controller Oscillator)、數字分頻器 (DD，Digital Divider)以及鑑相器（PD，Phase Detector)。
[0027] 優選地，DLF可採用低通濾波器（LPF，Low Pass Filter)來實現。壓控振蕩器可 米用恆溫振蕩器（0CX0, Oven Controlled Crystal Oscillator)來實現。
[0028] 數字環路濾波器讀取來自鑑相器的相位差數據，並將與該相位差數據對應的信 息發送至數模轉換器，數模轉換器將該信息轉換為模擬電壓，以控制壓控振蕩器的時鐘頻 率，壓控振蕩器基於模擬電壓產生壓控振蕩時鐘，並經過數字分頻器後轉換為系統秒脈衝 (1PPS)，鑑相器根據該來自壓控振蕩器的系統秒脈衝，以及來自GPS模塊的GPS秒脈衝，產 生相位差脈衝並對其進行檢測以獲得相位差數據，以供數字環路濾波器讀取。
[0029] 參考圖2,圖2示意出了一種現有技術中的鑑相器的結構示意圖。其中，所述鑑相 器包括相位差計數器（PDC，Phase Difference Counter)、相位差方向檢測模塊（PDD，Phase Difference Detector)、異或門（X0R)。
[0030] 其中，異或門根據系統秒脈衝以及GPS秒脈衝輸出相位差脈衝，相位差計時器根 據計數時鐘對該相位差脈衝進行檢測。
[0031] 接著，參照圖3,圖3示意出了根據本發明的一種鑑相器的結構示意圖。
[0032] 根據圖3所示的鑑相器還包括相移電路和獲取裝置。
[0033] 其中，所述相移電路包括用於擴大所述相位差脈衝的脈衝寬度的電路，優選地，所 述相移電路包括一階RC電路（RC Circuit)，其中，所述一階RC電路中包含一個電容和一個 電阻。
[0034] 相移電路利用相位差脈衝的電壓進行充放電，以獲得與該充放電過程相對應的第 一信號。其中，所述第一信號為模擬信號。
[0035] 其中，當所述相位差脈衝在高電壓時，所述相移電路進行充電，當所述相位差脈衝 在低電壓時，所述相移電路進行放電，以基於相移電路在充放電過程中的電容電壓值確定 第一信號。
[0036] 具體的，當所述相位差脈衝在高電壓，亦即對應邏輯1時，RC電路中的電容進行充 電，當所述相位差脈衝在低電壓時，亦即對應邏輯〇時，RC電路中的電容進行放電，並且，鑑 相器基於充放電過程中該RC電路中的電容的電壓值來確定第一信號。
[0037] 優選地，將充放電過程中RC電路的電容的電壓值以Vjt)來表示，則與該第一信 號對應的曲線可由以下方程式來示意。
[0038] 0 ^ t ^ T〇, V〇(t) = V0max*(l-e_t/(EC)) (1)；
[0039]
【權利要求】
1. 一種採用鑑相器來檢測相位差的方法，所述鑑相器包括相位差計數器、相位差方向 模塊、異或門，其中，所述相位差檢測器還包括移相電路，所述方法包括以下步驟： a利用相位差脈衝的電壓對移相電路進行充放電，以獲得與該移相電路充放電過程相 對應的第一信號，其中，所述第一信號為模擬信號； b獲取與該第一信號相對應的數位訊號； c通過計數時鐘對所述數位訊號進行測量，以獲得與所述相位差脈衝對應的相位差數 據。
2. 根據權利要求1所述的方法，其中，所述步驟a包括以下步驟： -當所述相位差脈衝在高電壓時，對所述移相電路進行充電，當所述相位差脈衝在低電 壓時，對所述移相電路進行放電，以基於充放電過程中相移電路的電容電壓值確定第一信 號。
3. 根據權利要求1或2所述的方法，其中，所述第一信號對應的曲線％ (t)如以下方程 式示意： 0. t 彡T0，V0(t) = v0max*(i-e-伽）； T0<t,V0(t) = V0(T0)*e-(/-r^(RC))； 其中，t為充放電時間，為所述相位差脈衝的最大電壓，?；為所述相位差脈衝的原 始寬度，R為所述移相電路中的電阻值，C為所述移相電路中的電容值。
4. 根據權利要求1至3中任一項所述的方法，其中，所述步驟b包括以下步驟： -基於參考電壓，將所述第一信號轉換為數位訊號； 其中，所述數位訊號的曲線％(〇如下方程式所示： Vref^V0max*(l-e-t/(EC)) V2(t) = 1； Vref > V0fflax*(l-e-t/(EC)) V2(t) =0； 其中，為所述參考電壓，t為充放電時間，為相位差脈衝的最大電壓，R為所述 移相電路中的電阻值，C為所述移相電路中的電容值。
5. 根據權利要求1至4中任一項所述的方法，其中，所述步驟b包括以下步驟： -將所述第一信號放大為第二信號； -將所述第二信號轉換為所述數位訊號。
6. 根據權利要求5所述的方法，其中，所述第二信號對應的曲線'(t)如以下方程式示 思： 當〇 < t < τ時{講* R (，) < ^腿，(0 =所*廠(丨腿* (1 -夕觸). ^ 0 w)=巴應 ' 當時卜W)<r-? Fi(/) = WT0(r0Wr·，，· 0. vA(t)=vadcrmx ' 其中，m為第二信號相對於第一信號的放大倍數，為所述相位差脈衝的最大電壓，?； 為相位差脈衝的原始寬度；R為所述移相電路中的電阻值，C為所述移相電路中的電容值， Vad_￡為放大時的最高限定電壓。
7. 根據權利要求6所述的方法，其中，所述數位訊號的曲線％(〇如下方程式所示： Vref m*V0fflax*(l-e-t/(EC)) V2(t) = 0； 其中，m為第二信號相對於第一信號的放大倍數，VMf為所述參考電壓，t為充放電時 間，為所述相位差脈衝的最大電壓，R為所述移相電路中的電阻值，C為所述移相電路 中的電容值。
8. -種鑑相器，其中，所述鑑相器包括相位差計數器、相位差方向模塊、異或門，其中， 所述相位差檢測器還包括： 移相電路，用於利用相位差脈衝的電壓進行充放電，以獲得與該充放電過程相對應的 第一信號，其中，所述第一信號為模擬信號； 獲取裝置，用於獲取與該第一信號相對應的數位訊號； 其中，所述相位差計數器用於通過計數時鐘對所述數位訊號進行測量，以獲得與所述 相位差脈衝對應的相位差數據。
9. 根據權利要求8所述的鑑相器，其中，所述移相電路還用於： -當所述相位差脈衝在高電壓時，進行充電，當所述相位差脈衝在低電壓時，進行放電， 以基於充放電過程中相移電路的電容電壓值確定第一信號。
10. 根據權利要求8或9所述的鑑相器，其中，所述第一信號對應的曲線Vjt)如以下 方程式不意： 0^t^T0,v0(t) = v0fflax*d-e-t/(EC))； T0<t,V0(t) = V0(ro)*e-(^'(JiC))； 其中，t為充放電時間，為所述相位差脈衝的最大電壓，?；為所述相位差脈衝的原 始寬度，R為所述移相電路中的電阻值，C為所述移相電路中的電容值。
11. 根據權利要求8至10中任一項所述的鑑相器，其中，所述獲取裝置用於： -基於參考電壓，將所述第一信號轉換為數位訊號； 其中，所述數位訊號的曲線％(〇如下方程式所示： Vref^V0max*(l-e-t/(EC)) V2(t) = 1； Vref > V0fflax*(l-e-t/(EC)) V2(t) =0； 其中，為所述參考電壓，t為充放電時間，為相位差脈衝的最大電壓，R為所述 移相電路中的電阻值，C為所述移相電路中的電容值。
12. 根據權利要求8至11中任一項所述的鑑相器，其中，所述獲取裝置包括： 放大器，用於將所述第一信號放大為第二信號； 轉換器，用於將所述第二信號轉換為所述數位訊號。
13. 根據權利要求12所述的鑑相器，其中，所述第二信號對應的曲線'(t)如以下方程 式示意： 當 〇 < t < τ 時{講 * K (0 ^max Ι.\( = κ一 其中，m為第二信號相對於第一信號的放大倍數，為所述相位差脈衝的最大電壓，?； 為相位差脈衝的原始寬度；R為所述移相電路中的電阻值，C為所述移相電路中的電容值， Vadc；max為所述放大器的最高限定電壓。
14. 根據權利要求13所述的鑑相器，其中，所述數位訊號對應的曲線V2(t)如下方程式 所示： Vref m*V0fflax*(l-e-t/(EC)) V2(t) = 0； 其中，m為第二信號相對於第一信號的放大倍數，VMf為所述參考電壓，t為充放電時 間，為所述相位差脈衝的最大電壓，R為所述移相電路中的電阻值，C為所述移相電路 中的電容值。
15. -種數字鎖相環，其中，所述數字鎖相環包括數字環路濾波器、數模轉換器、壓控振 蕩器、數字分頻器、以及根據權利要求8至14中至少任一項所述的鑑相器。
【文檔編號】H03L7/085GK104253611SQ201310268059
【公開日】2014年12月31日 申請日期:2013年6月28日 優先權日:2013年6月28日
【發明者】周代彬, 張輝, 王林泉 申請人:上海貝爾股份有限公司