微機電前處理方法及結構的製作方法
2023-05-31 19:03:41
專利名稱：微機電前處理方法及結構的製作方法
微機電前處理方法及結構技術領域
本發明是有關於一種半導體的裝置及製造方法，且特別是有關於一種微型懸浮結 構及其製造方法。
背景技術：
現今微機電系統(Micro-Electro-Mechanical Systems,MEMS)包含各種不同的微 結構。例如，不可動的探針、流道、孔穴結構，或是一些可動的彈簧、連杆、齒輪等結構。將上 述不同的微結構和相關的半導體電路相互整合，即可構成各種不同的半導體應用。半導體 電路例如互補式金屬氧化層半導體(Complementary Metal-Oxide Semiconductor, CMOS) 而通過製造方法與結構設計提升微結構各種不同的功能，是未來半導體微機電系統的關鍵 指針，也是未來進一步研究晶片時的嚴峻挑戰。因此，若能研發改進已知的技術，未來的發 展性實無法預估。
目前微機電裝置中的傳感器及致動器皆獨立於半導體組件之外製造，且必須利用 溼蝕刻、幹蝕刻和犧牲層(sacrificial-layer)去除等專用的微機電作業在矽基底上製作 出懸浮式結構。其中，溼蝕刻是一種快速有效的蝕刻方式，主要利用蝕刻劑與材料間的化學 反應來達到蝕刻的效果，且所使用的蝕刻劑通常僅會與特定材料進行反應，因此對於不同 材料具有相當高的「選擇性」(selectivity)。然而，由於化學反應並不會對特定方向有任 何的偏好，所以溼蝕刻本質上屬於一種「等向性蝕刻」(isotropic etching)。等向性蝕刻 意味著溼蝕刻不但會在縱向進行蝕刻，也會有橫向的蝕刻效果。而橫向的蝕刻效果則會導 致所謂「側蝕」(undercut)的現象發生。
而幹蝕刻，例如等離子蝕刻，則是利用部分解離的氣體來進行，最大優點即是幹蝕 刻為「非等向性蝕刻」(anisotropic etching)。然而，由於幹蝕刻主要是利用離子的撞擊 移除材料，屬於一種物理作用，因此幹蝕刻對於不同的材料其選擇性較溼蝕刻低。
常用微結構中，其金屬電路為埋設於絕緣層內，而需利用金屬連接層將金屬電路 與其它外部導體結構電性連接，使得金屬連接層為直接暴露於絕緣層外。此外，通常會在形 成微結構的同時，在微結構周側布設金屬堆疊結構，再利用後續蝕刻金屬堆疊結構達到微 結構懸浮。然而，當進行微結構懸浮的金屬蝕刻過程中，金屬連接層便容易同時受侵蝕而遭 受破壞。雖然在蝕刻過程中會採用有機化合物組成的光刻膠來保護不被蝕刻的區域，但這 種光刻膠其實無法承受如硫酸蝕刻液的強烈侵蝕。因此，在蝕刻過程中如何讓金屬連接層 受到保護，如何選擇此保護層使用的材料皆十分重要，以避免金屬連接層受到蝕刻液侵蝕。發明內容
因此，本發明的一目的在於提供一種可整合半導體製程的微機電前處理製造方 法，以避免用於與外部導體電性連接的金屬連接層被不當蝕刻，而受到破壞。
依據本發明一實施方式，一種微機電前處理方法可應用於半導體製程。此微機電 前處理方法包括以下步驟。首先，在矽基底上形成絕緣層。此絕緣層內含微結構、多個金屬插銷堆疊層1多個金屬電路與金屬連接層。其中微結構與金屬電路平行並排於絕緣層內，金屬插銷堆疊層位於微結構的周側，而金屬連接層則與金屬電路電性連接。接著，判斷金屬連接層是否外露於絕緣層表面。若有，則於該金屬連接層上形成保護層。接下來，蝕刻去除金屬插銷堆疊層後，再在絕緣層上形成光刻膠層，並裸露金屬連接層上的保護層。最後，蝕刻去除保護層與光刻膠層，使金屬連接層外露於絕緣層表面。[o008] 根據本發明的前述目的，同時提出一種微機電前處理結構，可應用於半導體製程。此微機電前處理結構包含矽基底1絕緣層與保護層。絕緣層位於矽基底上，且絕緣層內包含微結構1多個金屬電路1多個金屬插銷堆疊層與金屬連接層。金屬電路與微結構平行並排，金屬插銷堆疊層則位於微結構的周側。而金屬連接層與金屬電路電性連接，且金屬連接層表面外露於絕緣層的表面。保護層位於金屬連接層上，以避免金屬連接層於蝕刻金屬插銷堆疊層時受到侵蝕破壞。[o009] 根據本發明的前述目的，提出一種微機電前處理結構，可應用於半導體製程。此微機電前處理結構包含矽基底與位於矽基底上的絕緣層。絕緣層內包含微結構1多個金屬電路1多個金屬插銷堆疊層與金屬連接層。金屬電路與微結構平行並排，金屬插銷堆疊層則位於微結構的周側。而金屬連接層與金屬電路電性連接，且金屬連接層表面內藏於絕緣層表面下，以避免金屬連接層於蝕刻金屬插銷堆疊層時受到侵蝕破壞。[oo10] 應用本發明的微機電前處理結構與方法可有效結合微機電結構與半導體組件在同一製程之內完成，大幅減少製程的複雜性及成本。此外，利用保護層保護金屬連接層，使金屬連接層在蝕刻去除金屬插銷堆疊層的過程中不會受到蝕刻液的破壞，而能受到充份的保護，有效避免金屬連接層被不當侵蝕。
[oo11] 為讓本發明的上述和其它目的1特徵1優點與實施例能更明顯易懂，所附附圖的說明如下[oo12] 圖l是繪示依照本發明一實施方式的一種微結構前處理方法步驟流程圖。[oo13] 圖2至圖7是繪示圖l的微結構前處理方法中，各步驟的結構剖面圖。[oo14] [主要組件符號說明][oo15] lOO方法110—170步驟[oo16] 200矽基底300絕緣層[oo17] 30l蝕刻空間3lo微結構[oo18] 320金屬電路330金屬插銷堆疊層[oo19] 340金屬連接層400保護層
500光刻膠層具體實施方式
圖l為繪示依照本發明一實施方式的一種微結構前處理方法lOO的步驟流程圖。並請同時參照圖2至圖7，其為分別繪示繪示圖l的微結構前處理方法中，各步驟的結構剖面圖，藉以說明微結構處理方法的詳細步驟。本實施方式的微結構前處理方法可應用於半導體製程中，半導體製程例如互補式金屬氧化層半導體(C0mplementary Metal一。XideSemiconductor, CMOS)製程。使微結構的製造與半導體製程整合於同一製程內進行。
首先，請同時參照圖1及圖2。如圖2所示，在矽基底200上形成絕緣層300。絕 緣層300內具有平行並排的微結構310、多個金屬電路320、多個金屬插銷堆疊層330與金 屬連接層340 (步驟110)。微結構310與金屬電路320平行並排於絕緣層300內。
金屬插銷堆疊層330位於微結構310的周側，且金屬插銷堆疊層330為貫穿設置 於絕緣層300內。金屬插銷堆疊層330為由鋁銅合金、鎢及鈦等金屬交互堆疊而成，且各金 屬插銷堆疊層330兩兩連接導通。由於微結構310外圍有絕緣層包覆，因此，金屬插銷堆疊 層330並未與微結構310接觸。
金屬連接層340與金屬電路320電性連接，且金屬連接層透過預先的光掩膜布局 設計，以減少額外的光掩膜花費。而金屬連接層340可再與外部導體(未繪示)電性連接， 使金屬電路320透過金屬連接層340與外部導體進行信號連接。在此實施方式中，金屬連 接層340位於金屬電路320的上方，如圖2所示。且金屬連接層340可為外露於絕緣層300 表面上，如圖3A所示。或者，金屬連接層為內藏於絕緣層300表面下，如圖;3B所示。
當欲以蝕刻將金屬插銷堆疊層330去除之前，必須先判斷金屬連接層340是否外 露於絕緣層300表面(步驟120)。若有，則如圖3A所示，需在金屬連接層上340沉積保護 層400(步驟130)，避免進行蝕刻去除金屬插銷堆疊層330時，一併將金屬連接層340蝕刻 破壞。若無，即金屬連接層340完全被絕緣層300包覆，則可直接以絕緣層300作為保護層 保護金屬連接層340，同樣可避免金屬連接層340受到蝕刻破壞。因此，便無需再沉積額外 的保護層於絕緣層340之上，如圖:3B所示。
保護層400的材質必須採用不被蝕刻破壞的材質，即不會與所欲使用的蝕刻液產 生反應的材質。例如保護層400的材質可為與絕緣層300相同的材質，或是採用鈍性金屬 材質或非有機材質，進而達到於金屬連接層340上設置保護層400的目的。
至此，本實施方式的微結構前處理方法可形成一種微機電前處理結構，其可整合 半導體製程與微機電系統，利用保護層或絕緣層保護外露的金屬電路，使金屬電路於後續 蝕刻懸浮微結構的製程步驟中，不會受到蝕刻液的破壞。
接著，如圖4所示，待確認金屬連接層340已被保護層400覆蓋，或是被絕緣層300 包覆後，再利用蝕刻將金屬插銷堆疊層330去除(步驟140)，使原本金屬插銷堆疊層330的 位置形成僅通過絕緣層300的一個蝕刻空間301。而由於微結構310外圍有絕緣層300包 覆，因此，將金屬插銷堆疊層330蝕刻去除後，並不會暴露絕緣層200內的微結構310。
接著，在絕緣層300表面旋布一層光刻膠(photoresist)層500 (步驟150)，並利 用光罩移除位於保護層400或金屬連接層340上的絕緣層300上的光刻膠層500，使得保護 層400或金屬連接層340上的絕緣層300外露，如圖5所示。
接著，以反應性離子蝕刻去除前述外露的保護層400或部分絕緣層300(步驟 160)，使金屬連接層340外露於絕緣層300表面，如圖6所示。最後，以溼蝕刻或是幹蝕刻 去除光刻膠層500(步驟170)，以形成如圖7所示的結構。並以此結構繼續進行後續製程， 例如罩蓋保護蓋、蝕刻以達到微結構懸浮。
由上述本發明實施方式可知，應用本發明的微結構前處理方法及結構，金屬連接 層為在保護層或絕緣層的保護之下進行金屬插銷堆疊層的蝕刻。如此一來，便可避免金屬 連接層直接被蝕刻液不當侵蝕，以在後續製程完成後，維持外部導體、金屬連接層與金屬電路間的訊號傳遞通暢。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟悉此技術 的人員，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範 圍當視權利要求書所界定的範圍為準。
權利要求
1.一種微機電前處理方法，應用於半導體製程，其特徵在於，該微機電前處理方法包括形成一絕緣層於一矽基底上，該絕緣層內含一微結構、多個金屬插銷堆疊層、多個金屬 電路與一金屬連接層，其中該微結構與該些金屬電路平行並排於該絕緣層內，該些金屬插 銷堆疊層位於該微結構的周側，而該金屬連接層與該些金屬電路電性連接；判斷該金屬連接層是否外露於該絕緣層表面，若有，則形成一保護層於該金屬連接層上；蝕刻去除該些金屬插銷堆疊層；形成一光刻膠層於該絕緣層上，並裸露該金屬連接層上的保護層； 蝕刻去除該保護層，使該金屬連接層外露於該絕緣層表面；以及 蝕刻去除該光刻膠層。
2.根據權利要求1所述的微機電前處理方法，其特徵在於，該些金屬插銷堆疊層是選 自由鋁銅合金、鎢金屬、鈦金屬或上述任意組合的群組所堆疊而成。
3.根據權利要求1所述的微機電前處理方法，其特徵在於，該保護層是由一鈍性金屬 材料或一非有機材料所形成。
4.一種微機電前處理結構，應用於半導體製程，其特徵在於，該微機電前處理結構包含一矽基底；一絕緣層，位於該矽基底上，該絕緣層內包含 一微結構；多個金屬電路，與該微結構平行並排； 多個金屬插銷堆疊層，位於該微結構的周側；以及一金屬連接層，與該些金屬電路電性連接，且該金屬連接層表面外露於該絕緣層的表 面；以及一保護層，位於該金屬連接層上，以避免該金屬連接層在蝕刻該些金屬插銷堆疊層時 受到侵蝕破壞。
5.根據權利要求4所述的微機電前處理結構，其特徵在於，該些金屬插銷堆疊層是選 自由鋁銅合金、鎢金屬、鈦金屬或上述任意組合的群組。
6.根據權利要求4所述的微機電前處理結構，其特徵在於，該保護層為一鈍性金屬材 料保護層或一非有機材料保護層。
7.一種微機電前處理結構，應用於半導體製程，其特徵在於，該微機電前處理結構包含一矽基底；以及一絕緣層，位於該矽基底上，該絕緣層內包含 一微結構；多個金屬電路，與該微結構平行並排； 多個金屬插銷堆疊層，位於該微結構的周側；以及一金屬連接層，與該些金屬電路電性連接，且該金屬連接層內藏於該絕緣層表面下，借 以避免該金屬連接層在蝕刻該些金屬插銷堆疊層時受到侵蝕破壞。
8.根據權利要求7所述的微機電前處理結構，其特徵在於，該些金屬插銷堆疊層是選 自由鋁銅合金、鎢金屬、鈦金屬或上述任意組合的群組。
全文摘要
本發明涉及一種微機電前處理方法及結構，可應用於半導體製程。微機電前處理方法為在矽基底上形成內含微結構、多個金屬插銷堆疊層、多個金屬電路與金屬連接層的絕緣層。其中微結構與金屬電路平行並排於絕緣層內，金屬插銷堆疊層位於微結構的周側，而金屬連接層與金屬電路電性連接。接著，金屬連接層為外露於絕緣層表面受保護層保護，或內藏於絕緣層表面下受絕緣層覆蓋之下，進行蝕刻去除金屬插銷堆疊層及後續製程步驟。藉此避免金屬連接層於蝕刻過程中遭受侵蝕而破壞結構。
文檔編號B81B7/02GK102030304SQ20091017451
公開日2011年4月27日 申請日期2009年9月28日 優先權日2009年9月28日
發明者劉政諺, 陳曉翔 申請人:微智半導體股份有限公司