製造薄膜電晶體的方法
2023-06-01 06:40:51 1
專利名稱：製造薄膜電晶體的方法
技術領域：
本發明涉及一種製造薄膜電晶體的方法，並且更具體地涉及一種製造具有低閾值電壓和低洩漏電流的薄膜電晶體的方法。
背景技術：
通常，薄膜電晶體(TFT)包括溝道、形成在溝道兩側的源極和漏極、以及形成在該溝道上的柵極。
根據在源極/漏極區域中摻雜的摻雜劑，將溝道分為n型溝道和p型溝道。例如在p型溝道的情況下，摻雜劑是硼(B)，而在n型溝道的情況下，摻雜劑是磷(P)或砷(As)。
常規TFT的結構是在源極和漏極之間形成短溝道。最近，提出一種在源極與漏極之間具有多個溝道的鰭式場效應電晶體(FinFET)。在該FinFET具有的結構中，源極和漏極通過具有細小寬度並同時具有相對較大厚度即較高的矽厚度對寬度的比的矽來連接。這種類型的FinFET具有優越的電特性，諸如高電子遷移率、低閾值電壓、低亞閾擺幅(subthreshold swing)以及低洩漏電流。
美國專利US6,413,802 B1中公開了一種FinFET結構以及製造其的方法。
為了製造具有FinFET結構的常規TFT(FinFET結構的TFT)，必須在絕緣矽(SOI)襯底上進行薄膜工藝。這是因為具有細小寬度並同時具有相對較大厚度即較高的矽厚度對寬度的比的矽溝道必須形成在具有FinFET結構的TFT中，並且用於形成溝道的材料必須是單晶矽層，以提高通過溝道的電子遷移率。也就是，如果不使用單晶矽層形成具有細小寬度的溝道，那麼該溝道的電特性就降低了，並且該驅動電壓和閾值電壓會增加。
該SOI襯底具有其中矽單晶形成在絕緣膜上的結構。然而由於SOI襯底昂貴，製造成本較高。同時，通常矽的厚度比溝道的寬度小得多。難以得到較高的厚度對寬度的比。
因此，需要開發一種製造具有改進電特性的薄膜電晶體的方法，其通過改善矽的矽厚度對寬度的比而不使用單晶矽層。
發明內容
本發明提供一種製造薄膜電晶體的方法，其具有高電子遷移率、低閾值電壓、低亞閾擺幅以及低洩漏電流。
根據本發明的一方面，提供一種製造薄膜電晶體的方法，包括在襯底上形成非晶矽層；在襯底上通過對該非晶矽層構圖形成源極、漏極、以及電地置於該源極與漏極之間的多個溝道的區域；對該溝道的區域進行退火，在該溝道表面上順序形成柵極氧化物膜和柵極電極；使用預定的離子元素摻雜該源極區域和漏極區域。
通過參照附圖詳細描述本發明的示範實施例，可以更加清楚地看到本發明的上述以及其它特徵和優點，其中圖1A至1G的圖用於說明製造根據本發明實施例的薄膜電晶體的方法；圖2為通過所用能量密度為800Mj/cm2的雷射退火而晶化的溝道區域的SEM圖；圖3為圖2中區域A的放大照片；圖4為圖2中區域B的放大照片；和圖5為圖2中區域C的放大照片。
具體實施例方式
現在將參照附圖更加全面地描述本發明，附圖中示出本發明的示範實施例。
圖1A至1G的圖用於說明製造根據本發明實施例的薄膜電晶體的方法。
參照圖1A，在玻璃襯底10上形成緩衝層20，並且在該緩衝層20上形成非晶矽層30。優選地，所形成的非晶矽層30的厚度為1-500nm。
通過在非晶矽30與玻璃襯底10之間插入緩衝層20，緩衝層20提高了非晶矽30與玻璃襯底10之間的界面特性和粘附性。而且，該緩衝層20在玻璃襯底10上用作絕緣層。該緩衝層20可以由SiO2或SiN形成，並且也可以由其它材料形成。
可以通過等離子體增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、或離子束形成該緩衝層20和非晶矽層30。
參照圖1B，通過將非晶矽層30構圖成預定的形狀在該緩衝層20上形成源極區域32、漏極區域34、以及溝道區域36，溝道區域36中多個溝道電地置於源極區域32和漏極區域34之間。這裡所形成的源極區域32和漏極區域34彼此之間的距離為10-10000nm。在源極區域32和漏極區域34之間形成的帶狀的溝道36具有的細小寬度為10-10000nm。
參照圖1C，該溝道區域36通過雷射束退火，使得溝道晶化。雷射束的能量密度優選地為300-2000mJ/cm2。另外，源極區域32和漏極區域34可以與溝道區域36一起退火。
圖1D所示為通過退火晶化的溝道37、源極33以及漏極35。參照圖1D，由於該溝道37、源極33以及漏極35之間的幾何結構，由具有細小寬度的溝道37在退火期間所吸收的熱量並不容易輻射到外部，但影響晶化了的溝道37的晶粒尺寸。也就是，得到溝道37的大尺寸晶粒結構，並且晶粒尺寸越大，中斷電子遷移的晶界數目越降低。因此，該溝道區域36具有高的電子遷移率。另一方面，由源極33和漏極35所吸收的熱量相比於溝道37更容易輻射。相應地，源極33和漏極35比溝道37或非晶結構具有相對更小的晶體結構。
同時，在雷射輻射期間，因為對矽帶的雷射晶化作用，相比於原始溝道36，所晶化的溝道37的厚度大大地增加了，並且寬度大大地降低了。矽的厚度對寬度的比高。因此，溝道37同時具有三面，上表面37a以及具有相同大小的兩個側表面37b。
參照圖1E，在所晶化的溝道37的上表面37a和兩個側表面37b上都形成柵極氧化物膜40和柵極電極50。其對該溝道提供更強的電控制效果。於是就得到了低閾值電壓、低亞閾擺幅以及低洩漏電流的TFT。
首先，通過感應耦合等離子體化學氣相沉積(ICPCVD)、等離子體增強化學氣相沉積(PECVD)或低壓化學氣相沉積(LPCVD)形成該柵極氧化物膜40和柵極電極50。在形成柵極氧化物膜40和柵極電極50之後，在溝道37的所選擇部分上，也就是在溝道37的上表面37a和兩個側表面37b上，通過蝕刻工藝，將柵極氧化物膜40和柵極電極50形成預定的圖案。
由諸如SiO2的絕緣材料形成的柵極氧化物膜40的厚度為10-3000。由Cr、Al、MoW或多晶矽形成的柵極電極50的厚度為10-10000。
根據本發明的實施例，該柵極氧化物膜40和柵極電極50形成在部分溝道37上。但是在本發明的另一實施例中，該柵極氧化物膜40和柵極電極50可以形成在溝道37的整個表面上。
參照圖1F和1G，在源極區域32和漏極區域34中摻雜預定的摻雜劑。該摻雜劑可以是從由B、P和As組成的組中選擇的至少一種。源極區域32和漏極區域34中的每個可以包括1×1019-1×1022原子/cm2的摻雜劑元素。
可以通過離子注入法、離子簇射法(ion showering method)或等離子體摻雜法來摻雜該摻雜劑。
如果柵極氧化物膜40和柵極電極50隻形成在部分溝道37的表面上，可以在溝道37的沒有形成柵極氧化物膜40和柵極電極50的區域38和39上進一步摻雜元素離子。
在摻雜離子元素之後，使用低溫爐或雷射束，通過激活所摻雜的區域，可以對該源極區域32和漏極區域34退火。
圖2為通過使用能量密度為800Mj/cm2的雷射的退火而晶化的溝道區域的SEM圖像。圖3至5分別是圖2中區域A、B和C的放大圖。
參照圖2至5，在溝道37中得到大的晶粒尺寸。可以看到，在溝道37與源極/漏極33和35之間的連接區域中得到的晶粒結構小於溝道區域36的晶粒結構。而且可以看到，每一非晶結構和晶體結構都共同存在於該源極33和漏極35中。
根據本發明的製造TFT的方法具有下列優點。
可製造有高電子遷移率、低閾值電壓、低洩漏電流及低驅動電壓的TFT。
而且，由於該柵極電極控制多個溝道中的每一個，可以製造具有高開關特性的TFT。
而且，可以使用形成在玻璃襯底上的非晶矽層，而不使用昂貴SOI襯底的常規單晶矽層來製造具有多溝道的TFT。而且，可以保持根據多溝道的優越器件特性，並且降低了製造成本。
根據本發明的製造TFT的方法特別適合應用於使用塑料襯底的有源矩陣液晶顯示器(AMLCD)半導體存儲器件。除了作為AMLCD半導體存儲器件之外，該TFT也可以應用於任何其中TFT用作開關器件或放大器件的電子器件。
雖然已經參照本發明的示範實施例特別描述和說明了本發明，但是本領域的技術人員應該理解的是，不脫離如下面的權利要求所定義的本發明的精神和範圍，在此可以對形式和細節做出各種修改。
權利要求
1.一種製造薄膜電晶體(TFT)的方法，包括在襯底上形成非晶矽層；通過對該襯底上的該非晶矽層構圖形成源極、漏極、以及電地置於該源極與該漏極之間的多個溝道的區域；對該溝道的區域進行退火；在該溝道表面上順序形成柵極氧化物膜和柵極電極；以及使用預定的離子元素摻雜該源極區域和該漏極區域。
2.如權利要求1的方法，其中該溝道具有上表面和兩個側面，並且該柵極氧化物膜和柵極電極順序地形成在該溝道的該上表面和該兩個側面上。
3.如權利要求1的方法，進一步包括摻雜該元素離子之後對該源極區域和該漏極區域進行退火。
4.如權利要求1的方法，其中該非晶或晶化了的矽層形成為1-500nm的厚度。
5.如權利要求1的方法，其中該多個溝道在該源極區域與該漏極區域之間形成為帶狀。這些帶具有相對較高的矽溝道厚度對寬度的比，0.1-100。
6.如權利要求1的方法，其中該多個溝道中的每個形成為10-5000nm的寬度。
7.如權利要求1的方法，其中該源極區域與該漏極區域以彼此之間10-10000nm的距離形成。
8.如權利要求1的方法，其中該柵極氧化物膜由絕緣材料形成至10-3000的厚度。
9.如權利要求1的方法，其中該柵極電極由Cr、Al、MoW或多晶矽形成。
10.如權利要求9的方法，其中該柵極電極形成至10-10000的厚度。
11.如權利要求1的方法，其中該摻雜元素是從B、P和As組成的組中選擇的至少一種。
12.如權利要求11的方法，其中該源極區域和該漏極區域中的每個包括1×1019-1×1022原子/cm2的摻雜元素。
13.如權利要求1的方法，其中在該溝道的表面上順序形成該柵極氧化物膜和該柵極電極。
14.如權利要求13的方法，進一步在該溝道區域的其上沒有形成該柵極氧化物膜和該柵極電極的區域上摻雜該預定的離子元素。
15.如權利要求14的方法，其中該摻雜元素是從由B、P和As組成的組中選擇的至少一種。
16.如權利要求1的方法，其中該襯底是玻璃或塑料襯底、或者其中形成有緩衝層的玻璃或塑料襯底。
17.如權利要求16的方法，其中該緩衝層由SiO2或SiN形成。
18.如權利要求1的方法，其中通過雷射束進行該退火。
19.如權利要求18的方法，其中該雷射束的能量密度為300-2000mJ/cm2。
20.如權利要求1的方法，其中該源極區域和該漏極區域也與該溝道區域一起退火。
全文摘要
本發明提供一種製造薄膜電晶體的方法。該方法包括在襯底上形成非晶矽；在襯底上通過對該非晶矽構圖形成源極、漏極、以及電地置於該源極與漏極之間的多個溝道的區域；對溝道的區域進行退火；在該溝道表面上順序形成柵極氧化物膜和柵極電極；以及使用預定的離子元素摻雜該源極區域和漏極區域。
文檔編號H01L21/336GK1753156SQ20051008193
公開日2006年3月29日 申請日期2005年7月8日 優先權日2004年9月25日
發明者殷華湘, 鮮于文旭, 野口隆, 趙世泳, 鄭智心 申請人:三星電子株式會社