顯示器的閘極驅動電路的製作方法
2023-05-31 11:54:01 1
專利名稱：顯示器的閘極驅動電路的製作方法
顯示器的閘極驅動電路
技術領域：
本發明涉及一種顯示器的閘極驅動電路，特別涉及一種可有效減少電晶體發生漏電流的顯示器閘極驅動電路。
背景技術：
液晶顯示器(liquid crystal display, LCD)係利用電場來控制具有介電異向性的液晶分子，以改變光的穿透性，依此來顯示影像。液晶顯示器通常包含一顯示面板具有矩陣排列的像素以及一驅動電路用來驅動該顯示面板。上述的驅動電路一般分為源極驅動電路和閘極驅動電路，源極驅動電路是將輸入資料轉換成資料信號，而閘極驅動電路會產生用於驅動像素的掃描信號，以顯示對應該輸入資料的影像。源極驅動電路和閘極驅動電路可根據由時序控制器產生之控制信號所決定的時序來進行操作。現今，為了降低顯示器的成本，採用非晶矽(amorphous-Si)薄膜電晶體技術來設計液晶顯示器的閘極驅動電路已逐漸成為主流的趨勢。然而，非晶矽薄膜電晶體元件會因為長時間的使用，或者是高偏壓施加而產生臨界電壓漂移的問題，進而影響到驅動電路的穩定度，造成畫面的顯示品質下降。現有的閘極驅動電路中，一般是由多級的移位暫存器(shift register)串聯而成，移位暫存器輸出的閘極脈衝訊號也會提供給下一級的移位暫存器作為一個輸入信號， 相關專利可參考US7, 825，887和Tff 200813920。圖I顯示一種現有的顯示器的閘極驅動電路的部分電路示意圖。閘極驅動電路用來根據預定的時序產生脈衝信號，脈衝信號會送到閘極線，藉此來控制顯示面板之像素內的薄膜電晶體的開關。如圖I所示，電晶體Tll作為起始的開關，電晶體T12作為脈衝開關， 當起始脈衝信號ST將電晶體Tll打開時，會對存儲電容Cb進行充電，當時脈信號CLK處於高電位時，存儲電容Cb進行放電，藉此提供電壓信號Vn給顯示面板的第N條閘極線，作為輸出信號OUT (N)。電晶體T12通常稱為上拉電晶體，因為需對整條閘極線充電，所以上拉電晶體T12 必須提供高電流，若上拉電晶體T12無法提供足夠的電流，則對應該條閘極線的像素將無法正常工作。電晶體T13和電晶體T14作為下拉電晶體，其能將送到閘極線的信號下拉到接近參考電壓信號Vss的電壓水平。具體來說，通過重置信號RESET將電晶體T13和電晶體T14 開啟時，電晶體T14可將節點Ql的電壓下拉到接近參考電壓信號Vss的電壓水平，而電晶體T13可將節點Q2的電壓下拉到接近參考電壓信號Vss的電壓水平。然而，由於需在上拉電晶體T12提供高電壓，因此閘極驅動電路容易產生雜訊，故需再增加其他輔助的雜訊抑制電路，一般有採用電晶體以數位訊號處理的方式來抑制雜訊，但因需要的電晶體元件較多，佔用了較大的布線(layout)面積，對於顯示器中窄邊框的產品來說，因面積不足而無法達成。
圖2顯示現有的顯示器的閘極驅動電路用來抑制雜訊的部分電路示意圖。為了降低雜訊，現有的閘極驅動電路採用電容耦合的方式來控制雜訊。如圖2所示的等效電路中， 在電晶體T21和電晶體T22間的連接節點Pl與時脈信號CLK之間插入一耦合電容Cp，如此可以使用較少的電晶體元件來達到抑制雜訊的效果，相對的布線面積也會減少，從而有利於顯示器中窄邊框產品的開發。然而，在圖2所示的電路中，由於節點Ql的電壓會被拉到兩倍於時脈信號CLK的電壓水平，因此電晶體T21的源極和汲極間的電壓Vds過高，導致漏電流增大，而節點Ql 的電壓也會因電晶體T21產生漏電流的現象而跟著下降，致使閘極驅動電路驅動的能力下降，容易造成相應閘極線之像素無法正常工作的情況。
發明內容本發明之一目的在於提供一種顯示器的閘極驅動電路，以解決閘極驅動電路內之電晶體容易產生漏電流的問題。本發明之另一目的在於提供一種顯示器的閘極驅動電路，以提升閘極驅動電路之驅動電壓的穩定性，提高閘極驅動電路的可靠度。本發明一方面提供一種顯示器的閘極驅動電路，其特徵在於，所述電路包含一第一節點，其根據一起始信號的時序，在一段時間內保持一高電壓水平，而在另一段時間內保持一低電壓水平；一第一電晶體，其耦接於該第一節點和一參考電壓信號輸入端，當該第一電晶體開啟時，該第一節點的電壓會被下拉到接近該參考電壓信號的電壓；一第二電晶體， 其一端與該第一電晶體電性連接，另一端與該參考電壓信號輸入端電性連接；一第二節點， 位於該第一電晶體和該第二電晶體的連接端；一電容，設置於該第二節點和一時脈信號輸入端，該電容用於抑制雜訊的產生；一第三電晶體，設置於該第一電晶體和該參考電壓信號輸入端之間，該第三電晶體與該第一電晶體串聯連接；以及一輸入端，設置於該第一電晶體和該第三電晶體之間；其中當該第一節點處於該高電壓水平時，該輸入端被提供一預定高電位，以降低該第一電晶體兩端的電位差。在本發明之顯示器的閘極驅動電路中，提供該預定高電位給該輸入端是藉由將一驅動電壓信號反饋進入該輸入端來達成。在本發明之顯示器的閘極驅動電路中，該第一電晶體的閘極與該第三電晶體的閘極電性連接。在本發明之顯示器的閘極驅動電路中，所述電路更包含一第四電晶體，設置於該第三電晶體和該參考電壓信號輸入端之間，該第四電晶體與該第三電晶體串聯連接。在本發明之顯示器的閘極驅動電路中，該第三電晶體的閘極與該第四電晶體的閘極電性連接。在本發明之顯示器的閘極驅動電路中，提供予該輸入端的該預定高電位是用以降低該第一電晶體之源極和閘極兩端的電位差。本發明另一方面提供一種顯示器的閘極驅動電路，其特徵在於，所述電路包含一第一節點，其根據一起始信號的時序，在一段時間內保持一高電壓水平，而在另一段時間內保持一低電壓水平；一第一電晶體，該第一電晶體的第一端耦接至該第一節點，而該第一電晶體的第二端耦接至一參考電壓信號輸入端；一第二電晶體，該第二電晶體的第一端與該第一電晶體的第三端電性連接並在其間形成一第二節點，該第二電晶體的第二端耦接至該參考電壓信號輸入端，而該第二電晶體的第三端耦接至該第一節點；一電容，其一端與該第一電晶體和該第二電晶體間的該第二節點電性連接，另一端與一時脈信號輸入端電性耦接；至少一電晶體，設置在該第一電晶體和該參考電壓信號輸入端之間，該至少一電晶體與該第一電晶體串聯連接；以及一輸入端，設置於該第一電晶體和該至少一電晶體之間；其中當該第一節點處於該高電壓水平時，該輸入端被提供一預定高電位，以降低該第一電晶體的第一端和第二端兩端的電位差。在本發明之顯示器的閘極驅動電路中，提供該預定高電位給該輸入端是藉由將一驅動電壓信號反饋進入該輸入端來達成。在本發明之顯示器的閘極驅動電路中，該第一電晶體的第三端為閘極，其與該至少一電晶體的閘極電性連接。在本發明之顯示器的閘極驅動電路中，當該第一電晶體和該至少一電晶體開啟時，該第一節點的電壓會被下拉到接近該參考電壓信號的電壓。在本發明之顯示器的閘極驅動電路中，該第一電晶體的第一端和第二端分別為汲極和源極，而提供予該輸入端的該預定高電位是用以降低該第一電晶體之源極和閘極兩端的電位差。本發明再一方面提供一種顯示器的閘極驅動電路，其特徵在於，所述電路包含一第一節點，其會根據一起始信號和一時脈信號，將一驅動信號傳送到一輸出端，該輸出端電性連接至一閘極線；一第一電晶體，該第一電晶體的第一端耦接至該第一節點，而該第一電晶體的第二端耦接至一參考電壓信號輸入端；一第二電晶體，該第二電晶體的第一端與該第一電晶體的第三端電性連接，該第二電晶體的第二端耦接至該參考電壓信號輸入端，而該第二電晶體的第三端耦接至該第一節點；一第三電晶體，設置於該第一電晶體和該參考電壓信號輸入端之間，該第三電晶體與該第一電晶體串聯連接；一第四電晶體，設置於該第三電晶體和該參考電壓信號輸入端之間，該第四電晶體與該第三電晶體串聯連接；以及一輸入端，設置於該第三電晶體和該第四該電晶體之間，其中該輸入端接收從該輸出端反饋進來的該驅動電壓。在本發明之顯示器的閘極驅動電路中，更包含一起始電晶體，設置於該起始信號之輸入端和該第一節點之間；以及一時脈電晶體，設置於該時脈信號之輸入端和該第一節點之間。在本發明之顯示器的閘極驅動電路中，更包含一存儲電容，設置於該第一節點和該輸出端之間。在本發明之顯示器的閘極驅動電路中，更包含一第一下拉電晶體，設置於該第一節點和該參考電壓信號輸入端之間；以及一第二下拉電晶體，設置於該輸出端和該參考電壓信號輸入端之間，其中當該第一下拉電晶體和該第二下拉電晶體基於一重置信號而導通時，會將該第一節點和該輸出端的電壓下拉至該參考電壓信號輸入端的電壓。在本發明中，通過在第一電晶體和參考電壓信號輸入端之間串聯至少一電晶體， 如第三電晶體和第四電晶體，並且當第一節點在高電壓水平時，提供預定高電位給位在第一電晶體和第三電晶體之間的輸入端，或位在第三電晶體和第四電晶體之間的輸入端，例如，將對應該級之閘極線的驅動電壓信號反饋進入該輸入端，所提供的該預定高電位能夠使得第一電晶體源極和汲極間的電位差降低，藉此第一電晶體不致於產生漏電流而使得第一節點上之電壓降低而導致像素驅動電壓不足的情形，因此本發明能夠有效解決閘極驅動電路之驅動電壓穩定性的問題，提高閘極驅動電路的可靠度，進一步提升顯示面板的畫面顯示品質。為讓本發明的上述內容能更明顯易懂，下文特舉優選實施例，並配合所附圖式，作詳細說明如下
圖I顯示一種現有的顯示器的閘極驅動電路的部分電路示意圖。圖2顯示現有的顯示器的閘極驅動電路用來抑制雜訊的部分電路示意圖。圖3顯示根據本發明第一實施例的顯示器閘極驅動電路的電路示意圖。圖4顯示根據本發明第二實施例的顯示器閘極驅動電路的電路示意圖。圖5顯示根據本發明第三實施例的顯示器閘極驅動電路的電路示意圖。
具體實施方式
以下各實施例的說明是參考附加的圖式，用以例示本發明可用以實施的特定實施例。在本發明說明書及權利要求當中使用了某些詞彙來指稱特定的元件，本領域技術人員應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。在通篇說明書及權利請求當中所提及的「包含」為一開放式的用語，故應解釋成 「包含但不限定於」。此外，「耦接」一詞在此包含任何直接及間接的電性連接手段，因此若本說明書文中描述第一元件耦接於第二元件，則代表第一元件可直接電性連接於第二元件， 或通過其他元件或連接手段間接地電性連接至第二元件。並且，在說明書和附圖中，結構相似的單元是以相同標號表示。在本發明中，顯示器可為液晶顯示器或主動式液晶顯示器(AMOIXD),顯示器包含像素呈矩陣排列的一顯示面板以及用來驅動該顯示面板的一驅動電路。該驅動電路分為源極驅動電路和閘極驅動電路，源極驅動電路用來將輸入的影像資料轉換成資料信號，而閘極驅動電路會根據時脈控制器產生的時序，來產生用於驅動像素的掃描信號，以顯示對應該資料信號的影像。本發明著重在閘極驅動電路的改良，以減少閘極驅動電路內部之電晶體發生漏電流的情形，藉此提升閘極驅動電路的穩定性，從而提升顯示面板的畫面顯示品質。此外，特別是在閘極驅動電路內部之電晶體實現為採用非晶矽(amorphous-Si)薄膜電晶體技術而製成的電晶體時，本發明所提供之防止電晶體發生漏電流的解決方案，其效果更佳。圖3顯示根據本發明第一實施例的顯示器閘極驅動電路的電路示意圖。雖然圖3 中僅例示了一級的電路，但本領域技術人員可以理解到，整合的閘極驅動電路是由若干級的電路串聯而成，每一級的電路對應驅動顯示面板中的一或多條閘極線，本級的電路除了提供掃描信號給對應的閘極線之外，也會提供一個輸出信號作為下一級電路的一個輸入。如圖3所示，閘極驅動電路中包含一第一電晶體T31、一第二電晶體T32、一第三電晶體T33和一電容Cp，第一電晶體T31的一端與第二電晶體T32耦接的電性接點上具有一第一節點Q1，而第一電晶體T31的另一端與第二電晶體T32耦接的電性接點上具有一第二節點Pl。此外，在第一電晶體T31和第三電晶體T33之間具有一輸入端30。首先，當接收到一起始信號ST，起始信號ST在高電壓水平時會將電晶體Tsl開啟， 並接著對存儲電容Cb充電。而當電容充電完成時，時脈信號CLK處於高電位狀態，電晶體 Ts2關閉，使得存儲電容Cb開始放電，藉此提供驅動電壓給顯示面板內的第N條閘極線，作為輸出信號OUT (N)。此外，在通過重置信號RESET將電晶體Tdl和電晶體Td2開啟時，電晶體Tdl可將節點Ql的電壓下拉到接近參考電壓信號Vss的電壓水平，而電晶體Td2可將輸出信號OUT(N)的電壓下拉到接近參考電壓信號Vss的電壓水平，此時輸出至第N條閘極線的電壓保持低電位。具體來說，第一節點Ql會根據該起始信號的時序，在一段時間內保持高電壓水平，而在另一段時間內保持低電壓水平。當第一節點Ql在高電壓水平時，會對存儲電容Cb 進行充電，而存儲電容Cb放電時的高電壓會輸入對應該級的掃描線,作為掃描信號，以驅動該級之掃描線所對應的像素。另外，當起始信號ST在低電壓水平時，節點Ql的電壓容易受到時脈信號CLK的影響而呈現微幅高低起伏的情形，因此需要雜訊抑制電路來減低此雜訊對整體電路的影響。 如圖3所示，當起始信號ST在低電壓水平，而節點Ql受時脈信號CLK影響處於微幅高電位時，此微幅高電位仍不足將第二電晶體T32開啟，但時脈信號CLK的高電位會將第一電晶體 T31和第三電晶體T33導通，因此節點Ql的微幅高電位會被拉至參考電壓Vss，即接地電位。再者，當起始信號ST在高電壓水平時，節點Ql上的高電位會將第二電晶體T32開啟，參考電壓Vss的接地電位傳遞到節點Pl，此時第一電晶體T31和第三電晶體T33在理想情況下為關閉狀態，節點Ql上的高電位因而能對電容Ql進行充電。由於驅動掃描線上對應之像素需要相當高的電流，也就是說，在第一節點Ql上的高電壓需要的電壓相當大，這就容易使得閘極驅動電路中的電晶體，如第一電晶體T31，產生漏電流，而第一電晶體T31發生漏電流現象時，第一節點Ql上的高電壓會跟著降低，進而容易導致像素之驅動電壓不足的問題，使得該掃描線所對應的像素無法正常工作。本發明通過在第一電晶體T31串聯至少一電晶體，如第三電晶體T33，並且當第一節點Ql在高電壓水平時，提供一預定高電位給位在第一電晶體T31和第三電晶體T33之間的輸入端30，例如將對應該級之閘極線的驅動電壓，即輸出信號OUT(N)，反饋進入該輸入端30，而所提供的該預定高電位能夠使得第一電晶體T31兩端的電位差降低，藉此能夠有效減少第一電晶體T31發生漏電流的情況，進而有效解決閘極驅動電路之驅動電壓穩定性的問題。以下將詳細說明根據本發明實現的第一實施例的閘極驅動電路的電路配置示意圖。第一電晶體T31稱接於第一節點Ql和一參考電壓信號Vss輸入端之間,第二電晶體T32的一端與第一電晶體T31電性連接，另一端與參考電壓信號Vss輸入端電性連接。具體來說，第一電晶體T31的第一端311耦接至第一節點Q1，第一電晶體T31的第二端312耦接至參考電壓信號Vss輸入端；而第二電晶體T32的第二端322耦接至參考電壓信號Vss輸入端，第二電晶體T32的第三端323耦接至第一節點Ql。第一電晶體T31的第三端313與第二電晶體T32的第一端321電性連接。也就是說，在具體的電路配置中，第一電晶體T31 的閘極313是與第二電晶體T32的源極或汲極電性連接，而第二電晶體T32的閘極電性連接至第一節點Ql。在上述電路配置中，當第一電晶體T31開啟而第三電晶體T33也隨著開啟時，第一節點Ql的電壓會被下拉到接近參考電壓信號Vss的電壓。如前所述，第一節點Ql會根據起始信號的時序，在一段時間內保持高電壓水平， 而在另一段時間內保持低電壓水平，該高電壓水平透過存儲電容Cb的充放電作為像素的驅動電壓，其所需的電壓相當高。當第一節點Ql處於高電壓狀態，而第一電晶體T31關閉時，容易導致第一電晶體T31發生漏電流的現象，進而使得第一節點Ql上的驅動電壓電壓不足。關於此點，本發明提出的具體解決方案將於後文詳細描述。在第一電晶體T31和第二電晶體T32的連接端具有第二節點Pl。具體來說，第一電晶體T31的第三端313與第二晶體T32管的第一端321電性連接並在其間形成第二節點 P1。也就是說，在具體的電路配置中，第一電晶體T31的閘極與第二電晶體T32的源極或汲極的連接端具有第二節點Pl。電容Cp設置於第二節點Pl和來自時脈控制器的時脈信號CLK的輸入端。具體來說，電容Cp的一端是與第一電晶體T31和第二電晶體T32間的第二節點Pl電性連接，而電容Cp的另一端是與該時脈信號CLK輸入端電性耦接。通過在第二節點PI和時脈信號CLK輸入端之間插入耦合電容Cp，藉此可使用較少的電晶體元件來抑制閘極驅動電路中因高驅動電壓所容易引起的雜訊，避免了節點Ql受時脈信號CLK影響而導致的微幅電壓變動，也因此閘極驅動電路在顯示面板上的布線面積可以減少，非常有利於顯示器中窄邊框產品的開發。本發明中，閘極驅動電路中具有至少一電晶體，如圖3所示的第三電晶體T33，其設置在第一電晶體T31和參考電壓信號Vss輸入端之間，該至少一電晶體(或第三電晶體 T33)與第一電晶體T31串聯連接。具體來說，第三電晶體T33的第一端331與第一電晶體 T31的第二端312電性連接，第三電晶體T33的第二端332與參考電壓信號Vss輸入端電性耦接，而第三電晶體T33的第三端333與第一電晶體T31的第三端313電性連接。也就是說，在具體的電路配置中，第一電晶體T31的閘極與第三電晶體T33的閘極電性連接，以使得第一電晶體T31和第三電晶體T33形成串聯的連接架構。在本發明第一實施例中，當第一節點Ql處於高電位水平時，位在第一電晶體T31 和第三電晶體T33之間的輸入端30會被提供一預定高電位。舉例來說，將對應該級之閘極線的驅動電壓，即輸出信號OUT (N)，反饋進入該輸入端30，也就是說，要將第一節點Ql上的高電位水平輸出給當級相對應的閘極線時，會提供該預定高電位給輸入端30。此時，第一電晶體T31源極和汲極間的電壓Vds會降低，例如減小一半，並使得第一電晶體T31閘極和源極間的電壓Vgs幾乎為零，因此能夠有效抑制第一電晶體T31可能發生的漏電流。這時，因為第一電晶體T31漏電流的情況被抑制，第一節點Ql上的高電位水平就不會因而降低，也就能夠維持閘極驅動電路之驅動電壓的穩定性，使得相應閘極線上的像素能夠被正常地驅動。圖4顯示根據本發明第二實施例的顯示器閘極驅動電路的電路示意圖。與圖3 所示的第一實施例相較，在圖4所示的第二實施例中，閘極驅動電路更包含一第四電晶體T34，其設置在第三電晶體T33和參考電壓信號Vss輸入端之間，第四電晶體T34與第三電晶體T33串聯連接。在具體的電路配置中，第四電晶體T34的閘極與第三電晶體T33的閘極電性連接，以使得第四電晶體T34和第三電晶體T33形成串聯的連接架構。進一步來說， 第一電晶體T31、第三電晶體T33和第四電晶體T34都是相互串聯連接的。在本發明第二實施例中，增加了上述第四電晶體T34的配置，使得第三電晶體T33 和第四電晶體T34可以與第一電晶體T31 —起分攤第一節點Ql與參考電壓信號Vss輸入端之間的電壓差。也就是說，第三電晶體T33和第四電晶體T34的配置可以減輕第一電晶體T31源極和汲極間的電壓Vds的電壓負荷，減少第一電晶體T31發生漏電流的現象。而且，本實施例中配置了兩個電晶體，即第三電晶體T33和第四電晶體T34，對於減輕第一電晶體T31源極和汲極間的電壓Vds之電壓負荷的效果更為顯著，更能有效降低第一電晶體 T31發生漏電流的機會。另一方面，本發明第二實施例與第一實施例相同的是，輸入端30也是設在第一電晶體T31和第三電晶體T33之間。與第一實施例相較，在第二實施例中，當第一節點Ql處於高電壓水平時，因配置了第四電晶體T34，提供給位在第一電晶體T31和第三電晶體T33 間之輸入端30的預定高電位可以減低，因而更提高了電路的穩定性。圖5顯示根據本發明第三實施例的顯示器閘極驅動電路的電路示意圖。本發明第三實施例與第二實施例的差別在於，在第三實施例中，是在第三電晶體T33與第四電晶體 T34之間設置輸入端30。當第一節點Ql處於高電壓水平時，提供給輸入端50預定高電位， 舉例來說，將對應該級之閘極線的驅動電壓，即輸出信號OUT(N)，反饋進入該輸入端30，以減少第一電晶體T31發生漏電流的情形。另一方面，與第二實施相較，提供給位在第三電晶體T33和第四電晶體T34間之輸入端50的預定高電位更可以減低。藉由本發明上述實施例可以理解到，本發明通過在第一電晶體和參考電壓信號輸入端之間串聯至少一電晶體，如第三電晶體和第四電晶體，並且當第一節點在高電壓水平時，提供預定高電位給位在第一電晶體和第三電晶體之間的輸入端，或位在第三電晶體和第四電晶體之間的輸入端，例如，將對應該級之閘極線的驅動電壓信號反饋進入該輸入端， 所提供的該預定高電位能夠使得第一電晶體源極和汲極間的電位差降低，藉此第一電晶體不致於產生漏電流而使得第一節點上之電壓降低，進而使得像素驅動電壓不足，因此本發明能夠有效解決閘極驅動電路之驅動電壓穩定性的問題，提高閘極驅動電路的可靠度，進一步提升顯示面板的畫面顯示品質。綜上所述，雖然本發明已以優選實施例揭露如上，但上述優選實施例並非用以限制本發明，本領域的普通技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與潤飾，因此本發明的保護範圍以權利要求界定的範圍為準。
權利要求
1.一種顯示器的閘極驅動電路，其特徵在於，所述電路包含一第一節點，其根據一起始信號的時序，在一段時間內保持一高電壓水平，而在另一段時間內保持一低電壓水平；一第一電晶體，其耦接於該第一節點和一參考電壓信號輸入端，當該第一電晶體開啟時，該第一節點的電壓會被下拉到接近該參考電壓信號的電壓；一第二電晶體，其一端與該第一電晶體電性連接，另一端與該參考電壓信號輸入端電性連接；一第二節點，位於該第一電晶體和該第二電晶體的連接端；一電容，設置於該第二節點和一時脈信號輸入端，該第一電晶體、該第二電晶體和該電容用於抑制雜訊的產生；一第三電晶體，設置於該第一電晶體和該參考電壓信號輸入端之間，該第三電晶體與該第一電晶體串聯連接；以及一輸入端，設置於該第一電晶體和該第三電晶體之間；其中當該第一節點處於該高電壓水平時，該輸入端被提供一預定高電位，以降低該第一電晶體兩端的電位差。
2.根據權利要求I所述的顯示器的閘極驅動電路，其特徵在於提供該預定高電位給該輸入端是藉由將一驅動電壓信號反饋進入該輸入端來達成。
3.根據權利要求I所述的顯示器的閘極驅動電路，其特徵在於該第一電晶體的閘極與該第三電晶體的閘極電性連接。
4.根據權利要求I所述的顯示器的閘極驅動電路，其特徵在於，所述電路更包含 一第四電晶體，設置於該第三電晶體和該參考電壓信號輸入端之間，該第四電晶體與該第三電晶體串聯連接。
5.根據權利要求4所述的顯示器的閘極驅動電路，其特徵在於該第三電晶體的閘極與該第四電晶體的閘極電性連接。
6.根據權利要求I所述的顯示器的閘極驅動電路，其特徵在於提供予該輸入端的該預定高電位是用以降低該第一電晶體之源極和閘極兩端的電位差。
7.—種顯示器的閘極驅動電路，其特徵在於，所述電路包含一第一節點，其根據一起始信號的時序，在一段時間內保持一高電壓水平，而在另一段時間內保持一低電壓水平；一第一電晶體，該第一電晶體的第一端耦接至該第一節點，而該第一電晶體的第二端耦接至一參考電壓信號輸入端；一第二電晶體，該第二電晶體的第一端與該第一電晶體的第三端電性連接並在其間形成一第二節點，該第二電晶體的第二端耦接至該參考電壓信號輸入端，而該第二電晶體的第三端耦接至該第一節點；一電容，其一端與該第一電晶體和該第二電晶體間的該第二節點電性連接，另一端與一時脈信號輸入端電性耦接；至少一電晶體，設置在該第一電晶體和該參考電壓信號輸入端之間，該至少一電晶體與該第一電晶體串聯連接；以及一輸入端，設置於該第一電晶體和該至少一電晶體之間；其中當該第一節點處於該高電壓水平時，該輸入端被提供一預定高電位，以降低該第一電晶體的第一端和第二端兩端的電位差。
8.根據權利要求7所述的顯示器的閘極驅動電路，其特徵在於提供該預定高電位給該輸入端是藉由將一驅動電壓信號反饋進入該輸入端來達成。
9.根據權利要求7所述的顯示器的閘極驅動電路，其特徵在於該第一電晶體的第三端為閘極，該第一電晶體的閘極與該至少一電晶體的閘極電性連接。
10.根據權利要求7所述的顯示器的閘極驅動電路，其特徵在於當該第一電晶體和該至少一電晶體開啟時，該第一節點的電壓會被下拉到接近該參考電壓信號的電壓。
11.根據權利要求7所述的顯示器的閘極驅動電路，其特徵在於該第一電晶體的第一端和第二端分別為汲極和源極，而提供予該輸入端的該預定高電位是用以降低該第一電晶體之源極和閘極兩端的電位差。
12.—種顯示器的閘極驅動電路，其特徵在於，所述電路包含一第一節點，其會根據一起始信號和一時脈信號，將一驅動信號傳送到一輸出端，該輸出端電性連接至一閘極線；一第一電晶體，該第一電晶體的第一端耦接至該第一節點，而該第一電晶體的第二端耦接至一參考電壓信號輸入端；一第二電晶體，該第二電晶體的第一端與該第一電晶體的第三端電性連接，該第二電晶體的第二端耦接至該參考電壓信號輸入端，而該第二電晶體的第三端耦接至該第一節佔.一第二節點，位於該第一電晶體和該第二電晶體的連接端；一電容，其一端與該第一電晶體和該第二電晶體間的該第二節點電性連接，另一端與該時脈信號的輸入端電性耦接；一第三電晶體，設置於該第一電晶體和該參考電壓信號輸入端之間，該第三電晶體與該第一電晶體串聯連接；一第四電晶體，設置於該第三電晶體和該參考電壓信號輸入端之間，該第四電晶體與該第三電晶體串聯連接；以及一輸入端，設置於該第三電晶體和該第四該電晶體之間，其中該輸入端接收從該輸出端反饋進來的該驅動電壓。
13.根據權利要求12所述的顯示器的閘極驅動電路，其特徵在於，所述電路更包含一起始電晶體，設置於該起始信號之輸入端和該第一節點之間；以及一時脈電晶體，設置於該時脈信號之輸入端和該第一節點之間。
14.根據權利要求12所述的顯示器的閘極驅動電路，其特徵在於，所述電路更包含 一存儲電容，設置於該第一節點和該輸出端之間。
15.根據權利要求12所述的顯示器的閘極驅動電路，其特徵在於，所述電路更包含 一第一下拉電晶體，設置於該第一節點和該參考電壓信號輸入端之間；以及一第二下拉電晶體，設置於該輸出端和該參考電壓信號輸入端之間，其中當該第一下拉電晶體和該第二下拉電晶體基於一重置信號而導通時，會將該第一節點和該輸出端的電壓下拉至該參考電壓信號輸入端的電壓。
全文摘要
本發明公開了一種顯示器的閘極驅動電路，其利用在連接提供一高電位之節點的電晶體和參考電壓信號輸入端之間串聯至少一電晶體，並在連接該節點之電晶體和該至少一電晶體間的一輸入端提供預定高電位，例如將對應該級之閘極線的驅動電壓，反饋進入該輸入端，而所提供的該預定高電位能夠使得該電晶體源極和汲極間的電位差降低，藉此減少該電晶體發生漏電流的情形，從而提高閘極驅動電路之驅動電壓的穩定性，以提升閘極驅動電路的可靠度。
文檔編號G09G3/36GK102610206SQ20121009048
公開日2012年7月25日 申請日期2012年3月30日 優先權日2012年3月30日
發明者陳世烽 申請人:深圳市華星光電技術有限公司