用低電壓電晶體實現的電子設備的製作方法
2023-06-01 04:37:56 4
專利名稱：用低電壓電晶體實現的電子設備的製作方法
技術領域：
本發明涉及電子領域；更具體地說，本發明涉及必須管理差分電壓(differentiated voltage)的電子設備。
背景技術：
電子設備，例如半導體集成電路(IC)，依賴於包括在其中的半導體器件的端子兩端產生的電壓差的實體，可以被分為不同的種類。通常，這些電壓差可以高於或者可以不高於IC的電源電壓。
更具體地，「標準的」數字IC-例如，屬於互補金屬氧化物半導體(CMOS)類的邏輯電路-必須控制通常等於或低於電源電壓的電壓。所述IC可以用以能夠承受(在其端子兩端)由電源電壓限定上限(在絕對值上)的電壓差的方式設計的低電壓電晶體實現。實際上，由那些電晶體經受的低電壓允許它們在任何條件下正確地起作用(沒有中斷)。例如，低電壓金屬氧化物半導體(MOS)電晶體被以這種方式設計，以避免當對其端子施加低電壓差時(例如，在柵極端子和源極端子之間)出現柵極氧化物損壞或者不期望有的結擊穿。
相反地，存在多種必須管理絕對值高於電源電壓的電壓的IC-例如，非易失性存儲器。特別地，在非易失性存儲器中，需要高電壓通過激活已知的物理現象例如溝道熱電子(CHE)注入和Fowler-Nordheim隧道效應(FNT)來修改在它們的單元中存儲的數據-例如，以便編程和/或擦除這些單元。用在這樣的IC中的電晶體需要能夠承受在其端子兩端的高電壓差，而沒有破壞或者不出現故障；例如，有必要防止引起柵極氧化物損壞或者結擊穿，或者防止引發不期望的CHE注入或者FNT。
結果，例如參考MOS IC的情況，需要以這種方式設計，製造和集成(利用特別的(ad-hoc)製造工藝步驟)高電壓MOS電晶體，以避免出現柵極氧化物損壞或者不期望的結擊穿，即使當高電壓差被施加到其端子(並且尤其是在柵極端子和源極端子之間)時。特別地，高電壓MOS電晶體具有比通常用於標準低電壓MOS電晶體的柵極氧化物層更厚的柵極氧化物層。實際上，柵極氧化物層越厚，由它承受的電壓越高，並且沒有不期望的損壞。
然而，使用高電壓電晶體的必要性限制了用於製造IC的技術。更具體地，即使由於製造技術的發展，使得電晶體尺寸可按比例縮小，允許大大減小低電壓電晶體的尺寸，但在不使承受所需電壓的能力處於危險中的情況下高電壓電晶體的柵極氧化物層也不可以變薄。從而，不可能縮小高電壓電晶體的尺寸，並因此難以獲得由那些包括高電壓電晶體的IC佔用的矽面積的期望的減小。
而且，同時使用低電壓和高電壓電晶體增加了工藝步驟和掩模的數量(例如用於區別高電壓和低電壓電晶體的氧化物厚度)；這對存儲器件的製造工藝有不利的影響。
發明內容
總體上來說，本發明基於用輔助電壓來控制包含在電子設備中的器件的思想。
特別地，本發明提供了一種在獨立權利要求中闡明的解決辦法。本發明的有利實施例在從屬權利要求中進行了描述。
更具體地，本發明的方面提供了一種電子設備。該電子設備包括供應塊，用於提供多個操作電壓、一個或多個操作電路以及分配總線，用於分配至少部分操作電壓到每一操作電路。每一操作電路包括一組器件，用於由分配的操作電壓的一組輸入電壓產生一組輸出電壓。所述輸入和輸出電壓跨越有效範圍。每一器件能夠在其每對端子之間至多承受低於該有效範圍的安全電壓。這些器件由分配的操作電壓的一組輔助電壓控制，其跨越該有效範圍內的輔助範圍，因此施加給其每對端子的電壓之間的差低於該安全電壓。
在本發明的優選實施例中，每一器件是絕緣柵場效應電晶體。
有利地，所述操作電壓彼此均勻地隔開。
通常，每對相鄰的操作電壓之間的差值至多等於電子設備的電源電壓。
在本發明的實施例中，該供應塊包括一個或多個電荷泵(charge pump)，用於生成操作電壓。
在這種情況下，操作電路包括電荷泵本身。
在本發明的實施例中，操作電路包括電壓調節器。
在本發明的實施例中，操作電路包括電壓傳輸電路。
通常，該電子設備是非易失性存儲器。
在這種情況下，操作電路包括行選擇器和列選擇器。
根據本發明的實施例，該電子設備是NAND存儲器。
根據本發明的替代實施例，該電子設備是NOR存儲器。
優選地，該電子設備集成到半導體材料的晶片中。
本發明的另一方面提出了一種包括一個或多個電子設備的系統。
本發明的另一方面提出了一種相應的方法。
本發明的特性化特徵在所附權利要求中闡明。然而，本發明本身及其進一步的特徵和優點將參考下面的詳細描述被最好地理解，所述下面的詳細描述完全藉助非限制性的表示給出，以結合附圖進行理解，其中圖1示出了現有技術中已知的一般非易失性存儲器的示意方塊圖；圖2示出了根據本發明的實施例的非易失性存儲器的示意方塊圖；以及圖3示出了根據本發明的實施例的圖2的非易失性存儲器的示例性電路；圖4示出了根據本發明的第一實施例的正電荷泵的示意圖；圖5A，5B和5C示出了圖4的電荷泵在其三個操作階段期間的多個電路節點的電壓值；圖6A-6F示出了連接到圖4的電荷泵的節點上的施壓電路(forcing circuit)的電路結構；圖7示出了根據本發明的第二實施例的包括在泵中的電壓調節器的電路結構；圖8示出了根據本發明的第三實施例的包括在泵中的電壓調節器的電路結構；圖9示出了根據本發明的第四實施例的負電荷泵的示意圖；圖10A，10B和10C示出了圖9的電荷泵在其三個操作階段期間的多個電路節點的電壓值；以及圖11A-11F示出了連接到圖9的電荷泵的節點上的施壓電路的電路結構；圖12是根據本發明的實施例的適於接收6伏的第一電壓和-3伏的第二電壓的電壓傳輸電路的電子電路示意圖；圖13是根據本發明的實施例的適於接收9伏的第一電壓和-3伏的第二電壓的電壓傳輸電路的電子電路示意圖；圖14是根據本發明的實施例的適於接收6伏的第一電壓和-6伏的第二電壓的電壓傳輸電路的電子電路示意圖；圖15是根據本發明的實施例的適於接收9伏的第一電壓和-6伏的第二電壓的電壓傳輸電路的電子電路示意圖；圖16是根據本發明的實施例的適於接收12伏的第一電壓和-9伏的第二電壓的電壓傳輸電路的電子電路示意圖；以及圖17是根據本發明的實施例的能在其輸入處接收通用電壓值對的通用兩輸入電壓傳輸電路的電子電路示意圖。
具體實施例方式
參考附圖，圖1中示出了非易失性存儲器100，例如快閃E2PROM。該存儲器100包括存儲器單元Mc的矩陣105。典型地，每個存儲器單元Mc由浮柵NMOS電晶體構成。在擦除狀態中，存儲器單元Mc具有低閾值電壓(常規地與邏輯值「1」關聯)。存儲器單元Mc通過注入電荷到其浮置柵極被編程；在編程狀態中，存儲器單元Mc具有高閾值電壓(常規地與邏輯值「0」關聯)。因此，當選擇的存儲器單元Mc被偏置用於讀取時，如果被擦除，該存儲器單元Mc就為導電性的，或者如果被編程，該存儲器單元Mc就為非導電性的。
存儲器單元Mc排列成行和列。存儲器100包括用於矩陣105的每列的位線BL，和用於矩陣的每行的字線WL。存儲器100具有所謂的NOR結構，其中相同列的存儲器單元Mc都並行連接。特別地，每一列的存儲器單元Mc都具有連接到相應的位線BL的漏極端子，同時每一行的存儲器單元Mc都具有連接到相應的字線WL的柵極端子。每一存儲器單元Mc的源極端子接收參考電壓GND(或者接地電壓)。所有的存儲器單元Mc必須被同時擦除。相反地，存儲器100同時讀取/編程字(例如，16位的)。每一個字的位存儲在與單獨的字線WL關聯的存儲器單元Mc中。
類似的考慮應用於其它存儲器結構，例如所謂的NAND結構；在這種情況下，相同列的存儲器單元組互相串聯，以形成相應的串，然後這些串並行連接到相同的位線。
存儲器100進一步包括電源管理單元(PMU)110。PMU 100從存儲器100外部接收接地電壓GND和電源電壓Vdd(例如，相對於接地電壓GND具有3伏的值)。PMU 100提供不同的操作電壓-在圖1示出的實例中，接地電壓GND，電源電壓Vdd和兩個升高電壓(boosted voltage)Vhr和Vhc-其用於對存儲器100執行常規操作(例如，讀取，編程，擦除和校驗)。PMU 110從接地電壓GND和電源電壓Vdd產生升高電壓Vhr，Vhc。升高電壓Vhr，Vhc的絕對值可以高於電源電壓Vdd，例如，範圍從-9伏變化到12伏。為此，PMU包括電荷泵塊115。另外，PMU可以包括電壓調節器塊120。電荷泵塊115包括一個或多個電荷泵(圖中未示出)，其適於從電源電壓Vdd和接地電壓GND產生升高電壓Vhr，Vhc。如果電壓調節器塊120包括在PMU中，那麼升高電壓Vhr，Vhc被提供給電壓調節器塊120，其將它們維持在穩定的電平。
而且，存儲器100接收用於存取存儲字的存儲器單元Mc的選擇頁面的地址碼ADD。地址碼ADD由邏輯信號(GND-Vdd)構成，該邏輯信號(GND-Vdd)由一組位形成(例如8-32)。
所需字線WL的選擇藉助接收電源電壓Vdd，接地電壓GND和升高電壓Vhr的行解碼器選擇器塊125執行。行解碼器選擇器塊125進一步接收一部分地址碼ADD，也就是，行地址RADD，並因此啟動了單獨的字線WL。特別地，行解碼器選擇器塊125將選擇的字線WL偏置到升高電壓Vhr，同時其它字線WL被驅動到接地電壓GND。升高電壓Vhr所採取的值依賴於對選擇的存儲器單元Mc執行的操作(讀取，編程，擦除或者校驗)。例如，在讀取操作期間，使升高電壓Vhr達到稍微高於電源電壓Vdd的值(例如，從3變化到5伏)，而在編程操作期間，使升高電壓Vhr達到比電源電壓高得多的值(例如，從5伏變化到15伏)。
代替地，所需位線的選擇藉助接收電源電壓Vdd和接地電壓GND的列解碼器選擇器塊130執行。列解碼器選擇器塊130接收另一部分地址碼ADD，也就是，列地址CADD，並因此啟動了一組選擇的位線BL。特別地，列解碼器選擇器塊130將選擇的位線BL連接到讀取/編程(R/P)電路135；代替地，其它位線BL與R/P電路135保持絕緣。R/P電路135包括所有的部件(例如，讀出放大器，比較器，參考電流/電壓生成器，脈衝生成器，程序載入電路等等)，其通常是將所需的邏輯值編程到選擇的存儲器單元Mc中以及讀取當前存儲在其中的邏輯值所需的。為了實現所述操作，R/P電路135接收電源電壓Vdd，接地電壓GND和升高電壓Vhc。更具體地，升高電壓Vhc被提供(通過列解碼器選擇器塊135)給所有選擇的位線BL。升高電壓Vhc所採取的值依賴於對選擇的存儲器單元Mc執行的操作(讀取，編程，擦除或者校驗)。例如，在編程操作期間，使升高電壓Vhc達到比電源電壓Vdd高的值(例如5伏)，而在讀取操作期間，使升高電壓Vhc達到低值(例如1伏)。
正如可以看到的，每一電路塊115-130必須控制跨越相應的有效範圍(從最低的控制電壓到最高的控制電壓)的輸入和輸出電壓，其可以高於電源電壓Vdd。
例如，如果在編程操作期間升高電壓Vhr必須採取15伏的值，並且升高電壓Vhc必須採取5伏的值，那麼由電荷泵塊115和行解碼器選擇器塊125的控制電壓跨越的有效範圍等於15伏(也就是從接地電壓GND到升高電壓Vhr)，同時列解碼器選擇器塊130和R/P電路135的有效範圍為5伏(也就是從接地電壓GND到升高電壓Vhc)。
因此，在一些操作條件下，可能發生的是它們的部件(例如MOS電晶體)在其一對端子處接收超過電源電壓Vdd的電壓差(例如，對於包含在電荷泵塊115中的MOS電晶體，其具有提供升高電壓Vhr的端子和接收接地電壓GND的另一端子)。
這些部件必須利用高電壓MOS電晶體實現，其能夠在不經歷任何破壞或者故障(以及上面描述的缺陷)的情況下承受需要的電壓。
圖2示出了根據本發明的實施例的非易失性存儲器200。與圖1中示出的那些相應的元件用相同的參考標記表示，並且為了簡明起見，省略了其解釋；而與圖1中示出的那些相應的具有不同結構的元件用附加點來區別。
更具體地，存儲器200包括可以生成多個操作電壓Vhi』(i＝1到n)的PMU110』，其通過分配總線205被分配在存儲器200中。PMU 110』由電源電壓Vdd和接地電壓GND生成操作電壓Vhi』。
如上，操作電壓Vhi』包括電源電壓Vdd，接地電壓GND和升高電壓Vhr，Vhc。根據本發明的實施例，操作電壓Vhi』進一步包括輔助電壓(其用途將在下面變得明顯)，其被分配在存儲器200中使用的其它電壓(也就是，GND、Vdd，Vhr，Vhc)內。特別地，操作電壓Vhi』被設置以形成有序序列，並且每一個操作電壓Vhi』比前面的操作電壓Vh(i-1)』高至多等於電源電壓Vdd的量(也就是，每一對相鄰的操作電壓Vhi』，Vh(i+1)』之間的差不高於Vdd)。優選地，操作電壓Vhi』均勻地分布在該序列中。
如上，PMU 110』包括電荷泵塊115』，和優選地，電壓調節器120』塊。電荷泵塊115』包括一個或多個電荷泵(圖中未示出)，其適於由電源電壓Vdd和接地電壓GND生成操作電壓Vhi』。如果PMU包括電壓調節器120』塊，那麼操作電壓Vhi』被提供給電壓調節器塊120』，其將它們維持在穩定的電平。
另外，電荷泵塊115』接收一組相應的輔助電壓(表示為CP_Va)，其從由電荷泵塊115』本身生成的相同的操作電壓Vhi』獲得。輔助電壓CP_Va跨越在由電荷泵塊115』的輸入和輸出電壓所跨越的有效範圍(也就是，從接地電壓GND到生成的最高操作電壓Vhi』)內的輔助範圍。無論如何，由電荷泵塊115』控制的-也就是由輸入電壓，輸出電壓和輔助電壓形成的-所有電壓的集合形成了有序序列，其中每一對連續電壓之間的差總是至多等於電源電壓Vdd。
電壓調節器塊120』接收由電荷泵塊115』生成的操作電壓Vhi』作為輸入，並因此輸出相應的穩定的操作電壓Vhi』。同樣在這種情況下，電壓調節器塊120』接收一組相應的輔助電壓(表示為REG_Va)，其從由調節器塊120』本身輸出的相同的操作電壓Vhi』獲得。同樣地，輔助電壓REG_Va跨越在相應的有效範圍內的輔助範圍，並且所有由電壓調節器塊120』控制的電壓的集合形成有序序列，其中每一對連續電壓之間的差總是至多等於電源電壓Vdd。
由電壓調節器塊120』輸出的操作電壓Vhi』藉助於分配總線205被提供給存儲器200的其餘部分。
存儲器200進一步包括用於字線WL的選擇的行解碼器選擇器塊125』；行解碼器選擇器塊125』接收(作為輸入，從分配總線205)電源電壓Vdd，接地電壓GND和升高電壓Vhr，並提供接地電壓GND(到未選擇的字線WL)和升高電壓Vhr(到選擇的字線WL)作為輸出。行解碼器選擇器塊125』進一步接收(從分配總線205)一組相應的輔助電壓(表示為R_Va)，其跨越在行解碼器選擇器塊125』本身的有效範圍內的輔助範圍。如上所述，由行解碼器選擇器塊125』控制的所有電壓的集合形成了有序序列，其中每一對連續電壓之間的差總是至多等於電源電壓Vdd。
存儲器200進一步包括列解碼器選擇器塊130』，用於位線BL的選擇，其耦接在適於執行讀取和編程操作的R/P電路135』上。
R/P電路135』接收(作為輸入，從分配總線205)電源電壓Vdd，接地電壓GND和升高電壓Vhc，並提供升高電壓Vhc到列解碼器選擇器塊130』作為輸出。R/P電路135』進一步接收(從分配總線205)一組相應的輔助電壓(表示為RP_Va)，其跨越在R/P電路135』本身的有效範圍內的輔助範圍。至於其它電路塊，由R/P電路135』控制的所有電壓的集合形成了有序序列，其中每一對連續電壓之間的差總是至多等於電源電壓Vdd。
最後，列解碼器選擇器塊130』接收(作為輸入，從R/P電路135』)升高電壓Vhc和(從分配總線205)電源電壓Vdd以及接地電壓GND。因此，列解碼器選擇器塊130』提供升高電壓Vhc到選擇的位線BL作為輸出。列解碼器選擇器塊130』進一步接收(作為輸入，從分配總線205)一組相應的輔助電壓(表示為C_Va)，其跨越在列解碼器選擇器塊130』本身的有效範圍內的輔助範圍。至於其它電路塊，由列解碼器選擇器塊130』控制的所有電壓的集合形成有序序列，其中每一對連續電壓之間的差總是至多等於電源電壓Vdd。
現在參考圖3，示意性地示出了根據本發明的示例性實施例的存儲器200的通用電路塊300；更具體地，電路塊300可以是前面參考圖2描述的電路塊中的一個。
根據爭論中(at issue)的實例，由分配總線205分配的操作電壓Vhi』是八個Vh1』、Vh2』、...、Vh8』，並且第一操作電壓Vh1』是該序列的最低電壓(例如等於接地電壓GND)。而且，根據這個實例，每一對鄰近的操作電壓Vhi』，Vh(i+1)』之間的差等於Vdd。
電路塊300接收操作電壓Vh1』，Vh2』，Vh6』作為輸入，並且提供操作電壓Vh2』，Vh6』作為輸出。由電路塊300的輸入和輸出電壓跨越的相應的有效範圍是從Vh1』到Vh6』，也就是，等於6Vdd。
電路塊300進一步接收一組相應的輔助電壓Vh3』，Vh4』，和Vh5』，跨越從Vh3』到Vh5』的相應的輔助範圍，也就是，等於3Vdd。
電路塊300包括多個低電壓電晶體LVT(圖中只示出了一個)，例如，MOS電晶體；每一低電壓電晶體LVT能夠維持(跨越其端子)由電源電壓Vdd限定上限(在絕對值上)的電壓差。
正如可以看到的，由電路塊300的輸入和輸出電壓跨越的有效範圍高於電源電壓Vdd。這意味著不可能直接使用低電壓電晶體LVT實現電路塊300。例如，不可能通過單一的低電壓電晶體LVT，將接收操作電壓Vh1』的輸入端子連接到提供操作電壓Vh6的輸出端子。實際上，後者電晶體LVT具有經受遠遠高於電源電壓Vdd的電壓差的一對端子。這將會引起低電壓電晶體LVT的柵極氧化物損壞或者不期望的結擊穿的發生。
然而，由於輔助電壓Vh3』，Vh4』，Vh5』的存在，可以控制形成電路塊300的低電壓電晶體LVT，以這樣的方式使得有效範圍分布在一個以上的低電壓電晶體LVT中。採用這種方式，可以使施加到所述低電壓電晶體LTV的每一對端子的電壓之間的差不高於電源電壓Vdd。
由於本發明提供的解決辦法，非易失性存儲器件可以只使用低電壓電晶體來實現。
實際上，由於輔助電壓的存在，沒有必要設計和集成專用的高電壓電晶體。
而且，通過只使用低電壓電晶體，相對於使用高電壓電晶體的情況，易於減少由存儲器佔用的矽面積。
在使用單一類型的電晶體實現存儲器的可能性的情況下，以及在不必區分高電壓和低電壓電晶體之間的氧化物厚度的情況下，可以減少存儲器製造工藝的處理步驟和掩模的數量。
當然，為了滿足局部和特殊的需要，本領域技術人員可以將多種修改和變型應用於上述解決辦法。特別地，雖然在特別參考其優選實施例的特定程度上描述了本發明，但是，應當理解，形式和細節上的多種省略，替代和改變以及其它實施例是可以的；而且，明確意圖是結合本發明的任何公開實施例描述的特定元件和/或方法步驟可以按照設計選擇的一般情況併入任何其它實施例中。
例如，如果電子設備具有另一種結構或者包括等效的操作電路(下至單獨一個)，那麼可以應用類似的考慮。
操作電壓，有效範圍和輔助範圍的數字實例只是說明性的，並且它們不能以限制的方式來解釋。
而且，沒有什麼可以阻止以不同的方式(甚至直接從電子設備的外部)產生操作電壓。
應當注意，操作電壓可以以任意其它方式(並且藉助專用線)被分配給不同的操作電路。
如果低電壓MOS電晶體被其它類型的低電壓電晶體(例如低電壓雙極電晶體)，或者等效電子器件代替，那麼可以應用類似的考慮。
當對於所有對，每一對鄰近的操作電壓之間的差不相同時，本發明的概念也是適用的。
即使在本說明中，已經將低電壓電晶體描述為能夠跨越其端子對維持由電源電壓限定上限的電壓差，但是對於能夠維持高於電源電壓(但仍然低於有效範圍)的電壓差的低電壓電晶體，可以應用類似的考慮。
在不脫離本發明的原則的情況下，操作電壓可以由等效PMU(下至單個電荷泵，甚至沒有調節器)以任意其它方式產生。
雖然參考了快閃類型的非易失性存儲器，但是本發明的概念也可以應用於其它存儲器類型，例如多級快閃記憶體，相變存儲器和易失性存儲器；例如，在靜態RAM(SRAM)和動態RAM(DRAM)中，高電壓(高於電源電壓)可以用於偏置存儲器的單元，用這樣的方式來改善讀取操作的速度。
無論如何，沒有什麼可以阻止相同的解決辦法應用於任意其它電子設備(例如微處理器和微控制器)。
所提出的電子設備可以作為裸管芯、以封裝、或者以任何其它形式來提供。
下文中，將描述根據本發明的可能的實施例的兩種類型的電荷泵-都只使用低電壓電晶體實現並且都可以被包括在電荷泵塊115』中-也就是正電荷泵和負電荷泵。
正電荷泵尤其參考圖4，示意性地示出了根據本發明的實施例的正電荷泵400。電荷泵400的目的是為了從電源電壓Vdd和接地電壓GND開始生成操作電壓Vhi』。更具體地，電荷泵400包括級聯，在這裡考慮的實例中是三級。應當注意，這裡描述的電荷泵是示例性的，在該意義上級的數量(並因此電容器的數量)只是指示性的。實際上，本發明的教導也可以指具有不同數量的電容器(並因此，在輸出節點具有不同電壓值)的正電荷泵。
通用級包括電容器，如三個電容器C1，C2，C3。這三個電容器藉助兩個開關S1，S2串聯連接。
電荷泵還包括多個施壓電路410，420，430，440，450，460，其適於在電荷泵的多個節點N1，N2，N3，N4，N5，N6上強加電壓，以這樣的方式來正確地給電容器C1，C2和C3充電，和邏輯塊470，其適於生成控制信號，其目的在下面的描述中將進行解釋。
更具體地，電容器C1包括連接到施壓電路410的輸出端子的第一極板(對應於節點N1)，以及連接到開關S1的第一端子的第二極板(對應於節點N2)。而且，節點N1進一步連接到施壓電路430的輸入端子，以及節點N2進一步連接到施壓電路420的輸出端子。
開關S1包括P溝道MOS(下文中，PMOS)電晶體，其具有第一和第二端子(漏極/源極端子)，控制端子(柵極端子)以及體端子(bulk terminal)。由於MOS電晶體是具有對稱結構的半導體器件，並且漏極和源極端子是可以互相交換的，因此為了簡單起見，在該說明中漏極和源極端子將不作清楚地區分，並且將僅參考通用的「第一」和「第二」端子。開關S1的PMOS電晶體的柵極端子，也就是開關控制端子，連接到邏輯塊470的第一輸出端子(節點L1)，體端子連接到節點N2，並且形成開關S1的第二端子的第二端子連接到電容器C2的第一極板(對應於節點N3)。而且，節點N3連接到施壓電路430的輸出端子。
電容器C2具有連接到開關S2的第一端子的第二極板(對應於節點N4)。節點N4進一步連接到施壓電路440的輸出節點。
開關S2包括P溝道MOS電晶體，其具有連接到節點N2的控制端子(柵極端子)，連接到節點N4的體端子，形成開關的第一端子的第一端子，以及形成開關S2的第二端子的第二端子，其連接到電容器C3的第一極板(對應於節點N5)。而且，節點N5進一步連接到施壓電路450的輸出端子。
電容器C3具有連接到施壓電路460的輸出端子的第二極板，對應於節點N6。節點N6，形成電荷泵的輸出節點，進一步連接到負載，其被概略顯示為偶極子L。例如，如果存儲器200的PMU 110』包括電壓調節器塊120』，那麼負載L可以對應於後者塊的輸入。可替代地，負載L可以對應於包括在存儲器200中的該多個操作電路的輸入。根據本發明的實施例，電荷泵400接收電源電壓Vdd和接地電壓GND作為輸入；而且，在電荷泵400的節點N1-N6處採取的電壓對應於操作電壓Vhi』(或者其中的一組)，其通過分配總線205分配在存儲器200中。在爭論中的實例中，其中電荷泵400具有四級，操作電壓Vhi』是六個，每一個對應於特定節點的電壓。泵400中的級數越高，操作電壓Vhi』的數量越高。根據本發明的替代實施例，可以相對於電荷泵400的節點的數量增加操作電壓Vhi』的數量。例如，每一節點N1-N6的電壓可以被提供給對應的分壓器電路(未示出)，其因此輸出兩個或更多個操作電壓Vhi』。
邏輯塊470進一步包括連接到施壓電路420，430，440，450和460的輸入端子的第二輸出端子(節點L2)，和連接到施壓電路410的輸入端子的第三輸出端子(節點L3)。
施壓電路430和440具有相應的另一輸入端子，其連接到節點N2；施壓電路450具有三個另外的輸入端子，其分別連接到節點N4，N2和N3；施壓電路460具有兩個另外的輸入端子，其分別連接到節點N2和N4。
為了更好地解釋電荷泵400的操作，現在將參考圖5A，5B和5C，其示出電荷泵400在三個不同的操作階段的簡化的等效電路預充電階段(圖5A)，電荷共享階段(圖5B)和升壓階段(圖5C)。更具體地，在電荷泵操作中，這三個階段被重複執行。
第一預充電階段用於將電容器C1，C2和C3中的每一個充電到電源電壓Vdd(在該實例中等於3伏)。特別地，在這個階段期間，開關S1和S2是打開的，並且因此每一個電容器C1，C2和C3與另兩個是隔離的。施壓電路對相應的節點起作用，以將電容器的第一極板偏置到等於接地電壓GND的電壓，並將電容器的第二極板偏置到電源電壓Vdd。因此，施壓電路410將節點N1偏置到接地電壓GND；施壓電路420將節點N2偏置到電源電壓Vdd，在實例中為3伏；施壓電路430將節點N3偏置到接地電壓GND；施壓電路440將節點N4偏置到3伏的電壓；施壓電路450將節點N5偏置到接地電壓GND；並且施壓電路460將節點N6偏置到3伏的電壓。
在預充電階段後，每一電容器C1，C2，C3存儲了依賴於相應的電容值和跨越其極板施加的電壓差的電荷。例如，假設所有的電容器C1，C2和C3具有相同的電容值，並且由於在預充電階段中，因由電荷泵的特殊布局保證的所有電容器的串聯連接，等於電源電壓Vdd的電壓差跨越電容器C1，C2，C3的每一個的極板被施加，每一電容器基本上存儲了等量的電荷。
在第二電荷共享操作階段中，開關S1和S2被閉合，以串聯連接電容器C1，C2，C3。由於串聯連接，以前存儲在每一電容器C1，C2，C3中的電荷與存儲在鄰近的電容器中的電荷被共享。而且，與在這個階段期間修改其電壓值的節點關聯的施壓電路與相應的節點斷開，在這裡，「斷開」意味著缺少低電阻抗路徑，該低電阻抗路徑是通向提供電源電壓Vdd的端子或提供接地電壓GND的端子的。
因此，存儲的電荷沿著該串聯連接被重新分配。這包括在泵400的每一節點處的電壓的改變。更具體地，當節點N1保持在接地電壓GND，並且節點N2保持在3伏時，在節點N3的電壓變成等於3伏，在節點N4的電壓變成等於6伏，在節點N5的電壓變成等於6伏，以及在節點N6的電壓變成等於9伏。
在第三升壓階段中，開關S1和S2保持在前一個階段中的閉合，並且施壓電路410使節點N1從接地電壓GND達到3伏的電壓。由於所有的節點都通過電容的串聯連接被連接，因此在每一個節點N2，N3，N4，N5，N6的電壓增加了3伏；在節點N2(現在與節點N3短路)的電壓變成等於6伏，在節點N4(與節點N5短路)的電壓變成等於9伏，並且在節點N6的電壓變成等於12伏。
因此，在這裡考慮的本發明的實施例中，電荷泵400控制跨越等於12伏的相應有效範圍的電壓。
如前面所討論的，預充電階段，電荷共享階段以及升壓階段被連續重複執行。以這種方式，提供給負載L的輸出電壓(也就是節點N6的電壓)在3伏(預充電階段)，9伏(電荷共享階段)以及12伏(升壓階段)的值之間振蕩。由負載L不可避免地消耗存儲在電容器C1，C2和C3的串聯連接中的電荷在升壓階段期間由施壓電路410來補償，其持續地重複提供電荷給串聯的電容器。
參考回圖4，5A，5B和5C，示出了電荷泵400的每一節點在三個階段的每一個期間的電壓取值。
現在將描述根據本發明的可能的實施例的施壓電路410到460的詳細結構。
參考圖6A，施壓電路410包括邏輯反相器I(例如CMOS反相器)，其接收電源電壓Vdd和接地電壓GND作為電壓提供。反相器I包括連接到與邏輯塊470的輸出相連的節點L3的輸入端子，和連接到節點N1的輸出端子。
在預充電和電荷共享階段期間，由邏輯塊470提供給反相器I的輸入信號採取3伏的電壓，因此反相器輸出信號採取0伏的電壓(也就是，接地電壓GND)。在升壓階段期間，由邏輯塊470提供的輸入信號採取接地電壓GND。因此，輸出信號採取3伏的電壓。
應當理解，用這種方式，節點N1採取在前面描述的並在圖5A，5B和5C中示出的電壓值。
參考圖6B，施壓電路420包括NMOS電晶體MB1，該NMOS電晶體MB1具有連接到提供接地電壓GND的端子的第一端子，連接到邏輯塊470的輸出(節點L2)的柵極端子，以及連接到另一NMOS電晶體MB2的第一端子並且形成電路節點B1的第二端子。NMOS電晶體MB2進一步包括連接到提供電源電壓Vdd的端子的柵極端子，以及連接到PMOS電晶體MB3的第一端子並且形成電路節點B2的第二端子。PMOS電晶體MB3進一步包括連接到提供電源電壓Vdd的端子的柵極端子，連接到節點N2的第二端子，以及連接到節點N2的體端子。施壓電路420進一步包括PMOS電晶體MB4，其具有連接到節點N2的第一端子，連接到提供電源電壓Vdd的端子的第二端子，連接到節點B2的柵極端子，以及連接到節點N2的體端子。在下面的描述中，以及在本說明書的剩餘部分中，為簡明起見，假設NMOS和PMOS電晶體的閾值都等於1伏(也就是NMOS電晶體為+1伏，PMOS電晶體為-1伏)；然而這並不旨在作為對本發明的限制。
在預充電階段期間，邏輯塊470提供等於3伏的電壓給NMOS電晶體MB1的柵極端子，激活它，並由此將節點B1的電壓下拉到接地電壓GND。由於NMOS電晶體MB2的柵極端子的電壓等於3伏，因此後者電晶體導通，並且由此節點B2的電壓(以及PMOS電晶體MB4的柵極端子的電壓)被拉到接地電壓GND。因此，PMOS電晶體MB4導通，節點N2採取3伏的電壓，正如電荷泵400的正確運行所要求的。在預充電階段期間，PMOS電晶體MB3關斷，因為其第一端子和第二端子的電壓取值都不高於3伏。
在電荷共享階段期間，邏輯塊470給NMOS電晶體MB1的柵極端子提供接地電壓GND，從而關斷它。節點B1保持浮置在接地電壓GND。在電荷共享階段期間，節點N2保持在3伏，並且由此PMOS電晶體MB4保持導通。電晶體MB2和MB3保持前一階段的相同狀態(分別為導通和關斷)。
在升壓階段期間，節點N2取等於6伏的電壓值，能夠將PMOS電晶體MB3導通，這又將提供6伏電壓給節點B2。因此，PMOS電晶體MB4關斷。同時，NMOS電晶體MB1的柵極端子保持在接地電壓，使該電晶體保持關斷。由於即使在這個階段NMOS電晶體MB2仍使其柵極端子在3伏的電壓，因此其保持導通並且將節點B1的電壓值設置為2伏(也就是，在其柵極端子的電壓減去閾值電壓值)。
可以看到，在三個操作階段的每一個期間，施壓電路420的每一個節點的電壓取值都是如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差至多等於3伏(也就是，電源電壓Vdd的值)。
參考圖6C，施壓電路430包括PMOS電晶體MC1，其具有連接到節點N3的第一端子，連接到提供電源電壓Vdd的端子的柵極端子，連接到節點N2的體端子，以及連接到PMOS電晶體MC2的第一端子、形成了電路節點C1的第二端子。PMOS電晶體MC2進一步包括連接到節點C1的體端子，互相連接、形成了電路節點C2的柵極端子和第二端子。以這種方式，NMOS電晶體MC2被設置成所謂的二極體結構。節點C2連接到第一端子和另一PMOS電晶體MC3的體端子，該PMOS電晶體MC3進一步包括互相連接並且形成電路節點C3的柵極端子和第二端子。即使在這種情況下，PMOS電晶體仍被設置成二極體結構。類似地，節點C3連接到另一PMOS電晶體MC4的第一端子和體端子，該PMOS電晶體MC4進一步包括互相連接、形成了電路節點C4的柵極端子和第二端子。即使在這種情況下，PMOS電晶體仍被設置成二極體結構。節點C4進一步連接到PMOS電晶體MC6的第一端子和NMOS電晶體MC7的柵極端子。PMOS電晶體MC6進一步包括連接到節點N1的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。NMOS電晶體MC7進一步包括連接到NMOS電晶體MC5的第二端子、形成了電路節點C5的第一端子，連接到節點C5的體端子，以及連接到節點N3的第二端子。NMOS電晶體MC5進一步包括連接到提供接地電壓GND的端子的第一端子，和連接到邏輯塊470的輸出節點(節點L2)的柵極端子。
在預充電階段期間，邏輯塊470提供等於3伏的電壓給NMOS電晶體MC5的柵極端子，激活它；因此，節點C5的電壓被拉到接地電壓GND。這意味著NMOS電晶體MC7導通，因為其柵極電壓被PMOS電晶體MC6驅動到3伏，該PMOS電晶體MC6具有處於接地電壓GND的柵極端子，和處於等於3伏的電壓的第二端子。因此，對於NMOS電晶體MC5和MC7都導通的事實，節點N3採取接地電壓GND，正如電荷泵400的正確運行所要求的。在預充電階段期間，PMOS電晶體MC1，MC2，MC3和MC4關斷，並且節點C1，C2，C3處於浮置。而且，PMOS電晶體MC1的體端子被驅動到3伏的電壓值。
在電荷共享階段期間，邏輯塊470給NMOS電晶體MC5的柵極端子提供接地電壓GND，從而將其關斷。由於PMOS電晶體MC6保持導通(具有處於3伏電壓的第二端子和處於接地電壓GND的柵極端子)，因此NMOS電晶體MC7的柵極端子保持在3伏的電壓。這意味著NMOS電晶體MC7保持導通，並且節點C5取等於2伏的電壓值(在其柵極端子的電壓減去閾值電壓值)。在該共享階段期間，節點N3取3伏的電壓值，使PMOS電晶體MC1保持關斷(其柵極端子具有等於3伏的電壓值)。在預充電階段中，PMOS電晶體MC2，MC3，MC4也保持關斷，並且節點C1，C2和C3處於浮置。
在升壓階段期間，節點N3取等於6伏的電壓值，並且PMOS電晶體MC6的柵極端子取等於3伏的電壓值(使其關斷)，同時邏輯塊470仍然提供接地電壓GND給NMOS電晶體MC5的柵極端子，並且PMOS電晶體MC1的體端子被驅動到6伏的電壓值，能夠將PMOS電晶體MC1導通，其將節點C1的電壓拉到6伏。因此，這三個二極體結構的PMOS電晶體MC2，MC3和MC4導通，允許給節點C4提供3伏的電壓值(其不能由PMOS電晶體MC6來提供，PMOS電晶體MC6在這個階段被關斷)。更具體地，PMOS電晶體MC2，MC3和MC4的每一個用作具有1伏的閾值電壓值的二極體，並因此節點C2取5伏的電壓值，節點C3取4伏的電壓值，並且節點C4取3伏的電壓值。
即使在這種情況下，在三個操作階段的每一個期間由施壓電路430的每一個節點採取的電壓值也如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差至多等於3伏。
參考圖6D，施壓電路440包括NMOS電晶體MD1，其具有連接到提供接地電壓GND的端子的第一端子，連接到邏輯塊470的輸出節點(節點L2)的柵極端子，以及連接到另一NMOS電晶體MD2的第一端子、形成電路節點D1的第二端子。NMOS電晶體MD2進一步包括連接到提供電源電壓Vdd的端子的柵極端子，以及連接到NMOS電晶體MD3的第一端子、形成電路節點D2的第二端子。NMOS電晶體MD3進一步包括連接到節點N2的柵極端子，連接到節點D2的體端子，以及連接到PMOS電晶體MD4的第一端子、形成電路節點D3的第二端子。PMOS電晶體MD4進一步包括連接到節點N2的柵極端子，連接到節點N4的第二端子，以及連接到節點N4的體端子。施壓電路420進一步包括PMOS電晶體MD5，其具有連接到節點N4的第一端子，連接到節點N2的第二端子，連接到節點D3的柵極端子，以及連接到節點N4的體端子。
在預充電階段期間，邏輯塊470提供等於3伏的電壓給NMOS電晶體MD1的柵極端子，激活它，並由此將節點D1的電壓拉到接地電壓GND。由於NMOS電晶體MD2的柵極端子的電壓等於3伏，因此後者電晶體被導通，並且由此節點D2的電壓也被拉到接地電壓GND。再次由於節點N2的3伏的電壓值，NMOS電晶體MD3被導通，並且由此後者電晶體提供接地電壓GND給節點D3。接地電壓GND又被提供給導通的PMOS電晶體MD5的柵極端子。以這種方式，節點N4被驅動到節點N2的電壓，也就是3伏。PMOS電晶體MD4在預充電階段期間保持關斷，因為其柵極端子具有這樣的電壓值(3伏)，該電壓值既不低於它的第一端子的電壓值(0伏)，也不低於它的第二端子的電壓值(3伏)。
在電荷共享階段期間，邏輯塊470給NMOS電晶體MD1的柵極端子提供接地電壓GND，從而將其關斷。節點D1保持浮置在零電壓。在該電荷共享階段期間，節點N4取6伏的電壓值，同時節點N2保持在3伏的電壓值。這意味著PMOS電晶體MD4導通，提供6伏的電壓值給節點D3，以這樣的方式PMOS電晶體MD5被關斷。而且，NMOS電晶體MD2和MD3保持導通，並且節點D2取2伏的電壓值(在其柵極端子的電壓減去閾值電壓值)。
在升壓階段期間，節點N4取等於9伏的電壓值，節點N2取6伏的電壓值，同時邏輯塊470繼續提供接地電壓GND給NMOS電晶體MD1的柵極端子，該NMOS電晶體MD1保持關斷。由於這些電壓值，PMOS電晶體MD4保持導通，它的第二端子的電壓高於它的柵極端子的電壓，使PMOS電晶體MD5保持關斷。根據節點N2的6伏的電壓值，NMOS電晶體MD3保持導通，並且節點D2因此取5伏的電壓值。而且，在升壓階段期間，NMOS電晶體MD2也保持導通，在節點D1提供2伏的電壓值。
即使在這種情況下，在三個操作階段的每一個期間由施壓電路440的每一個節點採取的電壓值也如此，以允許使用低電壓電晶體。實際上，在每一電晶體中，跨越其端子的電壓差至多等於3伏。
參考圖6E，施壓電路450包括PMOS電晶體ME1，其具有連接到節點N5的第一端子，連接到節點N2的柵極端子，連接到節點N4的體端子，以及連接到PMOS電晶體ME2的第一端子、形成了電路節點E1的第二端子。PMOS電晶體ME2進一步包括連接到節點E1的體端子，以及互相連接、形成了電路節點E2的柵極端子和第二端子。以這種方式，NMOS電晶體ME2被設置成二極體結構。節點E2連接到另一PMOS電晶體ME3的第一端子和體端子，該PMOS電晶體ME3進一步包括互相連接並且形成了電路節點E3的柵極端子和第二端子。即使在這種情況下，PMOS電晶體仍被設置成二極體結構。類似地，節點E3連接到另一PMOS電晶體ME4的第一端子和體端子，該PMOS電晶體ME4進一步包括互相連接、形成了電路節點E4的柵極端子和第二端子。即使在這種情況下，PMOS電晶體仍被設置成二極體結構。節點E4進一步連接到PMOS電晶體ME5的第一端子和NMOS電晶體ME6的柵極端子。PMOS電晶體ME5進一步包括連接到節點N3的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。NMOS電晶體ME6進一步包括連接到NMOS電晶體ME7的第二端子、形成了電路節點E5的第一端子，連接到節點E5的體端子，以及連接到節點N5的第二端子。NMOS電晶體ME7進一步包括連接到NMOS電晶體ME8的第二端子的第一端子，以及連接到提供電源電壓Vdd的端子的柵極端子。NMOS電晶體ME8進一步包括連接到邏輯塊470的輸出(節點L2)的柵極端子和連接到提供接地電壓GND的端子的第一端子。
在預充電階段期間，邏輯塊470提供等於3伏的電壓給NMOS電晶體ME8的柵極端子，激活它；因此，節點E6的電壓被拉到接地電壓GND。NMOS電晶體ME7被導通，因為其柵極電壓等於3伏，並且因此節點E5的電壓也被拉到接地電壓GND。這意味著NMOS電晶體ME6被導通，因為其柵極電壓被PMOS電晶體ME5驅動到3伏，該PMOS電晶體ME5具有處於接地電壓GND的柵極端子，和處於3伏的電壓的第二端子。因此，對於NMOS電晶體ME6，ME7和ME8導通的事實，節點N5採取接地電壓GND，正如電荷泵400的正確運行所要求的。在預充電階段期間，PMOS電晶體ME1，ME2，ME3和ME4被關斷，並且節點E1，E2，E3浮置。而且，PMOS電晶體ME1的體端子被驅動到3伏的電壓值。
在電荷共享階段期間，邏輯塊470給NMOS電晶體ME8的柵極端子提供接地電壓GND，從而將其關斷。MOS電晶體ME7保持導通，提供2伏的電壓給節點E6。而且，節點N3取3伏的電壓值，將PMOS電晶體ME5關斷，並且節點N5取等於6伏的電壓值，能夠將PMOS電晶體ME1導通(其體端子被驅動到9伏的電壓值)，其將節點E1的電壓拉到6伏。因此，這三個二極體結構的PMOS電晶體ME2，ME3和ME4導通，允許提供3伏的電壓值給節點E4(其不能由PMOS電晶體ME5提供，PMOS電晶體ME5在這個階段被關斷)。更具體地，PMOS電晶體ME2，ME3和ME4的每一個用作具有1伏的閾值電壓值的二極體，並因此節點E2取5伏的電壓值，節點E3取4伏的電壓值，並且節點E4取3伏的電壓值。這意味著NMOS電晶體ME6保持導通，並且節點E5取等於2伏的電壓值(在其柵極端子電壓減去閾值電壓值)。
在升壓階段期間，節點N5取9伏的電壓值，並且PMOS電晶體ME5的柵極端子取等於6伏的電壓值(保持關斷)，同時邏輯塊470仍然提供接地電壓GND給NMOS電晶體ME8的柵極端子，並且PMOS電晶體ME1的體端子被驅動到9伏的電壓值。MOS電晶體ME7保持導通，再次提供2伏的電壓給節點E6。能夠保持PMOS電晶體ME1導通的9伏的電壓意味著節點C1的電壓取9伏的值。因此，這三個二極體結構的PMOS電晶體ME2，ME3和ME4允許給節點E4提供6伏的電壓值(其不能由PMOS電晶體ME5提供，PMOS電晶體ME5即使在該階段也是關斷的)。更具體地，節點E2取8伏的電壓值，節點E3取7伏的電壓值，並且節點E4取6伏的電壓值。這又將保持NMOS電晶體ME6導通，並且節點E5取等於2伏的電壓值。
即使在這種情況下，在三個操作階段的每一個期間由施壓電路450的每一個節點採取的電壓值也如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差都處於3伏的極限，並且沒有超過。
現在參考圖6F，施壓電路460包括NMOS電晶體MF1，其具有連接到提供接地電壓GND的端子的第一端子，連接到邏輯塊470的輸出(節點L2)的柵極端子，以及連接到另一NMOS電晶體MF2的第一端子、形成電路節點F1的第二端子。NMOS電晶體MF2進一步包括連接到提供電源電壓Vdd的端子的柵極端子，和連接到NMOS電晶體MF3的第一端子、形成了電路節點F2的第二端子。NMOS電晶體MF3進一步包括連接到節點N2的柵極端子，連接到節點F2的體端子，以及連接到NMOS電晶體MF4的第一端子、形成了電路節點F3的第二端子。NMOS電晶體MF4進一步包括連接到節點N4的柵極端子，連接到節點F3的體端子，以及連接到PMOS電晶體MF6的第一端子的第二端子。PMOS電晶體MF6進一步包括連接到節點N4的柵極端子，連接到節點N6的第二端子，以及連接到節點N6的體端子。施壓電路460進一步包括PMOS電晶體MF5，其具有連接到節點N6的第一端子，連接到節點N4的第二端子，連接到節點F4的柵極端子，以及連接到節點N6的體端子。
在預充電階段期間，邏輯塊470提供等於3伏的電壓給NMOS電晶體MF1的柵極端子，激活它，並且由此將節點F1的電壓拉到接地電壓GND。由於NMOS電晶體MF2的柵極端子的電壓等於3伏，因此後者電晶體導通，並且由此節點F2的電壓也被拉到接地電壓GND。再次由於節點N2的3伏的電壓值，NMOS電晶體MF3被導通，並且由此後者電晶體給節點F3提供接地電壓GND。由於它的柵極端子的電壓值等於3伏，NMOS電晶體MF4也被導通。因此，NMOS電晶體MF4提供接地電壓GND給節點F4。接地電壓GND又被提供給導通的PMOS電晶體MF5的柵極端子。以這種方式，節點N6被驅動到節點N4的電壓，也就是3伏。PMOS電晶體MF6在預充電階段期間保持關斷，因為其柵極端子具有這樣的電壓值(3伏)，該電壓值既不低於它的第一端子的電壓值(0伏)，也不低於它的第二端子的電壓值(3伏)。
在電荷共享階段期間，邏輯塊470給NMOS電晶體MF1的柵極端子提供接地電壓GND，從而將其關斷。節點F1保持浮置。在該電荷共享階段期間，節點N6取9伏的電壓值，同時節點N2保持在3伏的電壓值，並且節點N4取6伏的電壓值。這意味著PMOS電晶體MF6導通，提供9伏的電壓值給節點F4，以這樣的方式PMOS電晶體MF5被關斷。而且，NMOS電晶體MF2，MF3和MF4保持導通，並且節點F2和F3分別取2伏和5伏的電壓值。
在升壓階段期間，節點N6取等於12伏的電壓值，節點N2和N4取6伏的電壓值，同時邏輯塊470繼續提供接地電壓GND給NMOS電晶體MF1的柵極端子，該NMOS電晶體MF1保持關斷。由於這些電壓值，PMOS電晶體MF4保持導通，它的第二端子的電壓高於它的柵極端子的電壓，使PMOS電晶體MF5保持關斷。根據節點N4的6伏的電壓值，NMOS電晶體MF4保持導通，因此節點F3取8伏的電壓值。而且NMOS電晶體MF3和MF2也保持導通，在節點D1提供2伏的電壓值。
即使在這種情況下，在三個操作階段的每一個期間由施壓電路460的每一個節點採取的電壓值也如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差至多等於3伏。
參考回圖4，並回想開關S1，S2的控制方式，即在預充電階段期間打開(也就是不導電)，以及在電荷共享階段和升壓階段期間閉合(也就是導電)，邏輯塊470能夠在預充電階段期間(節點N2處於3伏的電壓，開關S1打開)提供3伏的電壓給節點L1(也就是，給開關S1的PMOS電晶體的柵極端子)，在升壓階段期間(節點N2處於6伏的電壓，開關S1閉合)提供3伏的電壓給節點L1，並且在電荷共享階段期間(節點N2處於3伏的電壓，開關S1閉合)提供接地電壓GND給節點L1。而且，因為開關S2的PMOS電晶體的柵極端子連接到節點N2，因此其在預充電階段和電荷共享階段期間都取3伏的電壓值，並且在升壓階段期間取6伏的電壓值。因此，在這兩個開關S1和S2的每一個中，跨越其端子的電壓差處於3伏的極限，並因此其中包括的PMOS電晶體可以是低電壓電晶體類型。
根據本發明的實施例，在節點N2，N3和N4採取的電壓的集合-也就是，由電荷泵400輸出的操作電壓Vhi』的子集-用作參考圖2描述的該組輔助電壓CP_Va。實際上，節點N2，N3和N4的電壓是由電荷泵400輸出的操作電壓Vhi』，其被提供給施壓電路420-460(電荷泵400本身的)，以這樣的方式控制電荷泵400的低電壓電晶體，以使施加在其每一對端子的電壓之間的差等於或者小於電源電壓Vdd。
在所討論的實例中，相應於由電荷泵400輸出的操作電壓Vhi』(也就是，節點N1-N6的電壓)的有效範圍等於12伏，並且由輔助電壓CP_Va(也就是，節點N2-N4的電壓)跨越的輔助範圍等於6伏。
根據另一實施例，考慮使用所謂的中電壓電晶體的可能性。為了本描述的目的，中電壓電晶體是以這樣的方式設計的器件，以確保承受(跨越其端子)由高於電源電壓Vdd、但仍然低於高電壓電晶體能承受的最高電壓差的電壓Vm限定上限的電壓差的能力(例如，假定該高電壓電晶體能夠承受泵的最後節點N6的電壓，那麼中電壓電晶體不能被設計為承受這樣的高電壓)。再次參考包括MOS電晶體的電路實例，MV MOS電晶體可以具有能夠避免氧化物擊穿的厚度的柵極氧化物，並且施加在柵極和溝道之間的電壓差高於電源電壓Vdd，但是低於電荷泵在其最後節點輸出的電壓。
在電荷泵的施壓電路中包含這樣的器件的可能性明顯使得其結構變得更簡單。更具體地，由於中電壓電晶體可以承受高於電源電壓Vdd的電壓差，因此連接到泵的節點的施壓電路可以以更簡單的方式實現，所述施壓電路經歷的電壓等於或低於Vm(在泵的所有操作階段期間，也就是在預充電、共享和升壓階段期間)。例如，利用了中電壓電晶體的施壓電路可以由單獨的中電壓電晶體實現，起到電子開關的作用。所述單獨的中電壓電晶體可以直接連接在泵的相應節點和提供在預充電階段期間將要強加在該節點上的電壓值(用來控制開關的打開/閉合所需的電壓比如是在前施壓電路的節點的電壓)的電壓源之間。相反，當節點必須取高於Vm的電壓時，例如在升壓階段期間，與其連接的施壓電路應該具有與前面關於示例性電荷泵400描述的結構相似的結構，也就是包括更多的電晶體。
電荷泵輸出電壓的穩定和調節如前所述，電荷泵的節點N1-N6的電壓(也就是操作電壓Vhi』)在不同值之間振蕩；例如，提供給負載L的輸出電壓(也就是節點N6的電壓)在3伏，9伏和12伏的值之間振蕩。因此，由於希望提供儘可能穩定的電壓，因此操作電壓Vhi』被有利地提供給電壓調節器120』塊，以便被穩定。然而，如果PMU110』不包括任何電壓調節器塊120』，則根據本發明的替代實施例，電荷泵塊115』直接包括電壓調節器電路，用於至少調節和穩定由節點N6提供的操作電壓Vhi』。
實際上，在實際情況下具有有限的等效阻抗的負載L的存在意味著不可避免地消耗存儲在電容器C1、C2和C3的串聯連接中的電荷。這種電荷消耗導致了輸出電流I1從節點N6流到負載L(參見圖7)。這樣的負載電流I1的存在又導致了由電荷泵輸出的電壓值的降低。由於這些原因，穩定器電容器Cs可以直接包括在泵400的結構中，具有連接到節點N6的第一端子和連接到提供接地電壓GND的端子的第二端子。穩定器電容器Cs以採用半導體結的耗盡區的電路來有利地實現。穩定器電容器Cs引入了相應於節點N6的濾波效應(更精確地，低通濾波效應)。通過正確地形成穩定器電容器Cs的尺寸，也就是適時地選擇其電容值，可以限制或者至少減慢由因負載電流I1的存在引起的消耗效應導致的節點N6的電壓值的降低。實際上，利用穩定器電容器Cs的適當的電容值，存儲在其中的電荷實際上可能足以在泵的三個操作階段(預充電，電荷共享和升壓階段)的周期期間提供負載電流I1。當這三個操作階段被再次執行時，存儲在穩定器電容器Cs中的電荷由泵恢復。
如前面所解釋的，節點N6的電壓理想地能夠僅採取三個電壓值(3、9和12伏)；然而，負載L可能需要來自由電荷泵產生的電壓的電壓差。電荷泵400的每一節點的電壓，並且尤其是節點N6的電壓，能夠在預充電、共享和升壓階段採取總是為供應泵的電壓倍數的值，在該示例性情況下為3伏的電源電壓Vdd。
直接在電荷泵塊115』級(也就是，沒有採用電壓調節器塊120』)穩定節點N6的電壓的第一解決辦法包括調節供應泵的電壓的幅度，以這樣的方式還能夠調節節點N6的電壓。為此，第一電壓調節器電路710被包括在電荷泵400中。更具體地，第一電壓調節器電路710適於通過供應線SL提供已調節的電源電壓Vrs用於供給所有的施壓電路410-460。供應線SL連接到施壓電路410-460，並且連接到第一電壓調節器電路310的輸出端子。第一電壓調節器電路710包括運算放大器720，其具有連接到供應線SL的正輸入端子，連接到提供參考電壓Vref的參考生成器電路730的負輸入端子，以及連接到PMOS電晶體740的柵極端子的輸出端。PMOS電晶體740進一步包括連接到供應線SL的第一端子和連接到提供電源電壓Vdd的端子的第二端子。參考生成器電路730連接到提供電源電壓Vdd的端子和提供接地電壓的端子。參考生成器電路730能夠生成參考電壓Vrf，其具有從接近接地電壓GND變化到接近電源電壓Vdd的值。例如，參考生成器電路730可以包括電阻分壓器，其包括第一電阻器R1和電位計R2。第一電阻器R1具有連接到提供接地電壓GND的端子的第一端子和連接到運算放大器720的負輸入端子的第二端子。電位計R2具有連接到電阻器R1的第二端子的第一端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的比率端子。PMOS電晶體740和運算放大器720在其端子處經歷的電壓差等於或小於電源電壓Vdd。因此，它們可以只使用低電壓電晶體來實現。
調節電位計R2，可以為參考電壓Vrf設置所需的值。由於運算放大器720和PMOS電晶體740的迴路連接引起的負反饋，已調節的電源電壓Vrs的值追蹤參考電壓Vrf，並保持穩定。用這種方式，為了在節點N6獲得所需的電壓值，有必要設置相應的參考電壓Vrf。
參考下表，示出了對於參考電壓Vrf的三個示例性不同值節點N1-N6(在升壓階段期間)的電壓值。
圖8示出了直接在電荷泵塊115』級穩定節點N6的電壓的另一個解決辦法。該解決辦法採用電源電壓和節點N6的電壓之間的反饋反應，通過第二電壓調節器電路850來實現。
為此，供應線SL連接到施壓電路410-460和第二電壓調節器電路850的輸出端子。第二電壓調節器電路850進一步包括PMOS電晶體855，其具有連接到供應線SL的第一端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到比較器860的輸出端子的柵極端子，該比較器接收電源電壓Vdd和接地電壓GND作為電壓供應。比較器860進一步包括接收比較電壓Vco的負輸入端子和連接到分壓器電路865的輸出端子的正輸入端子。分壓器電路865包括第一電阻器R1』，其具有接收接地電壓GND的第一端子和連接到比較器860的正輸入端子的第二端子(分壓器電路865的輸出端子)。分壓器電路865進一步包括第二電阻器R2』，其具有連接到第一電阻器R1』的第二端子的第一端子，和連接到節點N6的第二端子。第二電阻器R2』的電阻值三倍於第一電阻器R1』的電阻值。分壓器電路865的目的是為了給比較器860的負輸入端子提供電壓，該電壓值允許比較器860的全部低電壓電晶體實施方式。
更具體地，第一和第二電阻器R1』，R2』的電阻值使得在比較器860的正輸入端子的電壓等於節點N6的電壓除以四。由於節點N6的更高可能的電壓等於電源電壓Vdd的值的四倍，因此將其用四除意味著具有至多3伏的電壓值，也就是，等於電源電壓Vdd。用這種方式，可以只使用低電壓電晶體來實現比較器860。
在電荷泵操作期間，節點N6的電壓首先被四除，以獲得縮減了的電壓，然後與比較電壓Vco比較。只要該縮減了的電壓低於比較電壓，那麼比較器860就保持PMOS電晶體855的柵極端子接地，保持電晶體激活。用這種方式，供應線SL提供等於電源電壓Vdd的電壓給所有施壓電路410-460。
反之，如果該縮減了的電壓超過了比較電壓Vco，那麼比較器860就驅動PMOS電晶體855的柵極端子到電源電壓Vdd，將其關斷。這樣，供應線SL變成浮置，並且電荷泵趨向於關斷。因此，在節點N6的電壓降低了(由於負載消耗電流)，直到其降到比較電壓Vcon之下為止。在這點上，比較器860的輸出端子達到接地電壓GND，PMOS電晶體855導通，並且供應線SL再次達到電源電壓Vdd。
這樣，可以調節在節點N6的電壓，建立其最大的允許值。更具體地，由於比較器860執行了採用被四除的節點N6的電壓和比較電壓Vco的比較，因此所述最大的允許電壓等於比較電壓Vco的四倍。
負電荷泵參考圖9，示意性示出了根據本發明的實施例的負電荷泵900。電荷泵900的目的是產生低於接地電壓GND的負操作電壓。更具體地，電荷泵900包括級聯，在這裡的實例中考慮三級。電荷泵900適於產生例如用來擦除存儲器單元的負電壓。應當注意這裡描述的電荷泵是示例性的，在該意義上，級的數量(並且由此電容器的數量)只是表示性的。實際上，本發明的教導還可以涉及具有不同數量的電容器(並且因此，在輸出節點具有不同電壓值)的負電荷泵。
通用級包括電容器，例如三個電容器C』1、C』2、C』3。這三個電容器通過兩個開關S』1、S』2串聯連接。
電荷泵900還包括多個適於在電荷泵的多個節點N』1、N』2、N』3、N』4、N』5、N』6上施加電壓的施壓電路910、920、930、940、950、960，以這樣的方式來適當地為電容器C』1、C』2、C』3充電，還包括邏輯塊990，其適於產生控制信號，所述控制信號的目的將在下面的描述中解釋。
更具體地，電容器C』1包括連接到施壓電路910的輸出端子的第一極板(與節點N』1對應)，以及連接到開關S』1的第一端子的第二極板(與節點N』2對應)。另外，節點N』2進一步連接到施壓電路920的輸出端子。
開關S』1包括NMOS電晶體，其具有形成開關的第一端子的第一端子，連接到邏輯塊900的第一輸出端子(節點M1)的控制端子(柵極端子)，連接到節點N』2的體端子，以及形成開關S』1的第二端子、連接到電容器C』2的第一極板(與節點N』3對應)的第二端子。而且，節點N』3連接到施壓電路930的輸出端子。
電容器C』2具有連接到開關S』2的第一端子的第二極板(與節點N』4對應)。節點N』4進一步連接到施壓電路940的輸出節點。
開關S』2包括N溝道MOS電晶體，其具有連接到節點N』2的控制端子(柵極端子)，連接到節點N』4的體端子，形成開關的第一端子的第一端子，以及形成開關S』2的第二端子、連接到電容器C』3的第一極板(與節點N』5對應)的第二端子。而且，節點N』5進一步連接到施壓電路950的輸出端子。
電容器C』3具有連接到施壓電路960的輸出端子的第二極板，與節點N』6對應。形成電荷泵的輸出節點的節點N』6進一步連接到負載，該負載被示意地表示為雙極的L』。例如，如果存儲器200的PMU 110』包括電壓調節器塊120』，則負載L』可以對應於後者塊的輸入。可替代的，負載L』可以對應於存儲器200的操作電路的輸入，其需要使用由電荷泵產生的負電壓。
根據本發明的實施例，電荷泵900接收電源電壓Vdd和接地電壓GND作為輸入；而且，在電荷泵900的節點N1』-N6』採取的電壓對應於由電荷泵塊115』輸出的一組操作電壓Vhi』。
邏輯塊990進一步包括連接到施壓電路920、930、940、950和960的輸入端子的第二輸出端子(節點M2)，連接到施壓電路920的輸入端子的第三輸出端子(節點M3)，連接到施壓電路910、920、930、940和960的輸入端子的第四輸出端子(節點M4)，以及連接到施壓電路940的輸入端子的第五輸出端子。
施壓電路940具有連接到節點N』2的另一輸入端子；施壓電路950具有兩個另外的分別連接到節點M1和N』2的輸入端子；施壓電路960具有分別連接到節點N』3、M1、N』2和N』4的四個另外的輸入端子。
為了更好的解釋電荷泵400的操作，現在參考圖10A、10B和10C，示出了在下列三個不同的操作階段期間電荷泵900的簡化等效電路預充電階段(圖10A)，電荷共享階段(圖10B)，以及升壓階段(圖10C)。更具體地，在電荷泵操作中，這三個階段被重複執行。
第一預充電階段用於將每一電容器C』1、C』2和C』3充電到電源電壓Vdd。特別地，在這個階段期間，開關S』1和S』2打開，並且每一電容器C』1、C』2和C』3因此與另外兩個隔離。施壓電路在相應的節點上起作用，以便將電容器的第一極板偏置到等於電源電壓Vdd的電壓，並且將電容器的第二極板偏置到等於接地電壓GND的電壓。因此，施壓電路910偏置節點N』1到電源電壓Vdd，在該實例中是3伏；施壓電路920偏置節點N』2到接地電壓GND；施壓電路930偏置節點N』3到3伏的電壓；施壓電路940偏置節點N』4到接地電壓GND；施壓電路950偏置節點N5到3伏的電壓；並且施壓電路960偏置節點N6到接地電壓GND。
預充電階段之後，每一電容器C』1、C』2、C』3存儲電荷，其依賴於相應的電容值和跨越其極板施加的電壓差。例如，假設所有的電容器C』1、C』2和C』3具有相同的電容值，由於在預充電階段中因由電荷泵的特定拓撲保證的所有電容器的串聯連接而導致等於電源電壓的電壓差施加在每個電容器C』1、C』2、C』3的極板兩端，因此每一電容器存儲了基本相等量的電荷。
在第二電荷共享操作階段中，開關S』1和S』2閉合，以串聯連接電容器C』1、C』2、C』3。由於該串聯連接，先前存儲在每一電容器C』1、C』2、C』3中的電荷被與存儲在鄰近的電容器中的電荷共享。而且，在這個階段期間，與修改它們的電壓值的節點關聯的施壓電路與相應的節點斷開。
因此，存儲的電荷沿著該串聯連接被重新分配。這包括在電荷泵400的每一節點處存在的電壓的改變。更具體地，當節點N』1保持在3伏並且節點N』2保持在接地電壓GND時，節點N』3的電壓變為等於接地電壓GND，節點N』4的電壓變為等於-3伏，節點N』5的電壓變為等於-3伏，並且節點N』6的電壓變為等於-6伏。
在第三升壓階段中，開關S』1和S』2保持前一階段中的閉合，並且施壓電路910將節點N』1從3伏的電壓變為接地電壓GND。由於所有的節點都藉助電容串聯連接被連接，因此在每一個節點N』2、N』3、N』4、N』5、N』6的電壓降低了3伏節點N』2(現在短路於節點N』3)的電壓變為等於-3伏，節點N』4(現在短路於節點N』5)的電壓變為等於-6伏，並且節點N』6的電壓變為等於-9伏。
因此，在這裡考慮的本發明的實施例中，電荷泵400控制跨越相應等於9伏的有效範圍的電壓。
如前面所討論的，預充電階段，電荷共享階段以及升壓階段被連續地重複執行。以這種方式，提供給負載L』的輸出電壓(也就是節點N』6的電壓)在0伏(預充電階段)，-6伏(電荷共享階段)以及-9伏(升壓階段)的值之間振蕩。由負載L』不可避免地消耗存儲在電容器C』1、C』2和C』3的串聯連接中的電荷在升壓階段期間由施壓電路910來補償，其持續地重複提供電荷給電容器的該串聯連接。
在實際實施方式中，負載L』通常通過電壓調節器(未在圖中示出)連接到電荷泵900的節點N』6上，該電壓調節器允許降低在節點N』6上的電壓擺動，這樣獲得儘可能穩定的輸出電壓。
參考回圖9，10A，10B，10C，示出了對於這三個階段的每一個的電荷泵900的每一節點採取的電壓值。
現在將描述根據本發明的可能的實施例的施壓電路910、920、930、940、950、960的詳細結構。
參考圖11A，施壓電路910包括邏輯反相器I』(例如CMOS反相器)，其接收電源電壓Vdd和接地電壓GND作為電壓供應。反相器I』包括連接到邏輯塊990的輸出節點(節點M4)的輸入端子，以及連接到節點N』1的輸出端子。
在預充電和電荷共享階段期間，由邏輯塊990提供給反相器I』的輸入信號取等於接地電壓GND的電壓，因此反相器輸出信號取3伏的電壓值。在升壓階段期間，由邏輯塊990提供的輸入信號取等於3伏的電壓值。因此，輸出信號取接地電壓GND。
應當理解，用這種方式，節點N』1取前面描述的並且在圖10A、10B和10C中示出的電壓值。
參考圖11B，施壓電路920包括NMOS電晶體MB』1，其具有連接到節點N』1的第一端子，連接到提供接地電壓GND的端子的柵極端子，連接到節點N』2的體端子，以及連接到PMOS電晶體MB』2的第一端子、形成電路節點B』1的第二端子。PMOS電晶體MB』2進一步包括連接到提供接地電壓GND的端子的柵極端子，連接到PMOS電晶體MB』3的第一端子、形成電路節點B』2的第二端子，以及連接到節點B』2的體端子。PMOS電晶體MB』3進一步包括連接到節點M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。施壓電路920進一步包括NMOS電晶體MB』6，其具有連接到提供接地電壓GND的端子的第一端子，連接到節點M4的柵極端子，連接到節點B』2的第二端子，以及連接到第一端子的體端子。施壓電路920進一步包括NMOS電晶體MB』5，其具有連接到節點B』1的柵極端子，連接到NMOS電晶體MB』4的第二端子、形成電路節點B』3的第一端子，連接到節點N』2的第二端子，以及連接到第二端子的體端子。NMOS電晶體MB』4進一步包括連接到提供接地電壓GND的端子的第一端子，連接到節點M3的柵極端子，以及連接到第一端子的體端子。
在預充電階段期間，邏輯塊990提供接地電壓GND給PMOS電晶體MB』3的柵極端子，激活它，並提供接地電壓GND給NMOS電晶體MB』6的柵極端子，將其關斷。因此，節點B』2取3伏的電壓。由於PMOS電晶體MB』2的柵極端子處於接地電壓GND，因此後者電晶體導通，並且節點B』1也達到3伏電壓。而且，邏輯塊990提供3伏的電壓給NMOS電晶體MB』4的柵極端子，激活它。這樣，NMOS電晶體MB』5和MB』4都導通，並且節點N』2的電壓被拉到接地電壓GND，正如電荷泵900的正確運行所要求的。NMOS電晶體MB』1在整個預充電階段期間保持關斷。
在電荷共享階段期間，節點N』2保持在接地電壓GND。邏輯塊990提供3伏的電壓給NMOS電晶體MB』3的柵極端子，將其關斷。因此，節點B』1變為浮置，保持3伏的電壓。而且，邏輯塊990提供接地電壓GND給NMOS電晶體MB』4和MB』6的柵極端子，將其關斷。
在升壓階段期間，節點N』2達到-3伏的電壓，能夠將NMOS電晶體MB』1導通(其柵極端子處於接地電壓GND)，將節點B』1的電壓拉到-3伏。邏輯塊990提供3伏的電壓給NMOS電晶體MB』6的柵極端子，將其激活。而且，MB』2關斷，因為其柵極端子處於接地電壓GND，其第一端(節點B』1)處於3伏的電壓，並且其第二端(節點B』2)被NMOS電晶體MB』6拉到接地電壓。邏輯塊990提供3伏的電壓給PMOS電晶體MB』3的柵極端子，並且提供接地電壓GND給NMOS電晶體MB』4的柵極端子，在整個升壓階段期間保持兩個電晶體關斷。
可以看到，即使在這種情況下，在這三個操作階段的每一個期間由施壓電路920的每一個節點採取的電壓值也是如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差至多等於3伏。
參考圖11C，施壓電路930包括PMOS電晶體MC』1，其具有連接到節點N』3的第一端子，連接到提供接地電壓GND的端子的柵極端子，連接到NMOS電晶體MC』2的第一端子、形成電路節點C』1的第二端子，以及連接到節點C』1的體端子。NMOS電晶體MC』2進一步包括連接到提供接地電壓GND的端子的第一端子，連接到節點M4的柵極端子，以及連接到第一端子的體端子。施壓電路930進一步包括連接到節點M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。
在預充電階段期間，邏輯塊990提供接地電壓GND給PMOS電晶體MC』3的柵極端子，和NMOS電晶體MC』2的柵極端子。因此，在NMOS電晶體MC』2關斷的同時PMOS電晶體MC』3激活，並且節點C』1達到3伏的電壓。這樣，PMOS電晶體MC』1導通，使柵極端子處於接地電壓GND，並且節點N』3達到3伏的電壓，正如電荷泵900的正確運行所要求的。
在電荷共享階段期間，邏輯塊990提供3伏的電壓給PMOS電晶體MC』3的柵極端子，將其關斷，並提供接地電壓GND給NMOS電晶體MC』2的柵極端子，保持其關斷。這樣，節點C』1變為浮置，並取1伏的電壓，也就是在電晶體MC』1的柵極端子的電壓加上閾值電壓。
在升壓階段期間，節點N』3取等於-3伏的電壓值，將PMOS電晶體MC』1關斷。同時，邏輯塊990提供3伏的電壓給電晶體MC』2的柵極，將其導通。因此，節點C』1達到接地電壓GND。而且，邏輯塊990提供3伏的電壓到PMOS電晶體MC』3的柵極端子，將其關斷。
即使在這種情況下，在這三個操作階段的每一個期間由施壓電路430的每一個節點採取的電壓值也是如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差至多等於3伏。
現在參考圖11D，施壓電路940包括NMOS電晶體MD』1，其具有連接到節點N』4的第一端子，連接到節點N』2的柵極端子，連接到NMOS電晶體MD』8的柵極端子、形成電路節點D』1的第二端子，以及連接到節點N』4的體端子。NMOS電晶體MD』8進一步包括連接到NMOS電晶體MD』7的第二端子、形成電路節點D』2的第一端子，連接到節點N』4的第二端子，以及連接到第二端子的體端子。NMOS電晶體MD』7進一步包括連接到節點N』2的第一端子，連接到節M5的柵極端子，以及連接到節點N』4的體端子。施壓電路940進一步包括PMOS電晶體MD』2，其具有連接到節點D』1的第一端子，連接到節點N』2的柵極端子，連接到PMOS電晶體MD』3的第一端子、形成電路節點D』3的第二端子，以及連接到節點D』3的體端子。PMOS電晶體MD』3進一步包括連接到提供接地電壓GND的端子的柵極端子，連接到PMOS電晶體MD』4的第一端子、形成電路節點D』4的第二端子，以及連接到節點D』4的體端子。PMOS電晶體MD』4進一步包括連接到節點M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。施壓電路940進一步包括NMOS電晶體MD』6，其具有連接到節點N』2的第一端子，連接到節點M1的柵極端子，連接到節點D』3的第二端子，以及連接到節點N』2的體端子。而且，包括另一NMOS電晶體MD』5，其具有連接到提供接地電壓的端子的第一端子，連接到節點M4的柵極端子，連接到節點D』4的第二端子，以及連接到第一端子的體端子。
在預充電階段期間，通過將NMOS電晶體MD』8和MD』7導通，節點N』4被拉到接地電壓GND。為此，邏輯塊990提供3伏的電壓給NMOS電晶體MD』7的柵極，其具有處於接地電壓GND的第一端子，並且節點D』1通過激活PMOS電晶體MD』2、MD』3和MD』4被驅動到3伏的電壓。更具體地，邏輯塊990提供接地電壓GND給PMOS電晶體MD』4的柵極端子，將其導通。因此，節點D』4取3伏的電壓。這樣，PMOS電晶體MD』3被導通，因為其柵極端子處於接地電壓，並且節點D』3也取3伏的電壓。由於在預充電階段中，節點N』2達到接地電壓GND，並且由於PMOS電晶體MD』2具有連接到節點N』2的柵極端子，因此後者電晶體導通，給節點D』1提供3伏的電壓。電晶體MD』1、MD』5和MD』6在整個預充電階段期間保持關斷。
在電荷共享階段期間，節點N』4取等於-3伏的電壓值，導通NMOS電晶體MD』1，其具有處於接地電壓GND的柵極端子。這樣，節點D』1取節點N』4的電壓值(-3伏)，關斷PMOS電晶體MD』2。邏輯塊990提供3伏的電壓給NMOS電晶體MD』6的柵極端子，將其導通。這樣，節點D』3達到接地電壓GND，關斷PMOS電晶體MD』3。而且，PMOS電晶體MD』4通過邏輯塊990被關斷，其提供3伏的電壓給其柵極端子。由於節點D』1處於-3伏的電壓，NMOS電晶體MD』8關斷。而且，邏輯塊990提供3伏的電壓給NMOS電晶體MD』7，保持其導通。另外，NMOS電晶體MD』5在整個電荷共享階段期間保持關斷，因為其柵極端子處於接地電壓GND。
在升壓階段期間，節點N』4達到-6伏的電壓。NMOS電晶體MD』1保持導通(其柵極端子達到-3伏的電壓)。因此，節點D』1取-6伏的電壓值，保持NMOS電晶體MD』8關斷。實際上，其第一端子通過NMOS電晶體MD』7達到-3伏，又被邏輯塊990激活，其提供接地電壓GND給後者電晶體的柵極端子。而且，PMOS電晶體MD』2保持關斷，因為其連接到節點N』2的柵極端子處於-3伏的電壓，同時節點D』3通過NMOS電晶體MD』6達到-3伏的電壓。實際上，邏輯塊990提供接地電壓GND給後者電晶體的柵極端子，使第一端子在整個升壓階段期間處於-3伏的電壓。由於節點D』3處於-3伏的電壓，因此PMOS電晶體MD』3保持關斷。而且，邏輯塊990提供3伏的電壓給NMOS電晶體MD』5的柵極端子，其又將節點D』4拉到接地電壓GND。PMOS電晶體MD』4在升壓階段期間也保持關斷。
即使在這種情況下，在這三個操作階段的每一個期間由施壓電路940的每一個節點採取的電壓值也是如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差至多等於3伏。
參考圖11E，施壓電路950包括PMOS電晶體ME』1，其具有連接到節點N』5的第一端子，連接到節點N』2的柵極端子，連接到PMOS電晶體ME』3的第一端子、形成電路節點E』1的第二端子，以及連接到節點E』1的體端子。PMOS電晶體ME』3進一步包括連接到節點M1的柵極端子，連接到PMOS電晶體ME』5的第一端子、形成電路節點E』2的第二端子，以及連接到節點E』2的體端子。PMOS電晶體ME』5進一步包括連接到節點M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。施壓電路950進一步包括NMOS電晶體ME』2，其具有連接到節點N』2的第一端子，連接到節點M1的柵極端子，連接到節點E』1的第二端子，以及連接到第一端子的體端子。而且，施壓電路950仍然進一步包括NMOS電晶體ME』4，其具有連接到提供接地電壓GND的端子的第一端子，連接到節點M2的柵極端子，連接到節點E』2的第二端子，以及連接到第一端子的體端子。
在預充電階段期間，邏輯塊990提供接地電壓GND給PMOS電晶體ME』5、ME』3和ME』1的柵極端子。因此，在NMOS電晶體ME』4關斷時(其柵極端子被邏輯塊990以這樣的方式驅動以採取接地電壓GND)，PMOS電晶體ME』5被激活，並且節點E』2達到3伏的電壓。這樣，PMOS電晶體ME』3被激活，使柵極端子處於接地電壓GND，並且節點E』1達到3伏的電壓。結果，PMOS電晶體被導通，並且節點N』5達到3伏的電壓，正如電荷泵900的正確運行所要求的。邏輯塊990提供接地電壓給NMOS電晶體ME』2的柵極端子，使第一端子也處於接地電壓，該NMOS電晶體ME』2在整個預充電階段期間保持關斷。
在電荷共享階段期間，節點N』5取等於-3伏的電壓值。該電壓值關斷PMOS電晶體ME』1，其具有處於接地電壓GND的柵極端子。NMOS電晶體ME』2被導通，因為當其第一端子達到接地電壓GND時，邏輯塊990提供3伏的電壓給其柵極端子。因此，節點E』1取接地電壓GND，關斷PMOS電晶體ME』3(其柵極端子被邏輯塊990驅動到3伏的電壓)。而且，節點E』2通過NMOS電晶體ME』4達到接地電壓GND，其被邏輯塊990導通(其柵極端子達到3伏的電壓)。具有處於3伏的電壓的柵極端子的PMOS電晶體ME』5在整個電荷共享階段期間保持關斷。
在升壓階段期間，節點N』5 取-6伏的電壓值。邏輯塊990提供-3伏的電壓給PMOS電晶體ME』1的柵極端子，保持其關斷。NMOS電晶體ME』2被保持導通(其柵極端子被驅動到接地電壓GND，並且其第一端子處於-3伏的電壓)，因此驅動節點E』1的電壓到節點N』2的電壓，也就是-3伏。而且，節點E』2被NMOS電晶體ME』4保持在接地電壓GND，其使其柵極端子處於3伏的電壓，並且PMOS電晶體ME』3和ME』5被保持關斷。實際上，邏輯塊990提供接地電壓GND給PMOS電晶體ME』3的柵極端子，並且提供3伏的電壓給PMOS電晶體ME』5的柵極端子。
即使在這種情況下，在這三個操作階段的每一期間由施壓電路950的每一個節點採取的電壓值也是如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差至多等於3伏。
參考圖11F，施壓電路960包括NMOS電晶體MF』1，其具有連接到節點N』6的第一端子，連接到節點N』4的柵極端子，連接到NMOS電晶體MF』8的柵極端子、形成電路節點F』1的第二端子，以及連接到節點N』6的體端子。NMOS電晶體MF』8進一步包括連接到NMOS電晶體MF』7的第二端子、形成電路節點F』2的第一端子，連接到節點N』6的第二端子，以及連接到第二端子的體端子。NMOS電晶體MF』7進一步包括連接到節點N』4的第一端子，連接到節點N』3的柵極端子，以及連接到節點N』6的體端子。施壓電路960進一步包括PMOS電晶體MF』2，其具有連接到節點F』1的第一端子，連接到節點N』4的柵極端子，連接到PMOS電晶體MF』10的第一端子、形成電路節點F』5的第二端子，以及連接到節點F』5的體端子。 PMOS電晶體MF』10進一步包括連接到節點N』2的柵極端子，連接到PMOS電晶體MF』3的第一端子、形成電路節點F』3的第二端子，以及連接到節點F』3的體端子。PMOS電晶體MF』3進一步包括連接到提供接地電壓GND的端子的柵極端子，連接到PMOS電晶體MF』4的第一端子、形成電路節點F』4的第二端子，以及連接到節點F』4的體端子。PMOS電晶體MF』4進一步包括連接到節點M2的柵極端子，連接到提供電源電壓Vdd的端子的第二端子，以及連接到第二端子的體端子。施壓電路960進一步包括NMOS電晶體MF』9，其具有連接到節點N』4的第一端子，連接到節點N』2的柵極端子，連接到節點F』5的第二端子，以及連接到第一端子的體端子。而且，施壓電路960還進一步包括NMOS電晶體MF』6，其具有連接到節點N』2的第一端子，連接到節點M1的柵極端子，連接到節點F』3的第二端子，以及連接到節點N』2的體端子。另外，施壓電路960包括NMOS電晶體MF』5，其具有連接到提供接地電壓的端子的第一端子，連接到節點M4的柵極端子，以及連接到節點F』4的第二端子。
在預充電階段期間，通過導通NMOS電晶體MF』8和MF』7，節點N』6被拉到接地電壓GND。為此，邏輯塊990提供3伏的電壓給NMOS電晶體MD』7的柵極，其具有處於接地電壓GND的第一端子，並且節點F』1通過激活PMOS電晶體MF』2、MF』10、MF』3和MF』4被驅動到3伏的電壓。更具體地，邏輯塊990提供接地電壓GND給PMOS電晶體MF』4的柵極端子，將其導通。因此，節點F』4取3伏的電壓。這樣，PMOS電晶體MF』3被導通，由於其柵極端子處於接地電壓，而且節點F』3也取3伏的電壓。由於在預充電階段中節點N』2達到接地電壓GND，並且由於PMOS電晶體MF』10具有連接到節點N』2的柵極端子，因此後者電晶體導通，提供3伏的電壓給節點F』5。以相同的方式，由於在預充電階段中節點N』4達到接地電壓GND，並且由於PMOS電晶體MF』2具有連接到節點N』4的柵極端子，因此後者電晶體導通，提供3伏的電壓給節點F』1。電晶體MF』1、MF』9、MF』5和MF』6在整個預充電階段期間保持關斷。
在電荷共享階段期間，節點N』6取等於-6伏的電壓值，導通NMOS電晶體MF』1，其具有處於-3伏的柵極端子。這樣，節點F』1取節點N』6的電壓值(-6伏)，關斷PMOS電晶體MF』2(其柵極端子處於-3伏的電壓)。邏輯塊990提供接地電壓GND給NMOS電晶體MF』9的柵極端子，將其導通。這樣，節點F』5達到-3伏的電壓。邏輯塊990提供3伏的電壓給NMOS電晶體MF』6的柵極端子，將其導通(其第一端子處於接地電壓)。這樣，節點F』3達到接地電壓GND。由於其柵極端子保持在接地電壓GND，因此PMOS電晶體MF』10被關斷。而且，PMOS電晶體MF』4被邏輯塊990關斷，該邏輯塊990提供3伏的電壓給其柵極端子。因此，節點F』4變為浮置。具有處於接地電壓GND的柵極端子的PMOS電晶體MF』3被關斷。由於節點F』1處於-6伏的電壓，因此NMOS電晶體MD』8被關斷。而且，邏輯塊990提供接地電壓GND給NMOS電晶體MD』7的柵極端子，保持其導通，因為其第一端子處於-3伏的電壓。另外，NMOS電晶體MF』5在整個電荷共享階段期間保持關斷，因為其柵極端子處於接地電壓GND。
在升壓階段期間，節點N』6取-9伏的電壓值。NMOS電晶體MF』1保持導通(其柵極端子達到-6伏的電壓)。因此，節點F』1取-9伏的電壓值，保持NMOS電晶體MF』8關斷。實際上，其第一端子藉助NMOS電晶體MF』7達到-6伏，又使其柵極端子處於-3伏的電壓，並使第一端子處於-6伏的電壓。而且，PMOS電晶體MF』2保持關斷，因為其連接到節點N』4的柵極端子處於-6伏的電壓，同時節點F』5藉助NMOS電晶體MF』9(其具有處於-3伏的電壓的柵極端子和處於-6伏的電壓的第一端子)達到-6伏的電壓。而且，節點F』3藉助NMOS電晶體MF』6達到-3伏的電壓。實際上，邏輯塊990提供接地電壓GND給後者電晶體的柵極端子，使第一端子在整個升壓階段期間處於-3伏的電壓。由於節點D』3處於-3伏的電壓，因此PMOS電晶體MF』3和MF』10保持關斷。而且，邏輯塊990提供3伏的電壓給NMOS電晶體MF』5的柵極端子，其又將節點F』4拉到接地電壓GND。PMOS電晶體MF』4在升壓階段期間也保持關斷。
即使在這種情況下，在這三個操作階段的每一個期間由施壓電路960的每一個節點採取的電壓值也是如此，以允許使用低電壓電晶體。實際上，在每一個電晶體中，跨越其端子的電壓差至多等於3伏。
參考回圖9，並且回想開關S』1，S』2的控制方式，即在預充電階段期間打開(也就是不導電)，以及在電荷共享階段和升壓階段期間閉合(也就是導電)，邏輯塊990能夠在預充電階段期間(節點N』2處於接地電壓GND，S』1打開)提供接地電壓GND給開關S』1的NMOS電晶體的柵極端子(節點M1)，在電荷共享階段期間(節點N』2處於接地電壓GND，S』1閉合)提供3伏的電壓給開關S』1的NMOS電晶體的柵極端子，並且在升壓階段期間(節點N』2處於-3伏的電壓，S』1閉合)提供接地電壓GND給開關S』1的NMOS電晶體的柵極端子。而且，因為開關S』2的NMOS電晶體的柵極端子連接到節點N』2，因此其在預充電階段和電荷共享階段期間都取接地電壓GND，並且在升壓階段期間取-3伏的電壓。因此，在這兩個開關S1和S2的每一個中，跨越其端子的電壓差處於3伏的極限，並因此其中包括的NMOS電晶體可以是低電壓電晶體類型。
根據本發明的實施例，在節點N』2、N3』和N』4處採取的電壓的集合-也就是由電荷泵900輸出的操作電壓Vhi』的子集-用作參考圖2描述的該組輔助電壓CP_Va。實際上，節點N』2、N』3和N』4的電壓是由電荷泵900輸出的操作電壓Vhi』，其被提供給施壓電路920-960(電荷泵900本身的)，以這樣的方式控制電荷泵900的低電壓電晶體，以使施加在其每一對端子的電壓之間的差等於或低於電源電壓Vdd。
這裡描述的示例性電路結構允許實現正電荷泵和負電荷泵，避免了使用高電壓電路部件的必要性。特別地，每一電容器經受至多等於電源電壓Vdd的電壓差。
電壓傳輸電路包括在存儲器200的幾乎所有操作電路中的電路結構是所謂的「電壓傳輸電路」。電壓傳輸電路是能選擇性地連接一個選擇的輸入端子的電路，該輸入端子是在兩個或更多個輸入端子中選擇的，每個輸入端子適於提供相應的電壓到開關輸出端子，同時保持後者與未選擇的輸入端子電絕緣。所述輸入端子之間的電壓差可以高於電源電壓Vdd。實際上，幾個操作電路-例如，電荷泵塊115』和行解碼器選擇器塊125』-需要高於電源電壓Vdd的正電壓和低於接地電壓GND的負電壓用於它們的操作。在這種情況下，實際上，選擇的通用存儲器單元的控制端子在編程操作期間可能必須被偏置到比電源電壓Vdd更高的電壓值，而在擦除操作期間可能需要負控制端子電壓值。為此，根據本發明的實施例，電荷泵塊115』包括正電荷泵(例如上述的電荷泵400)和負電荷泵(例如上述的電荷泵900)。由於有必要根據導通操作利用負電壓值或正電壓值偏置相同的電路節點(例如通用存儲器單元的控制端子)，因此所述節點可能需要被選擇性地連接到正電荷泵400的輸出端子或者負電荷泵900的輸出端子，以這樣的方式能夠接收需要的操作電壓Vhi』。為此，電壓傳輸電路用於選擇性地連接正電荷泵的輸出端子或負電荷泵的輸出端子到輸出公共節點，由此從其中一個或者另一個電荷泵接收的操作電壓Vhi』通過分配總線205被分配給存儲器200。
在本文件的下述中，將根據本發明的可能的實施例，參考圖12至16描述電壓傳輸電路的不同實例；特別地，描述依賴於在其輸入端子提供的電壓值的不同結構。在示出所述示例性電壓傳輸電路之後，參考圖17將提供更通用的方案，用於設計通用兩輸入電壓傳輸電路，其可以在其輸入處接收一對通用的電壓值，該電路只利用了低電壓電晶體。
在下面描述的所有情況中，僅藉助實例，假設使用p溝道(pMOS)和n溝道(nMOS)電晶體作為低電壓電晶體MOS電晶體，其都具有1伏(絕對值)的閾值電壓。而且，假設使用相對於接地電壓GND等於3伏的電源電壓Vdd。在下面描述中將要考慮的所有電壓值都將相對於接地電壓GND的值來計算。
圖12示出了根據本發明的實施例的電壓傳輸電路1200的電子電路圖，該電壓傳輸電路具有用於接收例如6伏的第一電壓的第一輸入端子INA1和用於接收例如-3伏的第二電壓的第二輸入端子INB1。電壓傳輸電路1200進一步包括適於選擇性地與第一輸入端子INA1或者與第二輸入端子INB1連接的輸出端子OUT1，以接收在那裡存在的電壓；以及偏置控制塊1202，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓由偏置控制塊1202使用，用於偏置包括在電壓傳輸電路1200中的MOS電晶體。
輸入端子INA1和INB1假設連接到相應的電路節點，每一節點具有被假設在兩個值之間變化的電壓；例如，第一輸入端子INA1可以連接到其電壓在6伏和接地電壓GND之間變化的電路節點，而第二輸入端子INB1可以連接到其電壓在-3伏和接地電壓GND之間變化的電路節點。特別地，當第一輸入端子INA1從相應的節點接收6伏的第一電壓，並通過電壓傳輸電路1200耦接到輸出端子OUT1時，另一輸入端子INB1從相應的節點接收接地電壓GND，並與輸出端子OUT1保持隔離。相反，當第二輸入端子INB1從相應的節點接收-3伏的第二電壓，並通過電壓傳輸電路1200耦接到輸出端子OUT1時，另一輸入端子INA1從相應的節點接收接地電壓GND，並與開關輸出端子OUT1保持隔離。特別地，這兩個輸入端子INA1和INB1可以連接到相應的電荷泵CPA和CPB的輸出節點。可替代地，可以從IC外部接收電壓。
電壓傳輸電路1200在第一輸入端子INA1側包括pMOS電晶體1204，其具有連接到第一輸入端子INA1的第一端子，連接到輸出端子OUT1的第二端子，以及連接到偏置控制塊1202的控制端子。電壓傳輸電路1200在第二輸入端子INB1側進一步包括nMOS電晶體1206，其具有連接到輸出端子OUT1的第一端子，連接到另一nMOS電晶體1208的第一端子的第二端子，以及連接到偏置控制塊1202的控制端子。nMOS電晶體1208具有連接到偏置控制塊1202的控制端子，和連接到第二輸入端子INB1的第二端子。
當期望提供在第一輸入端子INA1處存在的6伏的第一電壓給輸出端子OUT1時，第一輸入端子INA1耦接到輸出端子OUT1，同時第二輸入端子INB1(在這種情況下，假設被偏置到接地電壓GND)必須與其保持電絕緣。因此，在第一輸入端子INA1側的電路分支(在這種情況下，由pMOS電晶體1204形成)必須能夠建立從輸入端子INA1到輸出端子OUT1的導電的低電阻路徑，以這樣的方式傳輸6伏的電壓到那裡。因此，pMOS電晶體1204具有從其第一端子傳送6伏的電壓到其第二端子的功能；換句話說，pMOS電晶體1204用作傳輸電晶體(pass transistor)。代替n溝道，可以優選p溝道MOS電晶體，因為pMOS傳輸電晶體能夠比nMOS傳輸電晶體更好地傳送正電壓。
為了激活pMOS電晶體104，偏置控制塊1202將電晶體控制端子偏置到比必須從第一電晶體端子傳送到第二電晶體端子的電壓(在這種情況下是6伏)低了至少pMOS電晶體的閾值電壓量(在本實例中為至少1伏)的電壓。例如，偏置控制塊1202偏置pMOS電晶體1204的控制端子到等於3伏的電壓。以這種方式，當其被激活時，pMOS電晶體1204具有跨越其控制端子和其其它端子的電壓差，所述電壓差至多等於電源電壓Vdd的值，並且這允許pMOS電晶體1204使用低電壓電晶體。施加到pMOS電晶體1204的控制端子的更低的電壓將引起比電源電壓Vdd更高的電壓降，低電壓電晶體將不能保證承受該電壓降。
當期望提供在第二輸入端子INB1處存在的-3伏的第二電壓給輸出端子OUT1時，第二輸入端子INB1耦接到輸出端子OUT1，同時第一輸入端子INA1(在這種情況下，假設被偏置到接地電壓GND)必須與其保持電絕緣。因此，在第二輸入端子INB1側的電路分支(在這種情況下，由nMOS電晶體1206和1208形成)必須能夠建立從第二輸入端子INB1到輸出端子OUT1的導電的低電阻路徑，以這樣的方式提供-3伏的電壓到那裡。為此，nMOS電晶體1206和1208必須起具有傳送-3伏的電壓的功能的傳輸電晶體的作用。在這種情況下，可以優選n溝道MOS電晶體，因為nMOS傳輸電晶體能夠比pMOS傳輸電晶體更好地傳送負電壓。
為了激活nMOS電晶體1206和1208，偏置控制塊1202將電晶體的控制端子偏置到比必須從nMOS電晶體1208的第二端子傳送到nMOS電晶體1206的第一端子的電壓(在這種情況下是-3伏)高了至少nMOS電晶體的閾值電壓量(在本實例中為至少1伏)的電壓。例如，偏置控制塊1202偏置nMOS電晶體1206和1208的控制端子到接地電壓GND。以這種方式，當它們被激活時，nMOS電晶體1206和1208具有跨過其控制端子和其其它端子的電壓差，所述電壓差至多等於電源電壓Vdd的值，以便可以使用低電壓電晶體。
如前所述，當其中一個輸入端子INA1和INB1通過電壓傳輸電路1200耦接到輸出端子OUT1時，另一輸入端子必須與輸出端子OUT1保持隔離。
當6伏的第一電壓通過激活pMOS電晶體1204被提供給輸出端子OUT1，由此在第一輸入端子INA1側形成低電阻路徑時，nMOS電晶體1206和1208中的至少一個必須被關斷。由於在這種情況下第二輸入端INB1側的電路分支連接在處於接地電壓GND的端子(也就是第二輸入端子INB1)和處於6伏的端子(輸出端子OUT1)之間，因此偏置控制塊1202通過偏置nMOS電晶體控制端子到與第二輸入端子INB1相同的電壓(即接地電壓GND)來保持nMOS電晶體1208(也就是連接到第二輸入端子INB1的電晶體)關斷。為了能只使用低電壓電晶體，偏置控制塊1202偏置第二輸入端子INB1側的電路分支的另一nMOS電晶體(在這種情況下為nMOS電晶體1206)到適於避免其控制端子和其其它端子之間的電壓差高於電源電壓Vdd的電壓值。所述其它nMOS電晶體是導通還是關斷是不相關的，因為從第二輸入端子INB1到輸出端子OUT1的導電路徑已經通過確保電晶體1208關斷而被中斷。必須理解，在電壓傳輸電路1200中，在第二輸入端子INB1側的電路支路中存在單個nMOS電晶體(例如，只有nMOS電晶體1208)並不足夠，因為在輸出端子OUT1(在這種情況下處於6伏)和第二輸入端子INB1(在這種情況下處於接地電壓GND)之間出現的電壓差高於電源電壓Vdd。
代替地，當-3伏的第二電壓通過激活nMOS電晶體1206和1208形成第二輸入端子INB1側的電路分支而被提供給輸出端子OUT1時，pMOS電晶體1204必須被關斷。由於在這種情況下在第一輸入端子INA1側的電路分支連接在處於接地電壓GND的端子和處於-3伏的端子之間，因此通過偏置pMOS電晶體1204(也就是連接到第一輸入端子INA1的電晶體)的控制端子到與第一輸入端子INA1相同的電壓(也就是接地電壓GND)，該pMOS電晶體1204保持關斷。應當理解，在這種情況下，單個pMOS電晶體(pMOS電晶體1204)是足夠的，因為在輸出端子OUT1和第一輸入端子之間的電壓差的絕對值等於電源電壓Vdd。
更詳細的來講，當期望提供在第一輸入端子INA1處存在的6伏的第一電壓給輸出端子OUT1時，偏置控制塊1202偏置pMOS電晶體1204和nMOS電晶體1206的控制端子到3伏的電壓，並偏置nMOS電晶體1208的控制端子到接地電壓GND。這樣，pMOS電晶體1204被導通，以這樣的方式輸出端子OUT1的電壓達到6伏，如所希望的。nMOS電晶體1206具有處於3伏的控制端子，和處於6伏的第一端子。因此，它的第二端子的電壓採取大約等於控制電壓(3伏)減去閾值電壓(1伏)的電壓，也就是2伏。這樣，nMOS電晶體1206幾乎導通。相反，nMOS電晶體1208被關斷，因為它的控制端子被偏置到低於(或者至少等於)它的第一和第二端子的電壓的電壓(0伏)。所以，第二輸入端子INB1與輸出端子OUT1電絕緣。
代替地，當期望提供-3伏的第二電壓給輸出端子OUT1時，偏置控制塊1202偏置pMOS電晶體1204和nMOS電晶體1206，1208的控制端子到接地電壓GND。這樣，nMOS電晶體1208導通，具有處於比第二端子的電壓高3伏的電壓的控制端子。結果，nMOS電晶體1206的第二端子也達到-3伏的電壓。由於其控制端子處於接地電壓GND，因此nMOS電晶體1206被導通。因此，輸出端子OUT1的電壓達到-3伏，如所希望的。pMOS電晶體1204具有處於接地電壓GND的控制端子和第一端子，以及處於-3伏的第二端子。因此，pMOS電晶體1204被關斷，因為其控制端子被偏置到低於它的第一和第二端子的電壓的電壓(0伏)。因此，第一輸入端子INA1與輸出端子OUT1電絕緣。
如所看到的，電壓傳輸電路1200的每一節點的電壓取值都是如此，以允許只使用低電壓電晶體，而不需要集成被設計成承受跨越至少其控制端子和另一端子的高於電源電壓Vdd的電壓差的電晶體。實際上，在每一個電晶體中，跨越其控制端子和其它端子的電壓差至多等於3伏(也就是，電源電壓Vdd的值)。
圖13示出了根據本發明的實施例的電壓傳輸電路1300的電子電路示意圖，該電壓傳輸電路具有用於接收例如9伏的第一電壓的第一輸入端子INA2和用於接收例如-3伏的第二電壓的第二輸入端子INB2。電壓傳輸電路1300進一步包括適於選擇性耦接到第一輸入端子INA2或者第二輸入端子INB2的輸出端子OUT2，以便接收在那裡存在的電壓；以及偏置控制塊1302，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓用於偏置包括在電壓傳輸電路中的MOS電晶體。
如在電壓傳輸電路1300的情況下，輸入端子INA2和INB2被假設為連接到相應的電路節點，每一個節點具有假設在兩個值之間變化的電壓。更具體地，當第一輸入端子INA2從相應的節點接收9伏的第一電壓，並通過電壓傳輸電路1300耦接到輸出端子OUT2時，另一輸入端子INB2從相應的節點接收接地電壓GND，並與輸出端子OUT2保持絕緣；相反，當第二輸入端子INB2從相應的節點接收-3伏的第二電壓，並通過電壓傳輸電路1300耦接到輸出端子OUT2時，另一輸入端子INA2從相應的節點接收接地電壓GND，並與輸出端子OUT2保持絕緣。
電壓傳輸電路1300在第一輸入端子INA2側包括pMOS電晶體1304，其具有連接到第一輸入端子INA2的第一端子，連接到輸出端子OUT2的第二端子，以及連接到偏置控制塊1302的控制端子。電壓傳輸電路1300在第二輸入端子INB2側進一步包括第一nMOS電晶體1306，其具有連接到輸出端子OUT2的第一端子，連接到第二nMOS電晶體1308的第一端子的第二端子，以及連接到偏置控制塊1302的控制端子。nMOS電晶體1308具有連接到偏置控制塊1302的控制端子，以及連接到第三nMOS電晶體1310的第一端子的第二端子。nMOS電晶體1310具有連接到偏置控制塊1302的控制端子，和連接到第二輸入端子INB2的第二端子。
以與用於電壓傳輸電路1200相同的方式，當期望提供在第一輸入端子INA2處存在的9伏的第一電壓給輸出端子OUT2時，第一輸入端子INA2耦接到輸出端子OUT2，同時第二輸入端子INB2(這種情況下，假設被偏置到接地電壓GND)必須與其保持電絕緣。在第一輸入保持端INA2側的電路分支通過pMOS電晶體1304形成，具有從它的第一端子傳送9伏的電壓到它的第二端子的功能。在這種情況下，由於所述第一電壓等於9伏，因此偏置控制塊1302通過偏置pMOS控制端子到6伏的電壓來激活pMOS電晶體1304。
當期望提供在第二輸入端子INB2處存在的-3伏的第二電壓給輸出端子OUT2時，第二輸入端子INB2被耦接到輸出端子OUT2，同時第一輸入端子INA2(這種情況下，假設被偏置到接地電壓GND)必須與其保持電絕緣。在第二輸入端子INB2側的電路分支由nMOS電晶體1306，1308和1310形成，具有提供-3伏的電壓給輸出端子OUT2的功能。由於第二電壓等於-3伏，因此如同在電壓傳輸電路1200中，偏置控制塊1302通過偏置nMOS電晶體控制端子到接地電壓GND來激活nMOS電晶體1306，1308和1310。
當9伏的第一電壓通過激活pMOS電晶體1304被提供給輸出端子OUT2時，nMOS電晶體1306、1308和1310中的至少一個必須被關斷。為此，偏置控制塊1302通過偏置nMOS電晶體控制端子到與第二輸入端子INB2相同的電壓(也就是接地電壓GND)來保持nMOS電晶體1310關斷。如同在電壓傳輸電路1200的情況中，電路分支的其它nMOS電晶體1306、1308是導通還是關斷是不相關的，但是偏置控制塊1302將它們偏置到這樣的電壓值，以便避免其控制端子和它們的其它端子之間的電壓差高於電源電壓Vdd，以便允許使用低電壓電晶體。應當理解，在這種情況下，輸出端子OUT2和第二輸入端子INB2之間的電壓差等於9伏。因此，在第二輸入端子INB2側的電路分支必須包括至少三個低電壓nMOS電晶體1306、1308和1310，每一個能夠承受3伏的電壓差。
代替地，當-3伏的第二電壓通過激活nMOS電晶體1306、1308、1310被提供給輸出端子OUT2時，pMOS電晶體1304通過偏置它的控制端子到與第一輸入端子INA2相同的電壓(也就是接地電壓GND)而保持關斷。在這種情況下，在第一輸入端子INA2側的電路分支只包括單個pMOS電晶體1304，因為輸出端子OUT2和第一輸入端子INA2之間的電壓差的絕對值等於電源電壓Vdd。
更詳細的來講，當期望提供9伏電壓給輸出端子OUT2時，偏置控制塊1302偏置pMOS電晶體1304和nMOS電晶體1306的控制端子到6伏的電壓，偏置nMOS電晶體1308的控制端子到3伏的電壓，並且偏置nMOS電晶體1310的控制端子到接地電壓GND。這樣，pMOS電晶體1304被導通，建立了在第一輸入端子INA2和輸出端子OUT2之間的導電路徑，以這樣的方式輸出端子OUT2的電壓達到9伏，如所希望的。NMOS電晶體1306具有處於6伏的控制端子，和處於9伏的第一端子。因此，它的第二端子的電壓採取大約等於控制電壓(6伏)減去閾值電壓(1伏)的電壓，也就是5伏。這樣，nMOS電晶體1306幾乎導通。類似地，由於nMOS電晶體1308具有處於3伏的控制端子和處於5伏的第一端子，因此它的第二端子的電壓採取大約等於2伏的電壓，也就是等於控制電壓(3伏)減去閾值電壓。代替地，nMOS電晶體1310被關斷，因為其控制端子被偏置到低於(或者至多等於)它的第一和第二端子的電壓的電壓(0伏)。因此，第二輸入端子INB2被與輸出端子OUT2電絕緣。
當期望提供-3伏的電壓給輸出端子OUT2時，偏置控制塊1302偏置pMOS電晶體1304和nMOS電晶體1306、1308和1310的控制端子到接地電壓GND。這樣，nMOS電晶體1310被導通，具有處於比第二端子高3伏的電壓的控制端子。結果，nMOS電晶體1308的第二端子也達到-3伏的電壓。以同樣的方式，nMOS電晶體1308和1306都被導通。因此，在第二輸入端子INB2和輸出端子OUT2之間建立了導電路徑，以這樣的方式輸出端子OUT2的電壓達到-3伏，如所期望的。pMOS電晶體1304具有處於接地電壓GND的控制端子和第一端子，以及處於-3伏電壓的第二端子。因此，pMOS電晶體1304被關斷。因此，第一輸入端子INA2與輸出端子OUT2電絕緣。
如所看到的，電壓傳輸電路1300的每一節點的電壓取值都是如此，以允許只使用低電壓電晶體，而不需要集成被設計成承受跨越至少其控制端子和其另一端子的高於電源電壓Vdd的電壓差的電晶體。實際上，在每一個電晶體中，跨越其控制端子和其它端子的電壓差至多等於3伏。
圖14示出了根據本發明的實施例的電壓傳輸電路1400的電子電路示意圖，該電壓傳輸電路具有用於接收例如6伏的第一電壓的第一輸入端子INA3和用於接收例如-6伏的第二電壓的第二輸入端子INB3。電壓傳輸電路1400進一步包括適於選擇性地與第一輸入端子INA3或者第二輸入端子INB3耦接的輸出端子OUT3，以便接收在那裡存在的電壓；以及偏置控制塊1402，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓用於偏置包括在電壓傳輸電路中的MOS電晶體。
輸入端子INA3和INB3連接到相應的電路節點。當第一輸入端子INA3從相應的節點接收6伏的第一電壓時，另一輸入端子INB3從相應的節點接收接地電壓GND，並且與輸出端子OUT3保持絕緣；相反，當第二輸入端子INB3從相應的節點接收-6伏的第二電壓時，另一輸入端子INA3從相應的節點接收接地電壓GND，並且與輸出端子OUT3保持絕緣。
電壓傳輸電路1400在第一輸入端子INA3側包括第一pMOS電晶體1404，其具有連接到第一輸入端子INA3的第一端子，連接到第二pMOS電晶體1406的第一端子的第二端子，以及連接到偏置控制塊1402的控制端子。pMOS電晶體1406具有連接到偏置控制塊1402的控制端子和連接到輸出端子OUT3的第二端子。電壓傳輸電路1400在第二輸入端子INB3側進一步包括第一nMOS電晶體1408，其具有連接到輸出端子OUT3的第一端子，連接到第二nMOS電晶體1410的第一端子的第二端子，以及連接到偏置控制塊1402的控制端子。NMOS電晶體1410具有連接到偏置控制塊1402的控制端子，以及連接到第二輸入端子INB3的第二端子。電壓傳輸電路1400進一步包括第三nMOS電晶體1412，其具有連接到pMOS電晶體1406的第一端子的第一端子，連接到偏置控制塊1402的控制端子以及連接到第四nMOS電晶體1414的第一端子的第二端子。NMOS電晶體1414具有連接到偏置控制塊1402的控制端子和第二端子。
在第一輸入端子INA3側的電路分支由pMOS電晶體1404，1406形成，具有從第一輸入端子INA3傳送6伏的第一電壓到輸出端子OUT3的功能。在這種情況下，由於所述第一電壓等於6伏，因此偏置控制塊1402通過偏置pMOS控制端子到3伏的電壓來激活pMOS電晶體1404和1406。
在第二輸入端子INB3側的電路分支由nMOS電晶體1408、1410形成，具有提供-6伏的第二電壓到輸出端子OUT3的功能。在這種情況下，由於第二電壓等於-6伏，因此偏置控制塊1402通過偏置nMOS電晶體的控制端子到-3伏的電壓來激活nMOS電晶體1408和1410。
當6伏的第一電壓通過激活pMOS電晶體1404和1406被提供給輸出端子OUT3時，nMOS電晶體1408和1410中的至少一個必須被關斷。為此，偏置控制塊1402通過偏置nMOS電晶體的控制端子到與第二輸入端子INB3相同的電壓(也就是接地電壓GND)來保持與第二輸入端子INB3連接的nMOS電晶體1410關斷。如同在先前的情況中，電路分支的另一nMOS電晶體1408是導通還是關斷是不相關的，但是偏置控制塊1402偏置nMOS電晶體1408到這樣的電壓值以避免它的控制端子和其它端子之間的電壓差高於電源電壓Vdd，使得允許使用低電壓電晶體。應當理解，在這種情況下，出現在輸出端子OUT3和第二輸入端子之間的電壓差等於6伏。因此，在第二輸入端子INB3側的電路分支必須包括至少兩個低電壓nMOS電晶體1408和1410，每一個能夠承受3伏的電壓差。
代替地，當-6伏的第二電壓通過激活nMOS電晶體1408和1410被提供給輸出端子OUT3時，偏置控制塊1402通過偏置pMOS控制端子到與第一輸入端子INA3相同的電壓(也就是接地電壓GND)來保持pMOS電晶體1404關斷。此外，偏置控制塊1402偏置該分支的剩餘pMOS電晶體1406到這樣的電壓值以避免它的控制端子和其它端子之間的電壓差高於電源電壓Vdd。在這種情況下，在第一輸入端子INA3側的電路分支必須包括至少兩個pMOS電晶體1404和1406，因為輸出端子OUT3和第一輸入端子INA3之間的電壓差的絕對值等於電源電壓Vdd的兩倍。
更詳細地，當期望提供6伏的電壓給輸出端子OUT3時，偏置控制塊1402偏置pMOS電晶體1404，1406和nMOS電晶體1408，1412的控制端子到3伏的電壓，並偏置nMOS電晶體1410，1414的控制端子到接地電壓GND。這樣，pMOS電晶體1404導通，以便提供6伏的電壓到pMOS電晶體1406的第一端子。由於其控制端子處於3伏，因此pMOS電晶體1406也被導通，在第一輸入端子INA3和輸出端子OUT3之間建立導電路徑，以這樣的方式輸出端子OUT3的電壓達到6伏，如所期望的。代替地，由nMOS電晶體1412和1414形成的電路分支被去活(deactivate)。實際上，nMOS電晶體1414被關斷，同時nMOS電晶體1412幾乎被關斷(它的第二端子採取大約2伏的電壓，也就是等於控制端子電壓減去閾值電壓)。而且，nMOS電晶體1410被關斷，並且nMOS電晶體1408幾乎導通(其第二端子處於大約2伏的電壓)。
當期望提供-6伏的電壓給輸出端子OUT3時，偏置控制塊1402偏置pMOS電晶體1404和nMOS電晶體1412，1414的控制端子到接地電壓GND，並偏置pMOS電晶體1406和nMOS電晶體1408，1410的控制端子到-3伏的電壓。而且，偏置控制塊1402偏置nMOS電晶體1414的第二端子到-3伏的電壓。這樣，nMOS電晶體1410被導通，具有處於比第二端子高3伏的電壓的控制端子。結果，nMOS電晶體1408的第二端子達到-6伏的電壓。由於它的控制端子處於-3伏，因此nMOS電晶體1408導通。因此，在第二輸入端子INB3和輸出端子OUT3之間建立導電路徑，以這樣的方式，輸出端子OUT3的電壓達到-6伏，如所期望的。nMOS電晶體1414被導通，因為其控制端子處於比第二端子高3伏的電壓。結果，nMOS電晶體1414的第一端子達到-3伏，nMOS電晶體1412被導通，並且pMOS電晶體1406的第一端子也達到-3伏。由於其第一端子和控制端子處於相同的電壓(-3伏)，因此pMOS電晶體1406被關斷，起反向偏置二極體的作用。類似地，pMOS電晶體1404也被關斷，並且第一輸入端子INA3被與輸出端子OUT3電絕緣。
即使在這種情況下，電壓傳輸電路1400的每一節點的電壓取值都是如此，以允許只使用低電壓電晶體。實際上，在每一個電晶體中，跨越其控制端子和其它端子的電壓差至多等於3伏。
圖15示出了根據本發明的實施例的電壓傳輸電路1500的電子電路示意圖，其具有用於接收例如9伏的第一電壓的第一輸入端子INA4和用於接收例如-6伏的第二電壓的第二輸入端子INB4。電壓傳輸電路1500進一步包括適於選擇性地與第一輸入端子INA4或者第二輸入端子INB4耦接的輸出端子OUT4，以便接收在那裡存在的電壓；以及偏置控制塊1502，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓用於偏置包括在電壓傳輸電路中的MOS電晶體。
輸入端子INA4和INB4連接到相應的電路節點。當第一輸入端子INA4從相應的節點接收9伏的第一電壓時，另一輸入端子從相應的節點接收接地電壓GND，並且與輸出端子OUT4保持絕緣；相反，當第二輸入端子INB4從相應的節點接收-6伏的第二電壓時，另一輸入端子從相應的節點接收接地電壓GND，並且與輸出端子OUT4保持絕緣。
電壓傳輸電路1500在第一輸入端子INA4側包括第一pMOS電晶體1504，其具有連接到第一輸入端子INA4的第一端子，連接到第二pMOS電晶體1506的第一端子的第二端子，以及連接到偏置控制塊1502的控制端子。pMOS電晶體1506具有連接到偏置控制塊1502的控制端子，和連接到輸出端子OUT4的第二端子。電壓傳輸電路1500在第一輸入端子INA4側進一步包括第一nMOS電晶體1508，其具有連接到輸出端子OUT4的第一端子，連接到第二nMOS電晶體1510的第一端子的第二端子，以及連接到偏置控制塊1502的控制端子。nMOS電晶體1510具有連接到偏置控制塊1502的控制端子，以及連接到第三nMOS電晶體1512的第一端子的第二端子。nMOS電晶體1512具有連接到偏置控制塊1502的控制端子和連接到第二輸入端子INB4的第二端子。電壓傳輸電路1500進一步包括第四nMOS電晶體1514，其具有連接到pMOS電晶體1506的第一端子的第一端子，連接到偏置控制塊1502的控制端子，以及連接到第五nMOS電晶體1516的第一端子的第二端子。nMOS電晶體1516具有連接到偏置控制塊1502的控制端子和連接到第六nMOS電晶體1518的第一端子的第二端子。nMOS電晶體1518具有連接到偏置控制塊1502的控制端子和第二端子。
在第一輸入端子INA4側的電路分支由pMOS電晶體1504，1506形成，具有從第一輸入端子INA4傳送9伏的第一電壓到輸出端子OUT4的功能。在這種情況下，由於所述第一電壓等於9伏，因此偏置控制塊402通過偏置pMOS電晶體控制端子到6伏的電壓來激活pMOS電晶體1504和1506。
在第二輸入端子INB4側的電路分支由nMOS電晶體1508、1510和1512形成，具有提供-6伏的第二電壓到輸出端子OUT4的功能。在這種情況下，由於第二電壓等於-6伏，因此偏置控制塊1502通過偏置nMOS電晶體控制端子到-3伏的電壓來激活nMOS電晶體1508，1510和1512。
當9伏的第一電壓通過激活pMOS電晶體1504和1506被提供給輸出端子OUT4時，nMOS電晶體1508，1510和1512中的至少一個必須被關斷。為此，偏置控制塊1502通過偏置nMOS控制端子到與第二輸入端子相同的電壓(也就是接地電壓GND)來保持nMOS電晶體1512關斷。偏置控制塊1502偏置該電路分支的剩餘nMOS電晶體1510和1508到這樣的電壓值以避免其控制端子和它們的其它端子之間的電壓差高於電源電壓Vdd。應當理解，在這種情況下，輸出端子OUT4和第二輸入端子之間的電壓差等於9伏。因此，在第二輸入端子INB4側的電路分支必須包括至少三個低電壓nMOS電晶體1508，1510和1512，每一個能夠承受3伏的電壓差。
代替地，當-6伏的第二電壓通過激活nMOS電晶體1508、1510和1512被提供給輸出端子OUT4時，偏置控制塊1502通過偏置pMOS控制端子到與第一輸入端子相同的電壓(也就是接地電壓GND)來保持pMOS電晶體1504關斷。此外，偏置控制塊1502偏置該分支的剩餘pMOS電晶體1506的控制端子到這樣的電壓值以避免它的控制端子和其它端子之間的電壓差高於電源電壓Vdd。在這種情況下，在第一輸入端子INA4側的電路分支必須包括至少兩個pMOS電晶體1504和1506，因為輸出端子OUT4和第一輸入端子INA4之間的電壓差的絕對值等於電源電壓Vdd的兩倍。
更詳細地，當期望提供9伏的第一電壓給輸出端子OUT4時，偏置控制塊1502偏置pMOS電晶體1504，1506和nMOS電晶體1508，1514的控制端子到6伏的電壓，偏置nMOS電晶體1510，1516的控制端子到3伏的電壓，並且偏置nMOS電晶體1512，1518的控制端子到接地電壓GND。而且，偏置控制塊1502還偏置nMOS電晶體1518的第二端子到接地電壓GND。這樣，pMOS電晶體1504導通，以便提供9伏的電壓到pMOS電晶體1506的第一端子。由於其控制端子處於6伏，因此pMOS電晶體1506也被導通，在第一輸入端子INA4和輸出端子OUT4之間建立導電路徑，以這樣的方式，輸出端子OUT4的電壓達到9伏，如所期望的。代替地，由nMOS電晶體1514、1516和1518形成的電路分支被去活。實際上，nMOS電晶體1514被關斷，同時nMOS電晶體1516和1518幾乎關斷(其第二端子採取大約為控制端子電壓減去閾值電壓的電壓，也就是分別為2伏和5伏)。而且，nMOS電晶體1512被關斷，並且nMOS電晶體1508和1510幾乎關斷(其第二端子分別處於大約5伏和2伏)。
當期望提供-6伏的第二電壓給輸出端子OUT4時，偏置控制塊1502偏置pMOS電晶體1506和nMOS電晶體1508，1510和1512的控制端子到-3伏的電壓，並且偏置pMOS電晶體1504和nMOS電晶體1514，1516和1518的控制端子到接地電壓GND。而且，偏置控制塊1502偏置nMOS電晶體1518的第二端子到接地電壓GND。這樣，nMOS電晶體1512導通，具有處於比第二端子高3伏的電壓的控制端子。結果，nMOS電晶體1510的第二端子達到-6伏的電壓。由於其控制端子處於-3伏，因此nMOS電晶體1510導通，提供-6伏的電壓給nMOS電晶體1508的第二端子。以同樣的方式，nMOS電晶體1508導通。因此，在第二輸入端子INB4和輸出端子OUT4之間建立導電路徑，以這樣的方式輸出端子OUT4的電壓達到-6伏，如所期望的。nMOS電晶體1518被導通，因為其控制端子處於比第二端子高3伏的電壓。結果，nMOS電晶體1518的第一端子達到-3伏，nMOS電晶體1516被導通，並且nMOS電晶體的第二端子達到-3伏。後者電壓值允許nMOS 1514導通，偏置pMOS電晶體1504的第二端子到-3伏。由於其第一端子和控制端子處於相同的電壓(-3伏)，因此pMOS電晶體1506被關斷，起反向偏置二極體的作用。類似地，pMOS電晶體1504被關斷，並且第一輸入端子INA4與輸出端子OUT4電絕緣。
即使在這種情況下，電壓傳輸電路1500的每一節點的電壓取值都是如此，以允許只使用低電壓電晶體。實際上，在每一個電晶體中，跨越其控制端子和其它端子的電壓差至多等於電源電壓Vdd。
圖16示出了根據本發明的實施例的電壓傳輸電路1600的電子電路示意圖，該電壓傳輸電路具有用於接收例如12伏的第一電壓的第一輸入端子INA5和用於接收例如-9伏的第二電壓的第二輸入端子INB5。電壓傳輸電路1600進一步包括適於選擇性地與第一輸入端子INA5或者第二輸入端子INB5耦接的輸出端子OUT5，以便接收在那裡存在的電壓；以及偏置控制塊1602，其從存儲器200的分配總線205接收多個輔助電壓(未示出)，這些輔助電壓用於偏置包括在電壓傳輸電路中的MOS電晶體。
輸入端子INA5和INB5連接到相應的電路節點。當第一輸入端子INA5從相應的節點接收12伏的第一電壓時，另一輸入端子從相應的節點接收接地電壓GND，並且與輸出端子OUT5保持絕緣；不同地，當第二輸入端子INB5從相應的節點接收-9伏的第二電壓時，另一輸入端子從相應的節點接收接地電壓GND，並且與輸出端子OUT5保持絕緣。
電壓傳輸電路1600在第一輸入端子INA5側包括第一pMOS電晶體1604，其具有連接到第一輸入端子INA5的第一端子，連接到第二pMOS電晶體1606的第一端子的第二端子，以及連接到偏置控制塊1602的控制端子。pMOS電晶體1606具有連接到偏置控制塊1602的控制端子，和連接到第三pMOS電晶體1608的第一端子的第二端子。pMOS電晶體1608具有連接到偏置控制塊1602的控制端子，以及連接到輸出端子OUT5的第二端子。電壓傳輸電路1600在第二輸入端子INB5側進一步包括第一nMOS電晶體1610，其具有連接到輸出端子OUT5的第一端子，連接到第二nMOS電晶體1612的第一端子的第二端子，以及連接到偏置控制塊1602的控制端子。nMOS電晶體1612具有連接到偏置控制塊1602的控制端子，以及連接到第三nMOS電晶體1614的第一端子的第二端子，後者電晶體具有連接到偏置控制塊1602的控制端子和連接到第四nMOS電晶體1616的第一端子的第二端子。nMOS電晶體1616具有連接到偏置控制塊1602的控制端子和連接到第二輸入端子INB5的第二端子。電壓傳輸電路1600進一步包括第一和第二電路分支，分別連接到pMOS電晶體1604的第二端子和pMOS電晶體1606的第二端子。第一電路分支由串聯連接的四個nMOS電晶體1618、1620、1622、1624形成，且該串聯中的第一nMOS電晶體1618具有連接到pMOS電晶體1604的第二端子的第一端子，以及該串聯中的nMOS電晶體1624具有連接到偏置控制塊1602的第二端子。nMOS電晶體1618、1620、1622、1624具有連接到偏置控制塊1602的控制端子。以同樣的方式，第二電路分支由串聯連接的四個nMOS電晶體1626、1628、1630、1632形成，且該串聯中的第一nMOS電晶體1626具有連接到pMOS電晶體1606的第二端子的第一端子，以及該串聯中的最後一個nMOS電晶體1632具有連接到偏置控制塊1602的第二端子。nMOS電晶體1626、1628、1630、1632具有連接到偏置控制塊1602的控制端子。
在第一輸入端子INA5側的電路分支由pMOS電晶體1604，1606和1608形成，具有從第一輸入端子INA5傳送12伏的第一電壓到輸出端子OUT5的功能。在這種情況下，由於所述第一電壓等於12伏，因此偏置控制塊1602通過偏置pMOS電晶體控制端子到9伏的電壓來激活pMOS電晶體1604、1606和1608。
在第二輸入端子INB5側的電路分支由nMOS電晶體1610、1612，1614和1616形成，具有提供-9伏的第二電壓到輸出端子OUT5的功能。在這種情況下，由於第二電壓等於-9伏，因此偏置控制塊1602通過偏置nMOS電晶體控制端子到-6伏的電壓來激活nMOS電晶體1610、1612、1614和1616。
當12伏的第一電壓通過激活pMOS電晶體1604、1606和1608被提供給輸出端子OUT5時，nMOS電晶體1610、1612、1614和1616中的至少一個必須被關斷。為此，偏置控制塊1602通過偏置nMOS電晶體控制端子到與第二輸入端子相同的電壓(也就是接地電壓GND)來保持nMOS電晶體1616關斷。偏置控制塊1602偏置該電路分支的剩餘nMOS電晶體1610、1612和1614到這樣的電壓值以避免其控制端子和它們的其它端子之間的電壓差高於電源電壓Vdd。應當理解，在這種情況下，輸出端子OUT5和第二輸入端子INB5之間的電壓差等於12伏。因此，在第二輸入端子INB5側的電路分支必須包括至少四個低電壓nMOS電晶體1610、1612、1614和1616，每一個能夠承受3伏的電壓差。
代替地，當-9伏的第二電壓通過激活nMOS電晶體1610、1612、1614和1616被提供給輸出端子OUT5時，偏置控制塊1602通過偏置pMOS控制端子到與第一輸入端子INA5相同的電壓(也就是接地電壓GND)來保持pMOS電晶體1604關斷。此外，偏置控制塊1602偏置該分支的剩餘pMOS電晶體1606和1608到這樣的電壓值以避免其控制端子和其它端子之間的電壓差高於電源電壓Vdd。在這種情況下，在第一輸入端子INA5側的電路分支必須包括至少三個pMOS電晶體1604、1606和1608，因為輸出端子OUT5和第一輸入端子INA5之間的電壓差的絕對值等於電源電壓Vdd的三倍。
更詳細地，當期望提供12伏的第一電壓給輸出端子OUT5時，偏置控制塊1602偏置pMOS電晶體1604，1606，1608和nMOS電晶體1610、1618、1626的控制端子到9伏的電壓，偏置nMOS電晶體1612，1620、1628的控制端子到6伏的電壓，偏置nMOS電晶體1614，1622、1630的控制端子到3伏的電壓，並且偏置nMOS電晶體1616、1624、1632的控制端子到接地電壓GND。而且，偏置控制塊1602還偏置nMOS電晶體1624、1632的第二端子到接地電壓GND。這樣，pMOS電晶體1604、1606和1608導通，以便在第一輸入端子INA5和輸出端子OUT5之間建立導電路徑，以這樣的方式，輸出端子OUT5的電壓達到12伏，如所期望的。代替地，由nMOS電晶體1618、1620、1622、1624形成的第一電路分支被去活。實際上，nMOS電晶體1624被關斷，同時nMOS電晶體1622、1620、1618幾乎關斷(其第二端子採取大約為控制端子電壓減去閾值電壓的電壓，也就是分別為2伏，5伏和8伏)。第二電路分支的nMOS電晶體1626、1628、1630、1632以同樣的方式、在相同的偏置電壓下起作用。而且，nMOS電晶體1616被關斷，並且nMOS電晶體1610、1612、1614幾乎關斷(其第二端子分別處於大約8伏，5伏和2伏)。
當期望提供-9伏的第二電壓給輸出端子OUT5時，偏置控制塊1602偏置pMOS電晶體1608和nMOS電晶體1610、1612、1614、1616的控制端子到-6伏的電壓，偏置pMOS電晶體1606和nMOS電晶體1626、1628、1630、1632的控制端子到-3伏的電壓，並且偏置pMOS電晶體1604和nMOS電晶體1618、1620、1622、1624的控制端子到接地電壓GND。而且，偏置控制塊1602偏置nMOS電晶體1624的第二端子到-3伏的電壓，並偏置nMOS電晶體1632的第二端子到-6伏的電壓。這樣，nMOS電晶體1610、1612、1614、1616被導通，以便在第二輸入端子INB5和輸出端子OUT5之間建立導電路徑，以這樣的方式，輸出端子OUT5的電壓達到-9伏，如所期望的。由於控制端子被偏置到-3伏的電壓，nMOS電晶體1626、1628、1630、1632都被導通。結果，pMOS電晶體1606的第二端子被偏置到-6伏。由於它的第一端子和它的控制端子處於相同的電壓(-6伏)，因此pMOS電晶體1608被關斷，起反向偏置二極體的作用。以同樣的方式，nMOS電晶體1618、1620、1622、1624都被導通，因為它們具有偏置到接地電壓GND的控制端子。因此，pMOS電晶體1604的第二端子被偏置到-3伏。即使在這種情況下，由於其第一端子和其控制端子處於相同的電壓(-3伏)，因此pMOS電晶體1606被關斷，起反向偏置二極體的作用。而且，pMOS電晶體1604被關斷，並且第一輸入端子INA5與輸出端子OUT5電絕緣。
還在這種情況下，電壓傳輸電路1600的每一節點的電壓取值都如此，以允許只使用低電壓電晶體。實際上，在每一個電晶體中，跨越其控制端子和其它端子的電壓差至多等於電源電壓Vdd。
根據本發明的實施例，電壓傳輸電路的偏置控制塊可以方便地包括其它電壓傳輸電路，用於將高電壓提供到那裡。例如，參考電壓傳輸電路1600，可以看到，偏置控制塊1602在第一輸入端子INA5耦接到輸出端子OUT5時偏置pMOS電晶體1608的控制端子到9伏，並且在第一輸入端子INA5與輸出端子OUT5保持絕緣時偏置pMOS電晶體1608的控制端子到-6伏。結果，由於電壓傳輸電路1500的輸出端子OUT4能夠採取9伏和-6伏，因此後者電壓傳輸電路1500可以被包括在偏置控制塊1602中，且輸出端子OUT4連接到pMOS電晶體1608的控制端子。
應當考慮，當前面描述的電壓傳輸電路切換時(也就是，從第一輸入端子耦接到輸出端子的狀態變換到第二輸入端子耦接到輸出端子的狀態，且反之亦然)，偏置控制塊應當以儘可能低的延遲來切換偏置電壓。實際上，與提供給其它低電壓電晶體的控制端子的電壓相比，如果提供給包括在電壓傳輸電路中的低電壓電晶體的控制端子的電壓被切換得(即使稍微地)較遲，則可能導致在低電壓電晶體的端子之間產生高於電源電壓Vdd的危險的電壓差。如果從電荷泵獲得偏置控制塊所必需的高電壓，則更有可能能夠同步切換產生的偏置電壓。
已經詳細描述了幾個示例性的電壓傳輸電路，參考圖17，現在將描述更加通用的準則，用於設計通用的兩輸入電壓傳輸電路1700，其能夠只利用低電壓電晶體在其輸入處接收一對通用的電壓值。
如同在先前的情況中，電壓傳輸電路1700包括第一和第二輸入端子INA、INB以及輸出端子OUT，輸出端子OUT適於選擇性地耦接到第一輸入端子INA或者第二輸入端子INB。第一輸入端子INA被假設連接到其電壓在第一輸入電壓nVdd和例如接地電壓GND之間變化的電路節點。第一輸入電壓nVdd是電源電壓Vdd的倍數；更具體地，第一輸入電壓nVdd等於電源電壓Vdd乘以第一(正或負)整數係數n。第二輸入端子INB被假設連接到其電壓在第二輸入電壓mVdd和例如接地電壓GND之間變化的電路節點。第二輸入電壓mVdd是電源電壓Vdd的倍數；更具體地，第二輸入電壓mVdd等於電源電壓Vdd乘以第二(正或負)整數係數m。當第一輸入端子INA被偏置到第一輸入電壓nVdd時，第二輸入端子INB被偏置到接地電壓GND，而當第二輸入端子INB被偏置到第二輸入電壓mVdd時，第一輸入端子INA被偏置到接地電壓GND。為了簡便起見，假設第一整數n大於第二整數m。
電壓傳輸電路1700包括由等於第二整數m的絕對值的串聯連接的多個pMOS電晶體P(i)(i＝1到m)形成的第一電路分支1710。所述第一電路分支1710連接第一輸入端子INA和輸出端子OUT。以同樣的方式，第二電路分支1720連接第二輸入端子INB和輸出端子OUT。第二電路分支1720包括等於第一整數n的絕對值的串聯連接的多個nMOS電晶體N(j)(j＝1到n)。應當指出，前面描述的所有電壓傳輸電路都落在由這個通用電壓傳輸電路1700代表的類別中。例如，圖12中描述的電壓傳輸電路1200是第一整數n等於2(實際上，其第一輸入端子INA1適於接收2Vdd＝6伏)且第二整數m等於-1(其第二輸入端子INB1適於接收-Vdd＝-3伏)時圖17的電壓傳輸電路。
如果輸出端子OUT必須與用於接收第一輸入電壓nVdd的第一輸入端子INA耦接，則第一電路分支1710的所有m個pMOS電晶體P(i)都必須導通。這樣，每一pMOS起傳輸電晶體的作用，能夠提供在其第一端子接收的電壓給其第二端子(在圖17中，每一電晶體(pMOS和nMOS)的第一端子位於電晶體本身的左邊，而第二端子位於其右邊)，並且建立了從第一輸入端子INA到輸出端子OUT之間的導電路徑。為了使第一電路分支1710的pMOS電晶體P(i)導通，以便提供第一輸入電壓nVdd給輸出端子OUT，所有pMOS電晶體P(i)的控制端子可以方便地偏置到等於(n-1)Vdd的電壓。這樣，跨越通用pMOS P(i)電晶體的控制端子和其其它端子的電壓差至多等於電源電壓Vdd的值。由此，第一電路分支1710可以只使用低電壓電晶體來實現。相反，第二電路分支1720的nMOS電晶體N(j)必須以這樣的方式被偏置以將第二輸入端子INB與輸出端子OUT電絕緣。由於第二輸入端子INB被偏置到接地電壓GND，因此第二電路分支1720經受等於第一輸入電壓nVdd的電壓差(從連接到輸出端子OUT的端子到第二輸入端子INB)。然而，為了只使用低電壓電晶體，第二電路分支1720的每一nMOS電晶體N(j)將經歷跨越其控制端子和其其它端子的至多等於電源電壓Vdd的值的電壓差。因此，每一nMOS電晶體N(j)以這樣的方式被偏置，使得輸出端子OUT和第二輸入端子INB之間的總電壓降(等於第一輸入電壓nVdd)在所有nMOS電晶體之間相等地分配。由於包括在第二電路分支1720中的nMOS電晶體N(j)的數量等於第一整數n(的絕對值)，因此通過偏置電晶體的控制端子到開始於nMOS電晶體N(1)(連接到輸出端OUT)的(n-1)Vdd並向該分支中隨後的nMOS電晶體的越來越低的電壓行進(例如，通過減小每一電晶體的Vdd的值)的電壓，可以確保每一nMOS電晶體N(j)經受至多等於電源電壓Vdd的電壓差，如所期望的。利用這種偏置方案，nMOS電晶體N(n)(連接到第二輸入端子INB)的確被關斷，具有處於等於第二輸入端子INB的電壓(也就是接地電壓GND)的電壓的控制端子。
如果輸出端子OUT必須耦接到用於接收第二輸入電壓mVdd的第二輸入端子INB，那麼第二電路分支1720的所有m個nMOS電晶體N(j)都必須導通。這樣，每一nMOS電晶體N(j)起傳輸電晶體的作用，能夠提供在其第二端子接收的電壓給其第一端子，並且建立了從第二輸入端子INB到輸出端子OUT之間的導電路徑。為了使第二電路分支1720的nMOS電晶體N(j)導通，以便提供第二輸入電壓mVdd給輸出端子OUT，所有nMOS電晶體N(j)的控制端子可以方便地偏置到等於(m+1)Vdd的電壓。這樣，跨越通用nMOS電晶體N(j)的控制端子和其其它端子的電壓差至多等於電源電壓Vdd的值。相反，第一電路分支1710的pMOS電晶體P(i)必須以這樣的方式被偏置以使第一輸入端子INA與輸出端子OUT電絕緣。由於第一輸入端子INA被偏置到接地電壓GND，因此第一電路分支1710經受等於第二輸入電壓mVdd的電壓差(從連接到輸出端子OUT的端子到第一輸入端子INA)。然而，為了只使用低電壓電晶體，第二電路分支1710的每一pMOS電晶體P(i)將經歷跨越其控制端子和其其它端子的至多等於電源電壓Vdd的值的電壓差。因此，每一pMOS電晶體P(i)以這樣的方式被偏置以使輸出端子OUT和第一輸入端子INA之間的總電壓降(等於第二輸入電壓mVdd)在該電路分支的所有pMOS電晶體P(i)之間相等地分配。由於包括在第一電路分支1710中的pMOS電晶體P(i)的數量等於第二整數m(的絕對值)，因此偏置電晶體的控制端子到開始於pMOS電晶體P(m)(連接到輸出端子OUT)的(m+1)Vdd並向該分支中在前的pMOS電晶體P(i)的越來越高的電壓行進(例如，通過升高每一電晶體的Vdd的值)的電壓，可以確保每一pMOS電晶體P(i)經受至多等於電源電壓Vdd的電壓差，如所期望的。利用這種偏置方案，pMOS電晶體P(1)(連接到第一輸入端子INA)的確被關斷，具有處於等於第一輸入端子INA的電壓(也就是接地電壓GND)的電壓的控制端子。
電壓傳輸電路1700進一步包括另外的電路分支1730(每一個等於第二電路分支1720)，其連接到第一電路分支1710的所有pMOS電晶體P(i)的第一端子，除了pMOS電晶體P(1)以外。所述另外的電路分支1730的目的是當輸出端子OUT耦接到第二輸入端子INB時，強制偏置第一電路分支1710的pMOS電晶體P(i)的第一端子到等於相應的控制端子的電壓的電壓。這樣，第一電路分支1710的pMOS電晶體P(i)起反向偏置二極體的作用。由於形成所述另外的電路分支1730的nMOS電晶體是低電壓電晶體，因此其控制端子必須以類似於用於偏置第二電路分支1720的nMOS電晶體N(j)的方式的方式被正確地偏置。如果缺少所述另外的電路分支1730，則所有pMOS電晶體P(i)的第一端子將浮置，並且其電壓可能採取不正確的值，可能導致柵極絕緣體擊穿或者PN結擊穿。當輸出端子OUT必須耦接到第一輸入端子INA時，所述另外的電路分支1730必須被正確地去活。
根據本發明的另一實施例，考慮使用中電壓電晶體的可能性。如上所述，中電壓電晶體能確保承受由高於電源電壓Vdd、但仍低於高電壓電晶體能夠承受的最高電壓差的電壓Vm限定上限的電壓差的能力。再次參考包括MOS電晶體的電壓傳輸電路的實例，中電壓MOS電晶體可以具有柵極絕緣體，其厚度能夠避免在施加在控制端子和溝道之間高於電源電壓Vdd但低於可能出現在輸出端子OUT和輸入端子INA、INB之間的最大電壓差(所述最大電壓差等於第一和第二輸入電壓nVdd，mVdd之間的最高值)的電壓差Vm的情況下絕緣體擊穿。根據本發明的實施例，中電壓MOS電晶體可以具有與普通的快閃記憶體單元相同的柵極絕緣體厚度。
在電壓傳輸電路的電路分支中包括這樣的中電壓電晶體的可能性允許其結構大大簡化。更具體地，由於根據本發明的實施例，包含在電路分支中的電晶體的數量可以通過以單個電晶體在其端子能夠承受的最大電壓差(即，在低電壓電晶體的情況下的Vdd＝3伏)除在開關輸出端子處的電壓和在與該輸出端子斷開的第一和第二輸入端子之間的電壓之間的差(絕對值)來獲得，因此所述電晶體的數量可以大大減少，因為中電壓電晶體可以承受高於電源電壓Vdd的電壓差。
總而言之，提供了一種實現電壓傳輸電路的通用模式，其採用特定的電路拓撲，避免了使用高電壓電晶體。假設-該電壓傳輸電路利用電晶體來實現，所述電晶體以這樣的方式設計以確保承受由預定的最大電壓差ΔVmx限定上限的電壓差的能力，所述最大電壓差ΔVmx例如等於kVdd，也就是等於電源電壓Vdd乘以預定的乘數係數k(本發明中提到的低電壓電晶體屬於k等於1的情況)；-第一輸入端子適於接收至少第一輸入電壓nVdd，其等於電源電壓Vdd乘以第一整數n；
-第二輸入端子適於接收至少第二輸入電壓mVdd，其等於電源電壓Vdd乘以第二整數m；-當第一輸入端子接收第三輸入電壓V3(例如接地電壓GND)時，第二輸入端子接收第二輸入電壓mVdd；-當第二輸入端子接收第四輸入電壓V4(例如接地電壓GND)時，第一輸入端子接收第一輸入電壓nVdd；以及-第一整數n大於第二整數m；該電壓傳輸電路包括-第一電路分支(連接在電壓傳輸電路的第一輸入端子和輸出端子之間)，其由等於不小於((mVdd-V3)/kVdd)的絕對值的最小整數的多個pMOS電晶體形成；和-第二電路分支(連接在電壓傳輸電路的第二輸入端子和輸出端子之間)，其由等於不小於((nVdd-V4)/kVdd)的絕對值的最小整數的多個nMOS電晶體形成。
當第一電路分支被激活時，等於nVdd減去第四電壓V4的電壓降出現在輸出端子和第二輸入端子之間。因此，形成第二電路分支的nMOS電晶體的數量足以允許所述電壓降沿著第二電路分支如此分配以便將出現在後者電晶體的控制端子和其它端子之間的電壓差上限限定在預定的最大電壓差kVdd。以同樣的方式，當等於V3減去mVdd的電壓降出現在輸出端子和第一輸入端子之間時(也就是，當第二電路分支被激活時)，形成第一電路分支的pMOS電晶體的數量足以允許所述電壓降沿著第一電路分支如此分配以便將出現在後者電晶體的控制端子和其它端子之間的電壓差上限限定在預定的最大電壓差kVdd。
混合的實施例是可以的，其中低電壓電晶體和中電壓電晶體都包含在電壓傳輸電路的第一和第二電路分支中的至少一個中。
現在假設低電壓電晶體能夠承受由普通預定最大電壓差ΔVm1限定上限的電壓差，並且中電壓電晶體能夠承受由高於ΔVm1的普通預定最大電壓差ΔVmm限定上限的電壓差。
而且，假設例如第一和第二電路分支既包括低電壓電晶體又包括中電壓電晶體。當第一電路分支被激活時，等於nVdd減去第四電壓V4的電壓降出現在輸出端子和第二輸入端子之間。所述電壓降可以根據包含在第二電路分支中的低電壓電晶體和中電壓電晶體的數量，沿著第二電路分支被正確地分配。更具體地，如果第二電路分支包括L2個低電壓電晶體，其一起能夠承受L2*ΔVm1的電壓降，那麼第二電路分支必須包括M2個中電壓電晶體，以便一起承受剩餘的電壓降，其由nVdd減去第四電壓V4減去L2*ΔVm1給出。因此，nMOS中電壓電晶體的數量M2等於不小於((nVdd-V4-L2*ΔVm1)/(ΔVmm))的絕對值的最小整數。
以同樣的方式，當第二電路分支被激活時，等於mVdd減去第三電壓V3的電壓降出現在輸出端子和第一輸入端子之間。此外，所述電壓降可以根據包含在第一電路分支中的低電壓電晶體和中電壓電晶體的數量，沿著第一電路分支被正確地分配。更具體地，如果第一電路分支包括L1個低電壓電晶體，其一起能夠承受L1*ΔVm1的電壓降，那麼第二電路分支必須包括M1個中電壓電晶體，以便一起承受剩餘的電壓降，其由mVdd減去第三電壓V3減去L1*ΔVm1給出。因此，pMOS中電壓電晶體的數量M1等於不小於((mVdd-V3-L1*ΔVm1)/(ΔVmm))的絕對值的最小整數。
使用在本文件中描述的電路拓撲的電壓傳輸電路有利地用於高電壓IC中，尤其是存儲器IC中，用於管理存儲器IC執行多種操作例如讀取、編程和擦除操作所需的電壓。
自然，為了滿足局部和特定要求，本領域技術人員可以對上述解決方法進行多種修改和變型。特別地，雖然已經參考其優選實施例在一定程度上描述了本發明，但是應當理解，形式和細節上的各種省略，替代和改變以及其它實施例都是可以的；而且，明確的意圖是，與本發明的任何公開的實施例相結合描述的特定元件和/或方法步驟都可以併入任何其他實施例中作為設計選擇的通用內容。
權利要求
1.一種電子設備，包括用於提供多個操作電壓的電壓供應塊；至少一個操作電路；以及用於分配該多個操作電壓的至少一部分到該至少一個操作電路的電源電壓分配總線，其中該至少一個操作電路包括一組器件，其用於由所述分配的操作電壓的一組輸入電壓產生一組輸出電壓，所述輸入和輸出電壓跨越有效範圍，每一個器件能夠在其每一對端子之間承受至多低於所述有效範圍的相應安全電壓，並且其中所述器件由所述分配的操作電壓的跨越所述有效範圍內的輔助範圍的一組輔助電壓控制，使得施加到其每一對端子的電壓之間的差低於所述相應安全電壓。
2.如權利要求1所述的電子設備，其中每一個器件是包含漏極端子，柵極端子和源極端子的絕緣柵場效應電晶體。
3.如在前權利要求所述的電子設備，其中所述操作電壓具有增加的值，序列中每一對相鄰操作電壓值之間的差等於公共間距值。
4.如權利要求3所述的電子設備，其中所述間距值至多等於該電子設備的電源電壓和參考電壓之間的差。
5.如權利要求4所述的電子設備，其中所述操作電壓包括該電子設備的電源電壓和參考電壓，並且其中所述電壓供應塊包括至少一個電荷泵，該電荷泵用於由所述電源電壓和所述參考電壓生成其它操作電壓。
6.如權利要求5所述的電子設備，其中所述至少一個操作電路包括所述至少一個電荷泵，所述至少一個電荷泵的輸入電壓包括所述電源電壓和所述參考電壓，並且所述至少一個電荷泵的輸出電壓包括所述其它操作電壓。
7.如權利要求6所述的電子設備，其中所述至少一個電荷泵包括至少一個泵級，所述泵級包括具有第一極板和第二極板的電容器；連接到所述第一極板的第一電路節點，在所述電荷泵操作的施壓階段期間，所述第一電路節點的電壓被強加到參考電壓；連接到所述第二極板的第二電路節點，在所述施壓階段期間，所述第二電路節點的電壓被強加到所述電源電壓，所述第一和第二電路節點的電壓分別相對於所述參考電壓和所述電源電壓沒有變化，除了在所述施壓階段期間以外；與所述第一電路節點關聯的第一施壓電路，在所述施壓階段期間，所述第一施壓電路可激活，用於將所述第一電路節點的電壓強加到所述參考電壓；和與所述第二電路節點關聯的第二施壓電路，在所述施壓階段期間，所述第二施壓電路可激活，用於將所述第二電路節點的電壓強加到所述電源電壓，其中所述第一和第二施壓電路包括這樣的器件，所述器件的每一個能夠在其端子對之間至多承受等於所述電源電壓的倍數的相應安全電壓；以及所述第一和第二施壓電路包括這樣的裝置，所述裝置用於當所述第一和第二電路節點的電壓中的至少一個改變到絕對值高於所述相應安全電壓的電壓時，確保施加在每一個器件的端子對兩端的電壓差不高於所述相應安全電壓。
8.如權利要求7所述的電子設備，其中所述第一和第二施壓電路中的至少一個包括插入在相應的電路節點和施壓供應端子之間的開關，所述開關包括控制端子，連接到所述相應的電路節點的第一端子和連接到所述施壓供應端子的第二端子；連接到所述開關的控制端子的開關激活電路，其適於在施壓階段期間用這樣的方式激活所述開關以將所述參考電壓、所述電源電壓分別傳輸到所述第一電路節點、所述第二電路節點；以及耦接到相應的電路節點和所述開關的控制端子的自舉電路，所述自舉電路分別連接在所述第一、第二電路節點和所述開關的控制端子之間，並且適於當所述第一、第二電路節點的電壓分別相對於所述參考電壓、電源電壓變化時，確保跨越所述開關的控制端子、第一和第二端子的電壓差以及在所述開關控制端子和所述開關激活電路之間的電壓差在絕對值上不高於所述安全電壓。
9.如權利要求8所述的電子設備，其中所述第一施壓電路的自舉電路包括用於耦接第一電路節點的電壓到所述開關的控制端子的第一耦接裝置，並且所述第二施壓電路的自舉電路包括用於耦接第二電路節點的電壓到所述開關的控制端子的第二耦接裝置。
10.如權利要求9所述的電子設備，其中所述第一耦接裝置包括至少一個第一受控電壓傳輸裝置，其具有適於被高於電源電壓或者低於參考電壓的電壓驅動的控制端子，用於確保所述至少一個第一受控電壓傳輸裝置的控制端子、所述第一電路節點、和所述開關控制端子之間的電壓差在絕對值上不高於所述安全電壓。
11.如權利要求8至10中的任一個所述的電子設備，其中所述第一和第二施壓電路都包括所述開關、所述開關激活電路和所述自舉電路。
12.如權利要求11所述的電子設備，其中所述第二耦接裝置包括至少一個第二受控電壓傳輸裝置，其具有適於被高於電源電壓的電壓驅動的控制端子，用於確保所述至少一個第二受控電壓傳輸裝置的控制端子、所述第二電路節點、和所述開關控制端子之間的電壓差在絕對值上不高於所述安全電壓。
13.如權利要求12所述的電子設備，其中所述第一和第二施壓電路中的至少一個包括電壓供應電路，其耦接到所述施壓供應端子，能夠提供所述參考電壓、電源電壓分別用於向所述第一、第二電路節點施壓。
14.如權利要求13所述的電子設備，其中所述第一施壓電路的電壓供應電路能夠在至少與所述施壓階段不同的階段期間中斷向所述第一電路節點提供參考電壓；以及所述第二施壓電路的自舉電路能夠在至少與所述施壓階段不同的階段期間去活所述開關。
15.如權利要求8到14中的任一個所述的電子設備，其中所述第一施壓電路包括所述開關、所述開關激活電路和所述自舉電路；以及所述第二施壓電路能夠在至少與所述施壓階段不同的階段期間中斷向所述第二電路節點提供電源電壓。
16.如權利要求15所述的電子設備，其中所述第一施壓電路包括耦接到所述施壓供應端子的電壓供應電路，其能夠提供參考電壓用於給所述第一電路節點施壓，所述電壓供應電路能夠在至少與所述施壓階段不同的階段期間中斷向所述第一電路節點提供參考電壓。
17.如權利要求7到16中的任一個所述的電子設備，其中所述至少一個泵級包括藉助開關裝置級聯的至少第一和第二泵級，所述第一泵級的第二電路節點藉助所述開關裝置連接到第二升壓級的第一電路節點。
18.如權利要求7到17中的任一個所述的電子設備，其中所述倍數等於1。
19.如權利要求7到18中的任一個所述的電子設備，其中所述操作電壓是所述至少第一和第二泵級的第一和第二電路節點的電壓。
20.如在前權利要求中的任一個所述的電子設備，其中所述至少一個操作電路包括電壓傳輸電路，所述電壓傳輸電路包括第一輸入端子和第二輸入端子；輸出端子；連接在所述第一輸入端子和所述輸出端子之間的第一電路分支；以及連接在所述第二輸入端子和所述輸出端子之間的第二電路分支，所述第一電路分支可選擇性地激活，用於耦接所述第一輸入端子和所述輸出端子，並且所述第二電路分支可選擇性地激活，用於耦接所述第二輸入端子和所述輸出端子，其中所述第一和第二電路分支均包括相應組中的至少一個器件，每一個器件能夠承受至多安全電壓，所述安全電壓低於分別在所述輸出端子和所述第一輸入端子之間以及所述輸出端子和所述第二輸入端子之間的電壓差的絕對值的最大值。
21.如權利要求20所述的電子設備，其中所述第一輸入端子適於接收第一輸入電壓，其能夠採取關於參考電壓的至少第一電壓值；以及所述第二輸入端子適於接收第二輸入電壓，其能夠採取關於參考電壓的至少第二電壓值，其中所述第一電壓值等於電源電壓乘以第一係數，並且所述第二電壓值等於電源電壓乘以第二係數，所述第一係數和所述第二係數之間的至少一個在絕對值上大於1；其中所述第一電路分支可選擇性地激活，用於耦接所述第一輸入端子和所述輸出端子，以便將所述第一電壓值傳輸到那裡；所述第二電路分支可選擇性地激活，用於耦接所述第二輸入端子和所述輸出端子，以便將所述第二電壓值傳輸到那裡；以及所述安全電壓等於電源電壓乘以第三係數。
22.如權利要求21所述的電子設備，其中所述第一輸入電壓適於在所述第二輸入電壓採取所述第二電壓值時採取關於所述參考電壓的第三電壓值。
23.如權利要求22所述的電子設備，其中所述第二輸入電壓適於在所述第一輸入電壓採取所述第一電壓值時採取關於所述參考電壓的第四電壓值。
24.如權利要求22或23所述的電子設備，其中所述第二係數大於1。
25.如權利要求24所述的電子設備，其中所述第一電路分支包括串聯連接的、至少等於不小於所述第二電壓值和所述第三電壓值之間的差與第一預定最大值的比率的絕對值的最小整數的第一數量的所述電子器件。
26.如權利要求22到25中的任一個所述的電子設備，其中所述第一係數大於1。
27.如權利要求26所述的電子設備，其中所述第二電路分支包括串聯連接的、至少等於不小於所述第一電壓值和所述第四電壓之間的差與所述安全電壓的比率的絕對值的最小整數的第二數量的所述電子器件。
28.如從屬於權利要求25時權利要求27所述的電子設備，其中所述第一數量的電子器件包括第一導電類型的串聯連接的電晶體，以及所述第二數量的電子器件包括與第一類型相反的第二導電類型的串聯連接的電晶體。
29.如權利要求28所述的電子設備，其中所述第一電壓值高於所述第二電壓值。
30.如在前權利要求中的任一個所述的電子設備，其中所述電子設備是非易失性存儲器件，其包括按行和列排列的存儲器單元陣列，所述非易失性存儲器件進一步包括多個字線，每一個與相應的行相關聯；和多個位線，每一個與相應的列相關聯。
31.如權利要求30所述的電子設備，其中所述至少一個操作電路包括行選擇器，用於將所述輸入電壓的至少一部分選擇性地施加到一組選擇的字線。
32.如權利要求30或31所述的電子設備，其中所述至少一個操作電路包括列選擇器，用於將所述輸入電壓的至少一部分選擇性地施加到一組選擇的位線。
33.如權利要求30到32中的任一個所述的電子設備，其中所述電子設備是NAND存儲器件。
34.如權利要求30到33中的任一個所述的電子設備，其中所述電子設備是NOR存儲器件。
35.如在前權利要求中的任一個所述的電子設備，其中所述電子設備被集成在半導體材料的晶片中。
36.一種包括根據在前權利要求中的任一個的至少一個電子設備的系統。
37.一種用於控制包括至少一個操作電路的電子設備的方法，所述方法包括以下步驟提供多個操作電壓；將所述操作電壓的至少一部分分配到所述至少一個操作電路；以及在所述至少一個操作電路中，藉助一組器件由分配的操作電壓的一組輸入電壓生成一組輸出電壓，所述輸入和輸出電壓跨越有效範圍，每一個器件能夠在其每一對端子之間承受至多低於所述有效範圍的相應安全電壓，並且利用跨越所述有效範圍內的輔助範圍的所述分配的操作電壓的一組輔助電壓來控制所述器件，使得施加到其每一對端子的電壓之間的差低於所述相應安全電壓。
全文摘要
提供了一種電子設備。該電子設備包括用於提供多個操作電壓的供應塊，一個或多個操作電路，和用於分配所述操作電壓的至少一部分到每個操作電路的分配總線。每個操作電路包括用於由分配的操作電壓的一組輸入電壓生成一組輸出電壓的一組器件。所述輸入和輸出電壓跨越有效範圍。每一個器件能夠在其每一對端子之間承受至多低於該有效範圍的安全電壓。該器件由跨越該有效範圍內的輔助範圍的所述分配的操作電壓的一組輔助電壓控制，使得施加到其每一對端子的電壓之間的差低於所述安全電壓。
文檔編號H01L27/00GK101051527SQ20061013100
公開日2007年10月10日 申請日期2006年11月27日 優先權日2005年11月25日
發明者R·米徹洛尼, G·坎帕多 申請人:意法半導體股份有限公司