多鰭鰭型場效應電晶體器件的製作方法
2023-05-31 22:26:21 1
多鰭鰭型場效應電晶體器件的製作方法
【專利摘要】本實用新型的實施例涉及一種多鰭鰭型場效應電晶體器件，包括：襯底；多個半導體鰭，從所述襯底向上延伸並且沿著所述襯底被間隔開，每個半導體鰭具有相對的第一端和第二端以及在所述第一端與所述第二端之間的中間部分，所述多個半導體鰭中的最外鰭在其外側表面上包括外延生長阻擋物；至少一個柵極，覆蓋所述半導體鰭的所述中間部分；在所述半導體鰭之間的多個凸起外延半導體源極區域，與所述半導體鰭的所述第一端相鄰；以及在所述半導體鰭之間的多個凸起外延半導體漏極區域，與所述半導體鰭的所述第二端相鄰。
【專利說明】多鰭鰭型場效應電晶體器件
【技術領域】
[0001]本實用新型涉及電子器件領域，並且更具體地涉及半導體器件。
【背景技術】
[0002]半導體器件技術繼續發展從而提供更高晶片密度和操作頻率。鰭型場效應電晶體(FINFET)是用來幫助在維持適當功率消耗預算時提供所需器件縮放的一類電晶體技術。
[0003]第2010/0203732號美國專利公開一種FINFET器件和相關方法，其中每個FINFET可以具有亞光刻尺度寬度。該方法包括在位於襯底上的包含半導體的層上面形成具有多個開口的掩模。然後執行成角度離子注入以向包含半導體的層的第一部分引入摻雜物，其中基本上無摻雜物的剩餘部分存在於掩模下面。隨後對包含半導體的層的基本上無摻雜物的剩餘部分選擇性去除包含半導體的層的包含摻雜物的第一部分以提供圖案。然後向襯底中傳送圖案以提供具有亞光刻尺度寬度的鰭結構。
[0004]另一類FINFET器件是多鰭FINFET。這一器件通常包括具有覆蓋鰭的三柵極的多個間隔開的半導體鰭。FINFET的有效柵極寬度2nh，其中η是鰭數目並且h是鰭高度。因此，可以通過使用多個鰭來獲得具有更高接通電流的更寬電晶體。然而，更高鰭數目可能造成更複雜的器件結構，這些器件結構可能帶來製作挑戰。
實用新型內容
[0005]因此鑑於前述背景，本實用新型的目的是提供一種可靠並且容易製作的多鰭FINFET 器件。
[0006]根據本實用新型的這一和其它目的、特徵及優點由一種多鰭鰭型場效應電晶體器件提供，包括:襯底；多個半導體鰭，從所述襯底向上延伸並且沿著所述襯底被間隔開，每個半導體鰭具有相對的第一端和第二端以及在所述第一端與所述第二端之間的中間部分，所述多個半導體鰭中的最外鰭在其外側表面上包括外延生長阻擋物；至少一個柵極，覆蓋所述半導體鰭的所述中間部分；在所述半導體鰭之間的多個凸起外延半導體源極區域，與所述半導體鰭的所述第一端相鄰；以及在所述半導體鰭之間的多個凸起外延半導體漏極區域，與所述半導體鰭的所述第二端相鄰。
[0007]優選地，所述外延生長阻擋物包括化合物，所述化合物包括半導體以及碳和氟中的至少一項。
[0008]優選地，所述多個半導體鰭包括矽。
[0009]優選地，所述多個半導體鰭包括第一組P溝道鰭和從所述第一組P溝道鰭間隔開的第二組N溝道鰭以限定互補金屬氧化物半導體鰭型場效應電晶體器件。
[0010]優選地，所述至少一個柵極包括用於所述第一組P溝道鰭和所述第二組N溝道鰭中的每個溝道鰭的相應柵極。
[0011]優選地，還包括耦合到所述柵極並且從所述襯底向上延伸而且從所述半導體鰭間隔開的柵極接觸區域。[0012]優選地，還包括:源極接觸區域，耦合到所述多個半導體鰭的所述第一端；以及漏極接觸區域，耦合到所述多個半導體鰭的所述第二端。
[0013]根據本實用新型的另一實施例，提供一種多鰭鰭型場效應電晶體器件，包括:襯底；多個矽鰭，從所述襯底向上延伸並且沿著所述襯底被間隔開，每個矽鰭具有相對的第一端和第二端以及在所述第一端與所述第二端之間的中間部分，所述多個矽鰭中的最外鰭在其外側表面上包括外延生長阻擋物，並且所述外延生長阻擋物包括化合物，所述化合物包括矽以及碳和氟中的至少一項；至少一個柵極，覆蓋所述矽鰭的所述中間部分；在所述矽鰭之間的多個凸起外延半導體源極區域，與所述矽鰭的所述第一端相鄰；以及在所述矽鰭之間的多個凸起外延半導體漏極區域，與所述矽鰭的所述第二端相鄰。
[0014]優選地，所述多個矽鰭包括第一組P溝道鰭和從所述第一組P溝道鰭間隔開的第二組N溝道鰭以限定互補金屬氧化物半導體鰭型場效應電晶體。
[0015]優選地，所述至少一個柵極包括用於所述第一組P溝道鰭和所述第二組N溝道鰭中的每個溝道鰭的相應柵極。
[0016]優選地，還包括耦合到所述柵極並且從所述襯底向上延伸而且從所述矽鰭間隔開的柵極接觸區域。
[0017]優選地，還包括:源極接觸區域，耦合到所述多個矽鰭的所述第一端；以及漏極接觸區域，耦合到所述多個矽鰭的所述第二端。
[0018]通過使用根據本實用新型的實施例，可以至少部分地實現對應的有益效果。
【專利附圖】
【附圖說明】
[0019]圖1是根據本實用新型的CMOS多鰭FINFET器件的透視圖。
[0020]圖2A和圖2B是分別示出圖1的FINFET的鰭形成的側視和俯視圖。
[0021]圖3A和圖3B是分別示出在圖1的FINFET的鰭上形成三柵極的側視和俯視圖。
[0022]圖4是示出用於在圖1的FINFET的最外鰭的外側表面上形成外延生長阻擋物的離子注入步驟的側視圖。
[0023]圖5A和圖5B是分別示出圖1的FINFET的外延源極和漏極區域形成的側視和俯視圖。
[0024]圖6是與圖2A、圖2B、圖3A、圖3B、圖4、圖5A和圖5B中所示步驟對應的流程圖。【具體實施方式】
[0025]現在下文將參照附圖更完全地描述本實用新型，在附圖中示出本實用新型的優選實施例。然而本實用新型可以用許多不同形式來體現而不應解釋為限於這裡闡述的實施例。實際上，提供這些實施例使得本公開內容將透徹而完整並且將向本領域技術人員完全傳達本實用新型的範圍。相似標號全篇指代相似單元。
[0026]首先參照圖1-圖5，先描述多鰭FINFET器件30和關聯方法方面。在所示示例中，FINFET30是包括NFET和PFET的互補金屬氧化物半導體(CMOS)器件。FINFET30可以被配置用於使用以下進一步描述的接觸區域來提供各種器件，諸如存儲器、邏輯門等。然而應當注意，也可以在不同實施例中使用非CMOS配置(即，個別NFET或者PFET)。
[0027]FINFET30示例地包括襯底31，該襯底可以是半導體襯底(例如矽、鍺、Si/Ge等)、絕緣體上半導體(SOl)襯底等。另外，用於相應NFET和PFET器件的多個半導體鰭32n、32p從襯底31向上延伸並且沿著襯底被橫向間隔開(在圖2A、圖2B中從左到右)。在圖2A至圖5B中，NFET在左側上並且PFET在右側上。每個半導體鰭32n、32p分別具有相對第一和第二端33a、33b和34a、34b以及在它們之間的相應中間區域35a、35b (在圖2B中用虛線指示)。如以下將進一步描述的那樣，多個半導體鰭中的最外鰭(即它們的相應一組鰭中的在最左和右側上的鰭32n、32p)在其外側表面上包括外延生長阻擋物35n、35p。
[0028]FINFET30還示例地包括用於NFET和PFET的相應柵極37n、37p，這些柵極覆蓋鰭32η、32p的相應中間部分35a、35b。更具體而言，柵極37η、37p是三柵極結構，每個三柵極結構可以包括絕緣體層和覆蓋絕緣體層的電極層。此外，多個凸起外延半導體源極區域38η、38ρ分別與半導體鰭32η、32ρ的第一端33a、34a相鄰在半導體鰭32n、32p之間延伸。另外，多個凸起外延半導體漏極區域39n、39p與半導體鰭32n、32p的第二端33b、34b相鄰在半導體鰭32n、32p之間延伸。FINFET30還示例地包括分別耦合到柵極37n、37p並且從柵極31向上延伸而且從半導體40n、40p間隔開的柵極接觸區域40n、40p (圖1)。類似地，相應源極接觸區域41n、41p稱合到半導體鰭32n、32p的第一端33a、34a,並且相應漏極接觸區域42n、42p耦合到半導體鰭32n、32p的第二端33b、34b。
[0029]如以上所言，多鰭FINFET有利在於有效柵極寬度是2nh，其中η是鰭數目並且h是鰭高度。因而，可以通過使用多個鰭來獲得具有更高接通電流的更寬電晶體。然而在源極/漏極外延生長用來合併鰭32n、32p以降低外部電阻時，外延生長將另外出現於兩組鰭之間。也就是說，不僅有外延半導體材料在鰭32η與32ρ之間的鰭內生長，而且在典型FINFET集成工藝中例如將有在兩組鰭之間的鰭間生長。這可能另外成問題，因為它可能引起在NFET與PFET鰭32η、32ρ之間短接。上述外延生長阻擋物36η、36ρ有利地幫助使對鰭內生長的外延生長限於在鰭32η、32ρ之間的內部或者內鰭表面，並且因此減少在NFET與PFET器件之間短接的可能性。
[0030]現在將參照圖6的流程圖60進一步描述用於製作具有外延生長阻擋物36η、36ρ的FINFET30的示例方式。在塊61開始，如以上所述，在塊62處，形成從襯底31向上延伸並且沿著襯底間隔開的半導體(例如矽、鍺、Si/Ge等)鰭32n、32p (圖2A和圖2B)。然後在塊63處，形成柵極37n、37p，這些柵極覆蓋半導體鰭32n、32p的中間部分35a、35b。同樣利用三柵極結構，如圖3A、圖3B中所見，柵極37n、37p (分別包括絕緣體層和柵極電極層)將卷繞(warp)於鰭32η、32p的頂表面和側表面周圍。
[0031]如上所述，該方法還包括在塊64處在來自多組鰭32n、32p的最外鰭的外側表面上形成外延生長阻擋物36n、36p。更具體而言，這可以通過如圖4中的虛線箭頭代表的那樣在從襯底31的法線偏移的角度α執行離子注入來完成。更具體而言，可以使用碳氟化物(例如CF4)或者其它適當氣體來執行雙角度注N/反應離子蝕刻(RIE)。作為結果，外延生長阻擋物36η、36ρ將包括化合物，該化合物包括半導體鰭材料(例如矽等)、碳和/或氟成分。外延生長阻擋物36η、36ρ將作為膜或者塗層出現，並且它們將在塊65-66處在形成凸起源極區域38η、38ρ和漏極區域39η、39ρ期間抑制外延半導體材料的生長,這示例地結束圖6中所示方法(塊67)。
[0032]可以選擇注入角度α以免太陡峭，並且由此允許離子滲透在鰭32η或者32ρ之間太深而又未太淺，使得彼此相向的多組鰭的外側表面未在底部上變成被塗覆(如上文描述的那樣，這將允許過量鰭間外延生長，該過量鰭間外延生長可能造成在NFET與PFET器件之間短接)。一般而言，注入角度α可以根據在給定的實施例中使用的鰭32η、32ρ的高度和橫向間距在範圍30至60度中。由於相鄰鰭使鰭32η、32ρ的內表面免於離子轟擊，所以這些內表面將具有來自注入的相對很少影響或者損壞，並且將由此仍然允許後續外延源極和漏極生長。有了恰當角度選擇，這些內表面的在鰭32η、32ρ的頂部附近的僅小部分將受注入影響，並且由此具有在其上形成的外延生長阻擋物36η、36ρ，如圖4和圖5Α中所示。
[0033]因此將理解，以上描述的方式可以相對易於實施，因為可以向多鰭FINFET製作過程添加附加步驟(即離子注入)以提供外延生長阻擋物36η、36ρ並且減少成品器件中的短接可能性。也就是說，以上描述的方式有利地允許製作相對高密度的多鰭配置而無外延出現於NFET與PFET之間。外延生長阻擋物36η、36ρ可以提供對外延生長的所需阻止，從而這一生長限於鰭32η、32ρ的其中需要該生長的內表面。
[0034]從在前文描述和關聯附圖中呈現的教導中受益的本領域技術人員將想到本實用新型的許多修改和其它實施例。因此理解本實用新型不限於公開的具體實施例並且修改和實施例旨在於包含在所附權利要求的範圍內。
【權利要求】
1.一種多鰭鰭型場效應電晶體器件，其特徵在於，包括: 襯底； 多個半導體鰭，從所述襯底向上延伸並且沿著所述襯底被間隔開，每個半導體鰭具有相對的第一端和第二端以及在所述第一端與所述第二端之間的中間部分，所述多個半導體鰭中的最外鰭在其外側表面上包括外延生長阻擋物； 至少一個柵極，覆蓋所述半導體鰭的所述中間部分； 在所述半導體鰭之間的多個凸起外延半導體源極區域，與所述半導體鰭的所述第一端相鄰；以及 在所述半導體鰭之間的多個凸起外延半導體漏極區域，與所述半導體鰭的所述第二端相鄰。
2.根據權利要求1所述的多鰭鰭型場效應電晶體器件，其特徵在於，所述外延生長阻擋物包括化合物，所述化合物包括半導體以及碳和氟中的至少一項。
3.根據權利要求1所述的多鰭鰭型場效應電晶體器件，其特徵在於，所述多個半導體鰭包括矽。
4.根據權利要求1所述的多鰭鰭型場效應電晶體器件，其特徵在於，所述多個半導體鰭包括第一組P溝道鰭和從所述第一組P溝道鰭間隔開的第二組N溝道鰭以限定互補金屬氧化物半導體鰭型場 效應電晶體器件。
5.根據權利要求4所述的多鰭鰭型場效應電晶體器件，其特徵在於，所述至少一個柵極包括用於所述第一組P溝道鰭和所述第二組N溝道鰭中的每個溝道鰭的相應柵極。
6.根據權利要求1所述的多鰭鰭型場效應電晶體器件，其特徵在於，還包括耦合到所述柵極並且從所述襯底向上延伸而且從所述半導體鰭間隔開的柵極接觸區域。
7.根據權利要求1所述的多鰭鰭型場效應電晶體器件，其特徵在於，還包括: 源極接觸區域，耦合到所述多個半導體鰭的所述第一端；以及 漏極接觸區域，耦合到所述多個半導體鰭的所述第二端。
8.一種多鰭鰭型場效應電晶體器件，其特徵在於，包括: 襯底； 多個矽鰭，從所述襯底向上延伸並且沿著所述襯底被間隔開，每個矽鰭具有相對的第一端和第二端以及在所述第一端與所述第二端之間的中間部分，所述多個矽鰭中的最外鰭在其外側表面上包括外延生長阻擋物，並且所述外延生長阻擋物包括化合物，所述化合物包括娃以及碳和氟中的至少一項； 至少一個柵極，覆蓋所述矽鰭的所述中間部分； 在所述矽鰭之間的多個凸起外延半導體源極區域，與所述矽鰭的所述第一端相鄰；以及 在所述矽鰭之間的多個凸起外延半導體漏極區域，與所述矽鰭的所述第二端相鄰。
9.根據權利要求8所述的多鰭鰭型場效應電晶體器件，其特徵在於，所述多個矽鰭包括第一組P溝道鰭和從所述第一組P溝道鰭間隔開的第二組N溝道鰭以限定互補金屬氧化物半導體鰭型場效應電晶體。
10.根據權利要求9所述的多鰭鰭型場效應電晶體器件，其特徵在於，所述至少一個柵極包括用於所述第一組P溝道鰭和所述第二組N溝道鰭中的每個溝道鰭的相應柵極。
11.根據權利要求8所述的多鰭鰭型場效應電晶體器件，其特徵在於，還包括耦合到所述柵極並且從所述襯底向上延伸而且從所述矽鰭間隔開的柵極接觸區域。
12.根據權利要求8所述的多鰭鰭型場效應電晶體器件，其特徵在於，還包括: 源極接觸區域，耦合到所述多個矽鰭的所述第一端；以及 漏極接觸區域，耦合到所述`多個矽鰭的所述第二端。
【文檔編號】H01L27/092GK203481242SQ201320480111
【公開日】2014年3月12日 申請日期:2013年8月6日 優先權日:2012年8月21日
【發明者】柳青, P·卡雷, N·勞貝特 申請人:意法半導體公司