3v－5v自校正佔空比時鐘晶片輸出電路的製作方法
2023-06-22 02:49:51 1
專利名稱：3v－5v自校正佔空比時鐘晶片輸出電路的製作方法
技術領域：
本發明涉及數字電路中的時鐘電路，特別涉及到用於保持時鐘晶片具有恆定的佔空比的電路，還可以使晶片工作在3V或5V下保持其佔空比恆定不變而無需預先調整電路的供電電壓。
背景技術：
集成電路(IC)設計趨向於減小電路的供電電壓(Vcc)。功率減小的限制，已促使工業標準的供電電壓由5V降到3V。
人們希望能有一種可工作在3V和5V二種供電電壓的低噪聲時鐘晶片。時鐘佔空比是在1.4V下測的(對TTL輸入)。對佔空比性能的要求一般是比如，大小約50％，能承受不同的工藝處理、溫度和工作電壓變化範圍。其輸出頻率對(5V)可達140MHz或(3V)為122MHz。對畸變率的要求是在1V/ns到2V/ns之間，時鐘的抖動必須比較低。比如，小於250ps是可以接受的。常規的時鐘驅動器不能適合上述的這些規格要求，而這些要求正是現代某些IC應用所需要的。
在I/O接口驅動器中一個大的N溝下拉電晶體就可以在5V下實現50％的佔空比(1.4V處測量)。這就造成每個時鐘下降邊沿加快並有效地調整輸出驅動器的閥值，從0.5Vdd到0.3Vdd。結果，當上面的I/O接口工作在3V時，其上升沿變得很慢而且測量點比較靠近Vcc。結果，顯現出非常低的佔空比。佔空比確切的變化取決於輸出邊沿的速率。在5V時，因為下拉過程很快而產生額外的噪聲。試驗結果表明，工作在3V下產生佔空比對現代某些IC應用是不可接受的。
有些辦法，可在3V和5V工作電壓下實現50％的佔空比。其一，採用可編程的元件來控制一部分下拉電晶體。這使能夠在所需要的工作電壓下調整有效的輸出閥。此法最大的缺點是在建立編程向量時要知道其工作電壓，這是IC製造需要的。IC內部熔絲被編程以後，IC只能在某選定的電壓下工作。這樣就增加了製造的複雜性也增加了生產樣品的時間。例如，製造商必須貯備3V和5V兩種版本的產品來滿足需要。
第二種在3V和5V兩種工作電壓下實現50％佔空比的方法是採用一個在片(on-chip)的電壓檢測器來代替可編程元件。用於控制下拉電晶體輸出的信號，作用和上述的方法相同。然而，第二種方法的優點是。可在一個或者另一個電壓範圍內工作(如3V-5V或4.5V-5.5V)。第二種方法的缺點是，有可能錯誤工作在3.6V-4.5V電壓範圍內。這種誤動作直接地表現為輸出抖動。此外，在有噪聲條件下，很難可靠地在3.6V和4.5V之間進行檢測。
第三種方法是，採用加快輸出信號邊沿的速率，使工作在3V和5V二種電壓下能實現50％的佔空比。這種方法是用減小輸出閥壓之間的時間差來改善佔空比。第三種方法可能是不受歡迎的，因為較快的邊沿率會增加在片的噪聲幹擾和EMI輻射。為了達到符合要求的佔空比的性能所需要邊沿速率比常規產品的要高三到五倍。由增加邊沿速率而增加的噪聲直接地增加了局部的抖動。
發明內容
本發明的目的在於提供一種佔空比校正電路，它可以使晶片工作在3V或5V下保持其佔空比恆定不變而無需預先調整電路的供電電壓。
本發明提供一種模擬偏置前置驅動器和I/O接口，還在前置驅動器和I/O接口之前提供一個佔空比校正單元。前置驅動器和I/O接口可以工作在3V模式、5V模式中的任何一種模式或者在這兩者之間的任何電壓下工作，僅依所用的供電電壓而定，無需生產配置或者後生產配置。本發明利用一個專門的偏置電路來減小Vcc、溫度和其他工藝變化的影響。當電路工作在3V到5V之間的範圍內佔空比校正單元產生一定的佔空比範圍。在前置驅動器與I/O接口之前已將佔空校正了。前置驅動器與I/O接口用TTL輸入則可輸出一個50％的佔空比，不管供電電壓Vcc是幾伏(3-5V之間)。
本發明的有益效果在於提供一個可工作在恆定佔空比且無須重新配置的時鐘晶片裡佔空比校正電路。時鐘晶片能工作在3V和5V二者可互換的設計中無需再配置而且還可在工作電壓範圍內連續地進行。因此，時鐘電路可減小晶片的噪聲和輸出端的時鐘抖動，縮短設計周期，在任何條件確保低抖動和達到高的供電電源抑制比(PSRR)。
從下述的詳細說明和附圖將使本發明的特點和優點更明確。
圖1為同樣的時鐘晶片工作在3V和5V時的不同的佔空比時序曲線圖。
圖2為本發明首選的電路10的方框圖。
圖3為佔空比校正單元的電路圖。
圖4為前置驅動器和I/O接口的電路圖。
具體實施例方式
本發明的具體化示於圖2中電路10的方框圖。電路10通常由一個模擬偏置電路12、一個佔空比校正單元14、一個前置驅動器與任選的I/O接口電路16組成。模擬偏置電路12具有一個輸出端18，它提供偏置N信號給佔空比校正單元14和前置驅動器與I/O接口的電路16。模擬偏置電路12還有一個輸出端20，它提供偏置P信號給佔空比校正單元14和前置驅動器與I/O接口電路16。佔空比校正單元14的輸入端22接受一個50％佔空比的信號(在Vcc/2處測量)，輸入端24接受偏置N信號而輸入端26接受偏置P信號。佔空比校正單元14輸出端28連接到前置驅動器與I/O接口電路16的輸入端。前置驅動器與I/O接口電路16也有一個輸入端32接受偏置N信號而另一個輸入端34則接受偏置P信號。在1.4V測量的電路，供電電壓可以是，至少2.7V或是在3V 5V之間，還可以是從2.7V到大約6V的範圍。
在現實的應用中，所謂「50％佔空比信號」，對符合要求的佔空比信號而言是指大約50％左右。然而，還可能有其他一些要求的標準；如從30％到70％，更可能是40％到60％。
佔空比校正單元14能校正從輸入端22接受的信號。在5V工作時，佔空比校正單元14的輸出端28輸出一個較小的佔空比信號，由非常快的下降沿引起的。通過前置驅動器與I/O接口16以後，輸出信號的佔空比(在1.4V處測量)會比輸入端的佔空比大，因為內在的佔空比是在Vcc/2測量的。輸出端28的佔空比較小，結果輸出端36的佔空比可能是50％。模擬偏置電路12的輸出端18和輸出端20能夠校正由於溫度和其他工藝參量的變化對電路10工作的影響。只要能產生對工藝、溫度和Vcc進行自補償的任何一種模擬偏置電路12都可以採用。
參見圖三，詳盡地顯示出佔空比校正單元14。佔空比校正單元14通常由一個電晶體38、一個電晶體40、一個電晶體42、一個電晶體44、一個電晶體46、一個電晶體48、一個電阻50和一個電阻52構成的。電晶體38、40、42形成一個輸入部件45。供電電壓Vcc接在電晶體38和48的源極。電晶體44和46的漏極接地。電晶體38的反相柵極接受輸入端26的偏置P信號。電晶體38的漏極連接電晶體40的源極。電晶體40的反相柵極和電晶體42的柵極都接受來自輸入端22的信號。電晶體40漏極和電晶體42源極連在一起，連接在輸出端28。電晶體42的漏極連接到電晶體44的源極和電晶體46的源極。電晶體44的柵極接受來自輸入端24的偏置N信號。電晶體48連接到電阻50的第一端。電阻50的第二端連接到電晶體46的柵極還連接電阻52的第一端。電阻52的第二端接地。電晶體46能依Vcc的數值而改變來自輸入端22信號的佔空比邊沿的速率。電晶體44接受來自輸入端24的偏置N信號而按需求來校正工藝和溫度偏差的影響。電阻50和電阻52一起用來為電晶體46提供適當的輸入電壓(約1/3Vcc)。電晶體48作為通電開關，在電路不工作時防止漏電。電晶體48可接受一個輸入控制信號，當控制輸入端處於第一數字狀態時佔空比校正電路14就工作，當控制輸入端處於第二數字狀態時佔空比校正電路14就不工作。在電源關斷時，電路10就沒有直流電流。電晶體46工作在5V的導通速率要比工作在3V時快得多。特別是，當工作在5V時，電晶體46的柵極電壓(結點M5)要高很多。結果，佔空比校正單元14的輸出佔空比時比較小的。當工作在5V時，用50％佔空比輸入到前置驅動器與I/O接口16將會產生一個較高的佔空比(＞50％，在1.4V處測量)。
參見圖四更詳細地示出前置驅動器與I/O接口電路16。前置驅動器與I/O接口電路16通常由一個電晶體62、一個電晶體64、一個電晶體66、一個電晶體68、一個電晶體70、一個電晶體72、一個電晶體74和一個電晶體76組成的。電晶體62、64和66組成一個上拉前置驅動器部分67。電晶體68、70和72組成一個下拉前置驅動器部分73。電晶體68的反相柵極接受來自輸入端34的偏置P信號。電晶體66的柵極接受來自輸入端32的偏置N信號。輸入信號30接入到電晶體62的反相柵極、電晶體64的柵極、電晶體70的反相柵極和電晶體72的柵極。Vcc接到電晶體62的源極、電晶體68的源極和電晶體74的源極。電晶體62的漏極接到電晶體64的漏極還接到電晶體74的反相柵極。電晶體64的漏極接到電晶體66的柵極。電晶體68的漏極接到電晶體70的源極。電晶體70的漏極接到電晶體72的源極也接到電晶體76的柵極。電晶體74的漏極接到電晶體76的源極，也接在輸出端36。電晶體66、電晶體72和電晶體76的源極每個都接地。輸出端接電容器78。
前置驅動器與I/O接口電路16在電容器78處可以驅動30PF的負載。為適應特殊應用設計標準，電容器78也可以採用其他的電容量。前置驅動器與I/O接口電路16的運行速度可以由偏置N信號和偏置P信號來控制。這樣就可以上拉和下拉前置驅動器電路的67和73部分來產生較慢的上拉和下拉信號。可防止緩衝器在輸出端36產生過快的信號。用偏置N信號和偏置P信號所提供的校正的另一個優點是，在不同條件下可保持最小的噪聲。
電路10可提供佔空比校正，就是被任何輸入供電電壓下產生50％佔空比輸出信號(比如，最低2.7V或是2.7-6V，更適合的是約從3V到5V)無需任何生產配置(也就是生產3V和5V的二種部件)或後生產配置。電路10可擴展其工作範圍甚至用更大的輸入電壓。在此引用的3V和5V，以及50％佔空比的例子都反映出現時產品的工業標準。本發明的單個器件適合於多樣性的應用從而節省了製造成本。本發明由下而的權利要求來限定。
權利要求
1.一種電路包括一配置成的第一電路，回應電源電壓至少產生一個偏壓信號；而且；一配製成的第二電路提供一輸出定時信號回應(i)一個有一個佔空比的輸入時鐘信號而且(ii)所述至少一個偏壓信號，其特徵在於所述第二電路包含(i)若干個連接在所述電源和地之間用來接收所述輸入定時信號和所述至少一偏壓信號的電晶體來產生所述有一恆定的佔空比的輸出時鐘信號和(ii)一個連接到所述若干電晶體的一個調整電晶體和一個連接在第一電阻和第二電阻之間的接點的開關門，所述第二個電阻連接在所述的接點和地之間，所述第一個電阻連接在所述供給電壓和所述點之間，所述第二電路改變回應於至少一個偏壓信號的所述輸入定時信號的佔空比產生所述輸出時鐘信號。
2.如權利要求1所述的電路，進一步包括一個第三電路用來接收(i)所述輸出定時信號和(ii)所述至少一個偏置信號，所述第三電路降低了所述輸出時鐘信號的變化的靈敏度。
3.如權利要求2所述的電路，其特徵在於，所述第三電路包含一個前置驅動器。
4.如權利要求1所述的電路，其特徵在於，所述第二電路進一步包括一個連接在所述電源電壓和所述第一電阻之間的控制電晶體，所述控制電晶體有一個控制輸入端，當所述控制輸入端在第一數字狀態時使得所述控制電晶體工作，當所述控制輸入端處於第二數字狀態時，控制電晶體不工作。
5.如權利要求3所述的電路，其特徵在於，所述第一電路包含邏輯偏置電路至少產生所述一個偏置信號，其特徵在於，所述至少一個偏置信號提供了一個參考電壓。
6.如權利要求1所述的電路，其特徵在於，所述供給電壓從2.7V到大約6V的範圍。
7.如權利要求5所述的電路，其特徵在於，所述前置驅動器進一步包括一個前置驅動器輸出部分用來緩衝所述固定佔空比的時鐘信號輸出。
8.如權利要求2所述的電路，其特徵在於，所述第三電路包含一個連接在所述供給電壓和所述輸出時鐘信號之間的上拉前置驅動器部分及一個連接在所述地和所述輸出時鐘信號之間的下拉前置驅動器部分。
9.用來為輸入時鐘信號產生一個恆定佔空比的方法，包括步驟(a)至少產生一個響應電源電壓的偏置信號；且(b)調整所述輸入時鐘信號的佔空比來產生一個有所述恆定佔空比的輸出時鐘信號和降低了所述供給電壓變化的靈敏度，其特徵在於，所述調整產生用來響應i)若干連接在所述電源和地之間用來接收所述輸入定時信號和所述至少一偏壓信號的電晶體來產生所述有一恆定的佔空比的輸出時鐘信號和(ii)一個連接到所述若干電晶體的一個調整電晶體和一個連接在第一電阻和第二電阻之間的接點的開關門，所述第二個電阻器連接在所述的接點和地之間，所述第一個電阻連接在所述供給電壓和所述接點之間，其特徵在於，所述第二電路改變回應於至少一個偏壓信號的所述輸入定時信號的佔空比產生所述輸出時鐘信號。
10.如權利要求9所述的電路，其特徵在於，進一步包括產生一個用來響應所述輸出時鐘信號的驅動器輸出的步驟及驅動有一個所述電源電壓固定量信號的參考電壓的步驟。
全文摘要
本發明提供一種自校正佔空比時鐘晶片輸出電路，包括一個模擬前置驅動器與I/O接口，以及在前置驅動器之前的一個佔空比校正單元。前置驅動器與I/O接口可在3V模式下或5V模式下工作，還可以在他們之間的任何電壓下工作，依所提供的電源而定。無需生產配置或後生產配置。本發明利用一種特殊的偏置電路可減小Vcc、溫度和其它工藝偏差的影響。當電路工作在3V和5V之間，佔空比校正單元產生一定的佔空比變化範圍。
文檔編號G06F1/04GK1874152SQ20051004364
公開日2006年12月6日 申請日期2005年5月30日 優先權日2005年5月30日
發明者徐平 申請人:廈門優迅高速晶片有限公司, 徐平