電子封裝件及基板結構的製作方法

2023-06-22 20:07:41

本發明有關一種半導體封裝件，尤指一種能提高產品良率的電子封裝件及其基板結構。

背景技術：

目前應用於晶片封裝領域的技術繁多，例如晶片尺寸封裝(chipscalepackage，簡稱csp)、晶片直接貼附封裝(directchipattached，簡稱dca)或多晶片模組封裝(multi-chipmodule，簡稱mcm)等覆晶型封裝模組、或將晶片立體堆迭化整合為三維積體電路(3dic)晶片堆迭模組。

圖1為悉知3dic式半導體封裝件1的剖面示意圖。如圖1所示，將一半導體晶片13通過多個焊錫凸塊130設於一矽中介板(throughsiliconinterposer，簡稱tsi)12上，其中，該矽中介板12具有多個導電矽穿孔(through-siliconvia，簡稱tsv)120及電性連接該些導電矽穿孔120與該些焊錫凸塊130的線路重布層(redistributionlayer，簡稱rdl)121，且該矽中介板12通過該些導電矽穿孔120與多個導電元件110結合至一封裝基板11上，再以底膠10』包覆該些導電元件110與該些焊錫凸塊130，並以封裝膠體10包覆該半導體晶片13與該矽中介板12。

然而，悉知半導體封裝件1的封裝製程中，於遭遇溫度循環(temperaturecycle)或應力變化時，如搬運、通過回焊爐、或經歷落摔等製程或測試時，該半導體晶片13及該矽中介板12會在各角落形成較大的角落應力(cornerstress)，導致該半導體晶片13及該矽中介板12會沿角落處發生破裂(crack)(如圖所示的破裂處k)；或由於該半導體晶片13、矽中介板12及封裝基板11間因熱膨脹係數(coefficientofthermalexpansion，簡稱cte)不匹配(mismatch)而與該封裝膠體10或底膠10』分離，即產生脫層(delaminating)問題，造成該矽中介板12無法有效電性連接該半導體晶片13或無法通過可靠度測試，致使產品的良率不佳。前述問題對於現今電子產品要求輕薄短小及晶片薄化趨勢下更顯嚴重。

因此，如何克服上述悉知技術的種種問題，實已成目前亟欲解決的課題。

技術實現要素：

鑑於上述悉知技術的種種缺失，本發明提供一種電子封裝件及基板結構，避免基板結構發生破裂問題。

本發明的基板結構，包括：一基板，於其表面形成有至少一第一倒角；以及多個導電體，其結合至該基板。

本發明還提供一種電子封裝件，包括：一承載件；至少一基板，其接置於該承載件上，且於該基板的表面形成有至少一第一倒角；多個導電體，其供電性連接該基板與該承載件；以及封裝體，其形成於該基板與該承載件之間。

前述的電子封裝件中，該封裝體覆蓋該基板。

前述的電子封裝件及其基板結構中，該第一倒角設於該基板的角落位置。

前述的電子封裝件及其基板結構中，該基板的表面上還具有未貫穿該基板的凹部。例如，該第一倒角與凹部相隔一距離，且該凹部設於該基板的角落位置，又該凹部的形式為開口寬度大而內部空間寬度小、或該凹部的形式為開口寬度小而內部空間寬度大。

前述的電子封裝件及其基板結構中，該基板還形成有從該第一倒角延伸出的第二倒角。

前述的電子封裝件及其基板結構中，該導電體為線路層、導電柱或導電凸塊所組群組的其中一者。

由上可知，本發明的電子封裝件及基板結構，主要通過該第一倒角的設計來分散該基板所受應力，並通過該凹部的設計來增加該基板與該封裝層的結合力，故能避免該基板於封裝製程中發生破裂或脫層等問題，因而能提高產品良率。

附圖說明

圖1為悉知半導體封裝件的剖面示意圖；

圖2為本發明的基板結構的剖面示意圖；

圖3及圖3』為圖2的另一實施例的剖面示意圖；

圖4為本發明的基板結構的凹部的各種形狀的剖面示意圖；

圖5a至圖5f為本發明的基板結構的各種不同實施例的上視示意圖；以及

圖6為本發明的電子封裝件的剖面示意圖。

符號說明

1半導體封裝件10,601封裝膠體

10』,600底膠11封裝基板

110導電元件12矽中介板

120導電矽穿孔121線路重布層

13半導體晶片130焊錫凸塊

2,3基板結構21基板

21a表面21c側面

210第一倒角25導電體

25a金屬柱25b焊錫材料

31密封環310第二倒角

34,34』,34」凹部6電子封裝件

60封裝體61第一基板

62第二基板63承載件

a布線區k破裂處

l距離r開口寬度

d深度。

具體實施方式

以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其他優點及功效。

須知，本說明書所附附圖所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，並非用以限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「第一」、「第二」、「第三」及「一」等用語，也僅為便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關係的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的範疇。

圖2為本發明的基板結構2的剖面示意圖。如圖2所示，該基板結構2包括：於其表面形成有至少一第一倒角210的基板21、以及多個結合至該基板21的導電體25。

所述的基板21為半導體板材，且於其一表面21a的邊緣(如角落處)形成該第一倒角210。然而，該基板21的板材也可為陶瓷板材或有機材料，如玻纖樹脂或印刷電路板等，並不限於上述。

於本實施例中，該基板21為矽晶圓、矽晶片或矽中介板，且該基板21可為條狀(stripform)或已切單體(singulation)，並以梯形刀於該基板21上切割出該第一倒角210。

此外，該基板21可為各式幾何形狀的板體，如矩形、多邊形或圓形等，且可為對稱板體或不對稱板體，故該基板21的外觀形狀的種類繁多，並無特別限制。又，該第一倒角210的表面為平直斜面(如圖6所示)、內凹圓弧狀(如圖2及圖3圖所示)、外凸圓弧狀(如圖3』所示)或其它形狀等。

所述的導電體25為線路層(圖未示)、導電柱或導電凸塊(如圖2所示)所組群組的其中一者。

於本實施例中，各該導電體25包含有一金屬柱25a與一焊錫材料25b。

於另一實施例中，如圖3及圖3』所示，該基板結構3還包括一設於該基板21的表面21a上的密封環31，該密封環31環繞該基板21的布線區a(用以布設該導電體25的區域)，且該基板21的表面21a上於該密封環31外具有至少一未貫穿該基板21的凹部34，並使該第一倒角210與該凹部34相隔一距離l，也就是該凹部34位於該第一倒角210與該密封環31之間，以避免切割刀具碰觸該導電體25而造成包刀(即金屬材料因受刀具切割而內縮以包覆該刀具)的問題。

具體地，該凹部34的製作方式繁多，例如，製作該凹部34的方式可為超聲波研磨、化學機械研磨(chemical-mechanicalpolishing，簡稱cmp)、雷射、水刀、等向/非等向性蝕刻、幹/溼蝕刻或上述加工法的搭配組合等。

此外，如圖4所示，該凹部34,34』,34」的尺寸可依後述圖6所示的封裝體60的膠材種類而變化，即該凹部34的深寬比可允許膠材的顆粒進出而不會造成膠材流動堵塞。若以目前封裝體60的膠材中所含的填充物(filler)顆粒的最大尺寸為3μm為例，該凹部34,34』,34」的開口寬度r大於3μm(如10μm)及深度d約為3至6μm，但不此為限。因此，凹部34,34』,34」的開口寬度r需大於該封裝體60的填充物的顆粒尺寸。

又，該凹部34的外觀形狀的種類繁多，如圖4所示，該凹部34,34』,34」的側面可為具有多個側壁的洞穴狀，且如圖5a至圖5f所示，該凹部34的上視形狀可為各式幾何形狀(弧形、多邊形、圓形等)。具體地，如圖4所示，若該凹部34的形式為開口寬度大而內部空間寬度小時，可增加該封裝體60於該凹部34中的流動性；若該凹部34』的形式為開口寬度小而內部空間寬度大時，可增加封裝體60與該凹部34(即該封裝體60與該基板21)的結合力；應可理解地，該凹部34」的形式可為其開口與其內部空間的寬度一致。

另外，該凹部34的形成位置可依需求設計，例如針對該基板結構3加工時，該基板21容易產生應力集中的區域進行設置，以達到減少基板21破裂(crack)與避免膠層(如後述的底膠600或封裝膠體601)脫層的目的。具體地，如圖5a至圖5e所示，若該基板21的表面21a具有角落，於封裝製程中，該基板21會因應力集中而在各角落處形成較大的角落應力(cornerstress)，使其與該封裝體60之間會產生強大的應力，故該凹部34可設於該角落位置。

於另一實施例中，如圖3及圖3』所示，該基板21具有從該第一倒角210延伸出的第二倒角310。具體地，該第二倒角310沿該基板21的側面21c延伸，且該第二倒角310的表面為平直斜面、圓弧狀或其它形狀等。

本發明的基板結構2,3通過該第一倒角210的設計，以分散該基板結構2,3於後續封裝製程中所產生的應力，使該基板結構2,3消除應力集中於角落的問題，故能避免該基板結構2,3於封裝後發生破裂或脫層的問題，因而能提高產品良率。

此外，該基板結構3通過該第二倒角310的設計，以產生更好的消除應力的效果。

圖6為本發明的電子封裝件6的剖面示意圖。如圖6所示，該電子封裝件6包括：承載件63、接置於該承載件63上的第一基板61與第二基板62、以及一封裝體60。

所述的承載件63為陶瓷板材或有機板材，以作為封裝基板，且該第一基板61及第二基板62為半導體板材，以令該第二基板62作為中介板而接置於該承載件63上，該第一基板61作為電子元件而接置於該第二基板62上。

於本實施例中，該第一基板61(如電子元件)為主動元件、被動元件或其二者組合等，其中，該主動元件為例如半導體晶片，且該被動元件為例如電阻、電容及電感。

另外，於一實施例中(未圖示)，該第一基板61(如電子元件)可直接接置於該承載件63(如封裝基板)上，而毋需間隔該第二基板62(如矽中介板)。

此外，該第一倒角210選擇形成於該第一基板61及/或該第二基板62上，且該第一基板61及第二基板62上也可選擇性地形成如圖3及圖3』所示的該密封環31、凹部34及/或第二倒角310。

所述的導電體25結合於該第一基板61及第二基板62，用以電性連接該第一基板61、第二基板62及承載件63。

所述的封裝體60形成於該承載件63上以包覆該第一基板61及第二基板62。

於本實施例中，該封裝體60包含底膠600與封裝膠體601，該底膠600形成於該第一基板61與第二基板62之間及該第二基板62與承載件63之間，且該封裝膠體601形成於該承載件63上以包覆該底膠600、第一基板61及第二基板62。

本發明的電子封裝件6通過該第一倒角210的設計，以供形成該封裝體60時，能分散該第一基板61與第二基板62所產生的應力，使該第一基板61與第二基板62能消除應力集中於角落的問題，故能避免該第一基板61與第二基板62於封裝製程中發生破裂或脫層的問題，因而能提高產品良率。

綜上所述，本發明的電子封裝件及基板結構，通過該倒角的設計消除應力集中的問題，以提升產品良率。

上述實施例僅用以例示性說明本發明的原理及其功效，而非用於限制本發明。任何本領域技術人員均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因此本發明的權利保護範圍，應如權利要求書所列。