利用多管芯小片的三維集成電路的製造技術

2023-06-25 09:22:26 1

專利名稱：利用多管芯小片的三維集成電路的製造技術
利用多管芯小片的三維集成電路的製造技術領域本發明涉及半導體製造領域，並且更具體地，涉及利用垂直或三維(3D)集成的半導體製造。 技術背景在半導體製造領域中，3D集成是眾所周知的製造和組裝技術， 其中在封裝之前將來自兩個不同襯底或晶片(wafer)的器件或管芯(die) 結合在一起。3D集成有益地保留容納兩個(或多個)管芯所需要的 區域，從而得到更緊湊的最終產品。此外，3D集成通過減少與傳統 互連相關聯的延遲而具有了提高性能的潛力。一個由3D技術帶來的挑戰是第一管芯在第二管芯頂部上的放 置。根據期望的定位或對準精度，管芯對管芯的放置過程可以明顯增 加最終產品的成本。為了解決這種不期望的成本，"晶片對晶片"的3D 互連技術在將任一晶片切割成多個單獨的器件之前將第 一晶片直接 結合到第二晶片。在該實施方式中，對於整個晶片來講，僅引起一次 上述的定位成本。另一方面，晶片對晶片的結合存在至少兩個問題。 首先，晶片對晶片的結合意味著被結合在一起的兩個管芯在晶片上是 相同步長(stepping)尺寸(dimension)的管芯，使得當使第 一晶片的 一個 管芯與第二晶片上的相應管芯對準時，將使第一晶片上的所有管芯與 第二晶片上的所有管芯對準。涉及第 一限制的第二個問題是晶片對晶 片的結合不包括將一個晶片上已知的好的管芯有選擇地結合到另一 晶片上已知的好的管芯的能力。結果，晶片對晶片的結合幾乎肯定導 致一個晶片上的至少某個好的管芯被結合到另一個晶片上的壞的管 芯，從而實際上減少了產率。因此，晶片對晶片的結合以產品產率損 失為代價來降低組裝成本。另一方面，對於將第一晶片切割成單獨的管芯、然後將其結合到第二晶片上的管芯的"管芯對晶片，，的組裝，由於對於每個管芯來"i並需 要管芯對管芯的對準/定位操作，所以組裝成本高，然而，由於第一晶 片上的好的管芯能被有選擇地結合到第二晶片上好的管芯，所以產品 產率也高。"管芯對管芯，，的組裝是在結合之前將兩個晶片都切割成單 獨的管芯的另 一技術。管芯對管芯的組裝與管芯對晶片的對準具有基 本相同的優點和缺點(即，高產品產率和高組裝成本)。期望實現一種製造和組裝工藝，其試圖在與管芯對晶片(以及管 芯對管芯)的組裝相關聯的高組裝成本和與晶片對晶片的組裝相關聯 的低產品產率之間提供最優化。


作為示例來圖解說明本發明，並且本發明不由附圖所限制，其中相同的附圖標記表示類似的元件，並且其中圖1示出了根據本發明的適用於組裝技術的第 一晶片； 圖2示出了根據本發明的適用於組裝技術的第二晶片； 圖3圖解說明了根據本發明實施例將圖1的第一晶片切割成多管芯"小片(panel)，，；圖4圖解說明了根據本發明實施例將圖3的小片結合到圖2的第二晶片；圖5示出了針對本發明的小片對晶片的組裝的各種實現； 圖6是根據本發明一個實施例的組裝技術的流程圖。 本領域的技術人員將理解為了簡化和清楚起見圖解說明了附圖 中的元素，並且不必按比例繪出。例如，相對於其他元件可將附圖中 某些元件的尺度放大以便有助於提高對本發明實施例的理解。
具體實施方式
一方面，3D集成方法包括將第一晶片切割成兩個或更多個管芯 的"小片"。然後將來自第一晶片的小片與第二晶片的區域對準和結合，使得小片中的每個管芯與晶片上的相應管芯對準。使用多管芯小片，所述方法減少了實現3D集成所需要的放置數量，同時保持了至 少一些篩掉壞的管芯和有選擇地將來自第一晶片的好的管芯與第二 晶片中好的管芯在放置一起的能力。在小片中的管芯數量是實現方式 的細節。在小片中大量的管芯意味著較少的小片對晶片的放置，但也 意味著由於將好的管芯與好的管芯對準的能力的損失而導致了較低 的產率。小片對晶片的方法由此表示處於放置的數量和產率控制均被 最大化的管芯對晶片的方法與放置和產率控制均被最小化的晶片對 晶片的方法之間的中間狀態。根據小片的產率和大小，小片對晶片的 方法顯示出對每個好的器件最小化成本的潛力。現在參考附圖，圖1示出了第一晶片100。晶片100包括多個管 芯102。如圖1所示，已將管芯102分組成一組小片104-1、 104-2和 104-3等等(一般地或統一稱作小片104)。在所述的實施方式中，每 個小片104是管芯102的3x2陣列。在小片中的管芯數量以及小片的 配置是特定於實現的。優選地，小片104是MxN個管芯的矩形陣列， 其中M和N是大於或等於1的整數，並且其中M和N的積大於1。 在小片中管芯的數量被限定為Z,並且Z-MxN。在一個為了簡化所期望的實施例中，管芯102到小片104的分組 是靜態的或固定的。在本實施例中，管芯102到對應的小片104的分 組不會隨晶片而改變。在另一實施例中，在將管芯分組到小片之前， 對晶片IOO測試或者探測。然後可根據預定標準來優化管芯到小片的 分組。作為示例，可基於已知的好的管芯的位置，將管芯102動態地 分組成小片104以最大化包含X個好的管芯的小片104的數量，其中 X可以等於Z (在小片中管芯的數量)或者可以小於Z。儘管這一實 施例要求附加的處理資源，但是具有指定產率百分比的小片數量的潛 在增加可證明附加的處理是有效的。圖2示出了將結合來自第一晶片100的小片104來使用以實現垂 直集成的電子器件的第二晶片200。第二晶片200包括多個第二管芯 200。將要製造的電子器件包括來自第一晶片100的第一管芯100和來自第二晶片200的第二管芯200。如圖l和圖2所示的第一管芯102和第二管芯202具有相同的尺 寸，但是對於小片對晶片的組裝方法這不是必要的。第一管芯100和 第二管芯200可表示不同的器件類型(例如，處理器對存儲器)以及 不同的技術(例如，CMOS對雙極)，類似地，晶片100和晶片200 可具有不同的起始材料(例如，矽塊體、矽SOI (絕緣體上半導體)、 鍺、砷化鎵等)，並且可具有不同的直徑(例如，300mm對250mm )。小片對晶片的組裝可包括根據產率模式(pattern)(即，在小片上 好的管芯和壞的管芯的模式)將晶片100的小片104"分類(binning)" 為不同的類(bin)或類別。利用具有5/6的最小產率標準(即，所有 小片104必須包含至少5個好的管芯)的圖l中所示的3x2小片104 作為示例， 一個分類策略可包括8個類，即，含有6個好的管芯的小 片104的第一類、含有兩個或更多壞的管芯的小片104的拒絕類以及 其中小片104包含一個壞的管芯的6種不同的可能配置的6個類。通過根據它們的產率模式來對小片分類，小片對晶片的組裝通過 將小片104與具有相同產率模式的第二晶片200的區域進行匹配來實 現更高的效率，以便最小化"不匹配"的數量，其中在好的第一管芯100 被結合到壞的第二管芯200時以及在壞的第一管芯100被結合到好的 第二管芯200時發生不匹配。分類意味著附加的操作和數據處理以在 晶片IOO被切成小片104後維護分類並且將已分類的小片104最優地 對準到第二晶片200上，然而該附加的處理在某些應用中可再一次證 明為有效的成本。在此，具有相同的產率模式是關於小片104相對於 將被用於結合操作的晶片200的區域的取向。例如，在面對面結合的 情況下，當為了組裝而翻轉小片104時，小片104與其將被結合到的 晶片200的區域具有相同的產率模式。現在參考圖3，圖1的第一晶片100已被切割成多個小片104， 而第二晶片200保持原樣。在優選的實施例中，利用傳統的管芯對晶 片的3D集成方法.中所使用的現有的組裝設備來實現小片對晶片的組 裝。這樣，現有的組裝設備可能限制在X和Y兩個方向上的小片104的尺寸，以便與現有的包括現有的管芯對晶片的放置設備的組裝設備
兼容。在對小片104應用閾值產率的實施例中，丟棄不滿足產率閾值 的小片104。備選地，根據管芯100和管芯200的尺寸和成本，可利 用傳統的管芯對晶片的技術來組裝不滿足產率閾值、然而具有至少某 個好的管芯的小片104。在這樣的實施例中，希望大多數組裝是小片 對晶片種類的組裝以最小化將管芯放置在一起的影響。
圖4是要結合到第二晶片200的區域的小片104的概念表示。在 一個實施例中，不對第二晶片200進行測試來確定其好的管芯和壞的 管芯。在這一實施例中，可以以實現對晶片200上的管芯202的最大 覆蓋為唯一目標而不管不匹配，將小片104結合到第二晶片200。因 為不可能安排小片104來覆蓋第二晶片200上的每個管芯202，最佳 的覆蓋可尋求"覆蓋"第二晶片200上儘可能多的管芯202。該實施例 可適於第二晶片的產率穩定且高(例如，超過95%)的應用。
在另一實施例中，第二晶片200在結合之前被測試以產生晶片圖 (表示在晶片200中好的管芯位置的信息)。在一種方法中，以從一 個晶片到下一個晶片不改變的固定或靜態模式將小片104結合到第二 晶片200。在最簡單的實施例中，小片104被簡單地結合到第二晶片 200而不管在第二晶片200上好的管芯的位置。在這種方法中，對晶 片200的測試還可通過指示哪個結合對不需要被封裝來提供有用信 息，但該信息不被用於減少結合的不匹配的數量。
在另一實施例中，第二晶片200的晶片圖被用於減少結合的不匹 配的數量。晶片圖可被用來識別好的"小片位置(panel site)"和壞的小 片位置，其中小片位置(由圖4中的附圖標記204表示)是指一組第 二晶片200上的MxN個管芯，其中MxN的尺寸與小片104的尺寸相 同。類似於可對小片104進行產率過濾(即，在比其低的情況下整個 小片被拒絕的閾值產率)的方式，第二晶片200的小片位置204也可 以被篩選。作為一示例，第二晶片200的小片位置204可被拒絕，除 非晶片圖表示小片的至少Y個管芯是性能良好(functional)的。在該實 施例中，每個第二晶片200可被視為小片位置204的靜態陣列。對於每個晶片200，根據晶片圖基於期望的篩選閾值(例如，包含兩個或 更多個壞的管芯的所有小片位置204是壞的小片位置)來確定"好的，， 小片位置和"壞的"小片位置的數量。在隨後的結合處理期間，小片104 只被結合到第二晶片200的好的小片位置204。
在使用如上所述的小片分類的實施例中，以與對小片104分類的 相同方式可將第二晶片200的小片圖204分成類(bin)。在該實施例 中，小片104然後可被優選地結合到同一類(即，具有好的管芯和壞 的管芯的相同模式)的小片位置204。儘管該實施例意味著附加的數 據庫存儲和處理以及基於分類將小片104分配到小片位置204的算 法，但是通過以較低的不匹配形式的較高產品產率可證明附加的數據 處理是有效的。
不管第二晶片200是否被靜態地分成小片位置204並且不管是否 使用分類，所描述的小片對管芯的組裝具有在具有高組裝成本和高產 率的管芯對晶片的組裝和具有較低組裝成本但也具有較低產率的晶 片對晶片的組裝之間成本效益折中的潛力。
現在參考圖5，圖解說明了小片對晶片的組裝技術的各種實現， 以強調使用不同配置的小片和在第一管芯和第二管芯的尺寸不匹配 的情況下進行組裝的能力。在圖5中，類似於圖2的第二晶片200和 管芯202，晶片500包括一組管芯502。
第一組裝510被示出在圖5中，此處稱作小片堆疊510，其中3xl 小片504-1被結合到晶片500的3xl小片514-1。在該組裝中，小片 504-1的管芯501-1和晶片500的管芯502共享一個尺寸，但是它們 各自的第二尺寸是不同的(即，管芯501-1的寬度與管芯502的寬度 相同)。該實施例可被擴展到任何Mxl小片以及如將可了解到的任 何MxN，其中N小於3。
圖5也示出了結合到2xl小片位置514-2的2xl小片504-2，其 中小片504-2的管芯501-2與晶片500的管芯502不具有相同的尺寸。 在該實施例中，通過放置小片504-2以橫跨在小片位置514-2的相鄰 管芯上來實現小片對晶片的組裝。儘管本實施例可能意味著關於管芯502相對於彼此取向的方式(以及可能關於晶片500被探測或被測試 的方式)，但是其有益地包括對於不同尺寸的管芯使用小片對晶片的 組裝方法的能力。通過小片504-3和小片位置514-3表示該組裝的擴 展，其中將2x2小片504-3結合到小片514-3，其中小片504-3的管芯 501-3與管芯502具有不同的尺寸(即，管芯502和管芯501-3不具 有相同的尺寸)。這些實施例說明了針對任何MxN小片使用不同尺 寸的管芯的能力，其中M和N小於3。對於M或N大於2的任何小 片，小片中的管芯必須與相應小片位置中的管芯具有相同的尺寸(因 為橫跨不是對尺寸大於2的小片的可選項)。
因此，圖5強調了將小片對管芯的組裝擴展到具有不同尺寸的管 芯的能力。此外，圖5說明了其中第一3xl小片504-4和第二3xl小 片504-5兩者被結合到晶片500的單個小片位置514-4的實施例。在 該實施例中，第一小片504-4與小片504-5被結合到小片位置514-4 的不同區域。該實施例將結合一對管芯到一起的能力擴展到結合三個 或更多的管芯。作為一示例，可通過將存儲器小片504-4和數位訊號 處理器小片504-5結合到通用處理器小片位置514-4來組裝片上系統 (SOC)器件。
通過圖6的組裝方法600的流程圖將上述的組裝工藝圖示出來。 圖6中所示的組裝方法600的實施例包括一些旨在得到最高產品產率 (即，最低數量的性能不匹配)的可選步驟。方法600的其它實施例 可省略這些選擇步驟中的一個或多個，尤其是其中第一晶片或第二晶 片的產率可合理地預測並且足夠高的情況，其中只測試具有較不可預 測或較低產率的晶片上的管芯是有益的情況。然而，如果第一晶片和 第二晶片的產率都預期超過指定閾值，那麼其中任何一個晶片的測試
可能是非生產性成本(即，測試沒有充分消除組裝處理來證明測試本 身的成本是有效的)。如果不測試其中的任何一個晶片，那麼"盲目 的，，晶片對晶片的結合是最有效的成本的選擇(即，具有最低的對準 成本)。
在圖6所示的實施例中，組裝方法600包括測試第一晶片IOO(方框602 )以確定性能良好的和性能不良好的第一管芯102的位置。如 上所述，只有在小片對晶片的組裝以減少性能不匹配的形式得出產品 產率增加的情況下，相對於晶片對晶片的組裝，證明小片對晶片的組 裝的較高組裝成本是有效的。這樣，小片對晶片的組裝意味著測試晶 片中的至少一個，或許兩個。
如圖6所示的組裝方法600還包括將經測試的晶片100劃分成 MxN管芯102的小片104 (方框604)，其中M和N是整數變量， 其可隨應用而改變。例如可利用執行"小片化(panelization ) ，MM吏超 過指定產率閾值的小片數量最大化的技術來靜態(即，晶片100上的 小片104的位置不會隨晶片不同而改變)或動態地將晶片100劃分成 小片104。
在方框604中的小片化後，所示的方法600的實施例包括在方框 605中將在方框604中識別的小片104分成指示每個小片104中性能 良好和性能不良好的管芯102的模式的類的可選處理。方框605可用 於在第一晶片IOO上的性能良好的管芯與第二晶片200上的性能良好 的管芯之間實現最優匹配的實施例。
在第一晶片100的測試、小片化和任何分類(binning)或分類 別(categorization)後，然後將晶片IOO切割成小片104 (方才匡606 )。 根據實現方式，以諸如以小片104的不同類可被識別的實現方式，方 法600可提供區分小片104彼此的能力。
所述的方法600的實施例還包括測試第二晶片200以產生表示在 第二晶片上好的和壞的管芯202的位置的晶片圖。如前所述，尤其在 第二晶片200的產率和產率模式可預測的情況下，方法600的其它實 施例可省略對第二晶片200的測試。
在對第二晶片200的測試後，與在方框604中第一晶片100被劃 分成小片104的方法類似，笫二晶片然後可被劃分成小片位置204(方 框610)。如方框604，方框610的劃分過程可以是靜態的或動態地 基於好的管芯和壞的管芯的模式。方框610的劃分過程旨在識別適於 與來自晶片100的小片104結合的小片位置。該過程可包括識別好的
2小片位置204 (將對其結合好的小片104的小片位置)和識別壞的小 片位置(將不對其結合小片104的小片位置)。其後，第二晶片200 可被分類為優選地對應於第一晶片100被分類到其中的任何類的類 (方框612)。
最後，在方框614中，經篩選的小片104被有選擇地結合到晶片 200的所識別的小片位置204 (方框614)。在優選實施例中，與盲目 的晶片對晶片的組裝引起的性能不匹配數量相比，小片104對小片位 置204的結合得到較低數量的性能不匹配。此外，認為減少利用小片 對晶片的組裝可實現的性能不匹配證明了與測試晶片、處理所產生的 數據和操縱小片相關的任何成本增加是有效的。
總之，所描述的組裝技術提供了晶片對晶片結合和傳統管芯對晶 片的組裝的極端(polar extreme )之間的解決方案，其中在晶片對晶 片結合中不必要地犧牲產品產率並且對於單獨組件的管芯尺寸設置 了不期望的限制，而在傳統管芯對晶片的組裝中存在不期望高的組裝 成本。已經參考特定的實施例描述了本發明，然而，本領域的普通技 術人員理解，可以在不偏離本發明的如在所附權利要求所述範圍的情 況下做出各種調整和改變。例如，第一晶片和第二晶片的晶片直徑可 根據實現方式和產品類型而改變，並且兩個(或更多個)管芯的技術 類型可以不同。此外，儘管本發明已被描述為將來自第一晶片的小片 組裝到第二晶片上，但是將理解一些小片可來自與第一晶片相同類型 的其它晶片。所以，說明書和附圖將被認為是說明性的而非限制性的， 並且所有這種調整旨在被包括在本發明的範圍中。 特定的實施例已經在以上描述了益處、其它優點以及問題的 解決。然而，益處、優點、問題的解決和可引起任何益處、優點或解 決產生或變得更明顯的任何元件將不被解釋為關鍵的、需要的或基本 的特徵或者任何權利要求或全部權利要求的元素。如在此所使用的，
術語"包括"、"包括...的，，或者任何其它變量旨在覆蓋廣義的內容，使 得處理、方法、項目或包括列出的元件的裝置不只包括這些元件，而 是對於這樣的處理、方法、項目或裝置可包括沒有被表達性地列出的 或固有的其它元件。
權利要求
1.一種組裝電子器件的方法，包括以下步驟測試包括多個第一管芯的第一晶片以識別所述第一晶片中性能良好的第一管芯的位置；將所述第一晶片劃分成一組多管芯小片，其中小片包括所述第一管芯的M×N陣列；將所述小片中的一個結合到第二晶片的小片位置以形成小片堆疊，其中所述小片位置包括第二管芯的M×N陣列；以及將所述小片堆疊切割成一組電子器件，每個電子器件包括被結合到第二管芯的第一管芯。
2. 如權利要求1所述的方法，其中，劃分所述第一晶片的步驟 包括根據所述第一晶片中的小片的靜態映射來劃分所述第一晶片。
3. 如權利要求1所述的方法，其中，劃分所述第一晶片的步驟 包括劃分所述第一晶片以使具有超過指定閾值的小片產率的小片數 量最大化，其中小片產率表示小片中的性能良好的第一管芯的數量。
4. 如權利要求1所述的方法，還包括將所述第一晶片的所述小 片分入多個類中的一個，其中每個類與所述小片中性能良好的管芯的 相應模式相關聯。
5. 如權利要求4所述的方法，其中，結合步驟包括對所述第二 晶片的所述小片位置進行測試和分類，並且其中結合步驟還包括將小 片結合到相同類的小片位置。
6. 如權利要求1所述的方法，其中，所述第一管芯和所述第二 管芯具有相同的尺寸，並且其中所述MxN陣列在至少一個陣列維中 包括至少三個管芯。
7. 如權利要求1所述的方法，其中，所述MxN陣列選自包括2xl 陣列和2x2陣列的陣列組，並且其中所述第一管芯和所述第二管芯具 有不同的尺寸。
8. 如權利要求1所述的方法，其中，所述第一晶片和所述第二晶片具有不同的尺寸。
9. 如權利要求1所述的方法，其中，所述第二管芯是處理器管 芯，而所述第一管芯是存儲器管芯。
10. —種組裝電子器件的方法，包括以下步驟將第一晶片劃分成一組多管芯小片，其中小片包括所述第一管芯 的MxN陣列；測試包括多個第二管芯的第二晶片以識別所述第二晶片中性能 良好的第二管芯的位置；確定所述第二晶片的小片位置，其中所述小片位置包括第二管芯 的MxN陣列；將小片結合到第二晶片的小片位置以形成小片堆疊；以及 將所述小片堆疊切割成一組電子器件，每個電子器件包括被結合 到第二管芯的第一管芯。
11. 如權利要求10所述的方法，其中，確定所述第二晶片的所 述小片位置的步驟包括選擇小片位置以使具有超過指定閾值的小片 位置產率的小片位置數量最大化，其中小片位置產率表示小片位置中 性能良好的第二管芯的數量。
12. 如權利要求10所述的方法，還包括將所述第二晶片的所述 小片位置分入多個類中的一個，其中每個類與所述小片位置中性能良 好的第二管芯的相應模式相關聯。
13. 如權利要求10所述的方法，其中，所述第一管芯和所述笫 二管芯具有相同的尺寸，並且其中所述MxN陣列在至少一個陣列維 中包括至少三個管芯。
14. 如權利要求10所述的方法，其中，所述MxN陣列選自包 括2xl陣列和2x2陣列的陣列組，並且其中所述第一管芯和所述第二 管芯具有不同的尺寸。
15. 如權利要求10所述的方法，其中，所述第一晶片和所述第 二晶片具有不同的尺寸。
16. 如權利要求10所述的方法，其中，所述第二管芯是處理器管芯，而所述第一管芯是存儲器管芯。
17. —種組裝電子器件的方法，包括將具有多個第一管芯的第一晶片切割成包括第一管芯的MxN陣 列的小片，其中M或N大於1;通過將所述小片結合到具有 一組第二管芯的第二晶片的小片位置而形成小片位置，其中所述小片位置包括所述第二管芯的MxN陣 列；以及將所述小片位置切割成器件，該器件包括被結合到來自所述小片 位置的第二管芯的來自所述小片的第一管芯。
18. 如權利要求17所述的方法，還包括測試所述第一晶片以識 別性能良好的第一管芯，並且如果性能良好的第一管芯的百分比小於 指定閾值，則丟棄小片。
19. 如權利要求17所述的方法，還包括測試所述第二晶片以識 別性能良好的第二管芯，並且如果性能良好的第二管芯的百分比小於 指定閾值，則排除小片位置。
20. 如權利要求17所述的方法，還包括測試所述第一晶片以識別性能良好的第一管芯，以及測試所述笫二晶片以識別性能良好的第二管芯；以及基於所述小片和所述小片位置中性能良好的管芯的匹配模式來 選擇要結合的小片和相應小片位置。
全文摘要
一種組裝電子器件的方法，該方法包括測試(602)第一管芯的第一晶片(100)以識別性能良好的第一管芯的位置；以及將第一晶片(100)劃分(604)成一組小片(104-1、104-2和104-3)，其中小片包括第一管芯的M×N陣列。將小片結合到第二晶片的小片位置以形成小片堆疊，其中小片位置在第二晶片中限定了第二管芯的M×N陣列。將小片堆疊切割(606)成包括結合到第二管芯的第一管芯的器件。根據靜態或動態地(使具有超過指定閾值的產率的小片數量最大化)來實現將第一晶片(100)分成多個小片。可執行根據性能良好的管芯模式對小片位置和小片進行的分類來將小片優先結合到相同類的小片位置上。
文檔編號H01L21/46GK101258583SQ200680027834
公開日2008年9月3日 申請日期2006年7月3日 優先權日2005年7月29日
發明者斯科特·K·鮑茲德爾, 羅伯特·E·瓊斯 申請人:飛思卡爾半導體公司