金屬互連當中dram電容器的形成的製作方法

2023-06-27 06:58:51

金屬互連當中dram電容器的形成的製作方法
【專利摘要】本發明公開了用於在金屬互連當中集成電容器用於嵌入式DRAM應用的技術。在一些實施例中，該技術使用溼法蝕刻來完全移除在電容器形成之前暴露的互連金屬(例如，銅)。這一互連金屬移除阻止該金屬汙染電容器的高k電介質。另一益處是電容器的增加的高度(表面積)，這允許增加的電荷存儲。在一個示例實施例中，提供一種集成電路設備，其包括具有DRAM位單元電路的至少一部分的襯底、位於所述襯底上並且包括一個或多個包含金屬的互連特徵的互連層、以及至少部分地位於所述互連層中並且佔據包含金屬的互連特徵從其中被移除的空間的電容器。所述集成電路設備可以例如是處理器或通信設備。
【專利說明】金屬互連當中DRAM電容器的形成
【背景技術】
[0001]動態隨機存取存儲器(DRAM)通常包括位單元的陣列，每一個單元能夠存儲信息的位。典型的單元配置由用於存儲電荷(即，信息的位)的電容器以及在讀取和寫入操作期間提供到電容器的存取的存取電晶體組成。存取電晶體連接在位線和電容器之間，並且被字線信號選通(接通或關斷)。在讀取操作期間，經由相關聯的位線從所述單元讀取所存儲的信息的位。在寫入操作期間，經由電晶體從位線將信息的位存儲在單元中。單元本質上是動態的(由於洩漏)，並且因此必須被周期性地刷新。
[0002]在疊層配置中實現嵌入式DRAM(eDRAM)，其中電容器集成在與處理器(或具有DRAM的其它功能電路)相同的裸片上。這樣的疊層解決方案通常與許多重要的問題相關聯。
【專利附圖】

【附圖說明】
[0003]圖1說明了根據本發明實施例在形成電容器之前的疊層DRAM設備。
[0004]圖2說明了根據本發明實施例在電容器圖案化之後圖1的疊層DRAM設備，該電容器圖案化初始落在金屬接合焊盤上。
[0005]圖3說明了根據本發明實施例在移除位於初始電容器溝槽下方的金屬接合焊盤和通孔之後圖2的疊層DRAM設備。
[0006]圖4說明了根據本發明實施例在電容器的底部電極的沉積之後圖3的疊層DRAM設備。
[0007] 圖5說明了根據本發明實施例在電容器的高k電介質和頂部電極的沉積之後圖4的置層DRAM設備。
[0008]圖6說明了根據本發明實施例在觸點形成和層間電介質的沉積之後圖5的疊層DRAM設備。
[0009]圖7說明了根據本發明實施例配置有觸點和/或疊層的疊層DRAM設備。
[0010]圖8說明了根據本發明示例性實施例實現有一個或多個存儲器結構的計算系統。
[0011]將認識到，附圖不一定按比例繪製或者意在將請求保護的本發明限制到所示的特定配置。例如，儘管一些附圖通常指示直線、直角和光滑表面，但是存儲器設備的實際實現可能具有不太完美的直線、直角，並且一些特徵可能具有表面拓撲或者以其它方式非光滑，假設所使用的處理設備和技術的真實世界限制。簡而言之，僅提供附圖來表示示例結構。
【具體實施方式】
[0012]公開了用於在金屬互連當中集成電容器用於嵌入式DRAM應用的技術。在一些實施例中，所述技術使用溼法蝕刻以便完全移除在電容器形成之前暴露的互連金屬(例如，銅)。這一互連金屬移除阻止該金屬汙染電容器的高k電介質。另一益處是電容器的增加的高度(表面積)，這允許增加的電荷存儲。根據本公開，各種其它優點將明顯。
[0013]一般概沭[0014]如前面解釋的，疊層DRAM解決方案通常與許多重要的問題相關聯。例如，在位線上電容器(COB)配置中，疊層電容器在工藝流程的後端互連部分中形成在電晶體上方。典型地，在使用銅(通常用作互連金屬)之前集成DRAM電容器。然而，並且根據本發明實施例，在銅金屬互連線之後並且在該銅金屬互連線當中集成DRAM電容器，其中電容器與邏輯金屬線集成在相同的層中。
[0015]由於這一集成方案，電容器的高k電介質被銅(或其它互連金屬)汙染是關心的事情。可以例如通過沉積厚的共形擴散阻擋層(例如，鉭或其它適當的阻擋材料)作為電容器的底部電極的一部分並且在沉積高k電容器材料之前來避免這一汙染。然而，這樣的擴散阻擋技術越來越難以在按比例增加到較高孔徑比的情況下實現，並且實現起來也是昂貴的。相比而言，本文提供的技術能夠用於允許相對經濟且簡單的解決方案，並且也可以為電容器提供更多的表面積(以便增加電容)。
[0016]更加詳細地並且根據一個示例實施例，通過移除用於DRAM電容器的金屬接合焊盤或者其它這樣的汙染源來消除或者以其它方式實質上減少汙染源(例如銅或其它互連金屬)。在一個這樣的具體實施例中，經由對位於電容器溝槽之下或者以其它方式接近電容器溝槽的接合焊盤材料進行溼法蝕刻來實現這一移除，儘管可以使用其它材料移除技術(例如溼法蝕刻、幹法蝕刻、消融或者這樣的工藝的組合)，如根據本公開將明顯的。蝕刻對於正在被移除的下層金屬可以是選擇性的，在一種示例情況中，該下層金屬是銅。該結構的其它材料保持完整無缺。移除金屬汙染源減輕了對於作為電容器疊層的一部分的擴散阻擋材料的需要。
[0017]在一種具體的示例情況中，並且在執行其中蝕刻落在銅接合焊盤上的電容器圖案化之後，該接合焊盤及其相對應的通孔銅被選擇性地蝕刻掉。這一溼法蝕刻能夠對於在後端工藝中使用的所有材料都是選擇性的，在一個示例實施例中，這些材料包括互連阻擋材料(例如，鉭)、蝕刻停止 材料(例如氮化矽)和層間介電材料(例如二氧化矽)。使用這樣的選擇性蝕刻劑的結果是，對於每一個所蝕刻的互連結構的可選互連阻擋層被留下。這一互連阻擋層阻止溼法蝕刻移除掩埋的金屬線，並且還用作銅阻擋層以便防止來自掩埋的金屬線的銅擴散到電容器電介質。然而注意到，本發明的其它實施例可以不具有互連阻擋層。
[0018]一旦接合焊盤銅(或者其它目標互連金屬結構)被充分移除，就能夠沉積電容器的底部電極。在一個示例實施例中，共形原子層沉積(ALD)能夠用於提供對於每一個單元的電容器的底部電極。隨後的電容器處理可按照正常完成來實現，這可以通常包括電容器高k電介質和頂部電極以及任何必要的金屬觸點和層間介電材料的沉積。可以使用任何數量的其它後端或精加工工藝(例如平整、鈍化、隨後的層或疊層的添加等等)。
[0019]如根據本公開將認識到的，電容器能夠跨越給定結構的一個或多個金屬層，其中每一層通常包括用於將一層連接下一層和/或連接到以其它方式集成到整體結構中的各種電子電路的金屬線和/或通孔。因而，能夠例如將eDRAM電容器集成到處理器(或其它功能電路)的後端邏輯製造工藝中，其中電容器和各種互連特徵(例如，金屬邏輯線和通孔等等)共享相同的層。通過使電容器跨越在多個層上，能夠實現較大的電容水平。給定eDRAM單元的電容越大，能夠由該單元存儲的電荷就越大。這一較高的電荷允許在觸發刷新之前較長的電容器洩漏時段。[0020]如根據本公開將進一步認識到的，布局設計(例如關於電容器和構成該設備的各種互連結構的間隔和密度)可以從一個應用到下一應用並且在給定設備內從一層到下一層改變。標準設計布局技術和實踐可以用於有效地利用可用裸片空間，如正常完成的。牢記此，注意到，本文例示的各種示例電容器和接合焊盤/通孔布局僅說明了示例配置，並且沒有按照比例繪製或者以其它方式意在暗示在所示出的層和/或部件之間任何必要的空間關係或具體的電連接。其它實施例可以使用具有任何接合焊盤/通孔配置或者與待形成的電容器相關聯的其它汙染源互連結構的DRAM互連布局。
[0021]用於諸如銅的互連金 屬的溼法蝕刻的典型解決方案使用沿著顆粒邊界和所暴露的表面不加區別地溶解金屬的酸或螯合劑。根據本發明的實施例，銅或其它互連金屬使用溼法蝕刻工藝被移除，該溼法蝕刻工藝使用蝕刻劑、氧化和螯鈍化劑的組合，使用雜原子來粘合所蝕刻的銅並且然後形成金屬有機鈍化層。在更通常的意義上，可以在蝕刻工藝中使用包含能夠形成鈍化聚合網絡的製劑的任何雜原子。在使用銅作為互連金屬並且具有位於銅下面的互連阻擋層的一個具體的示例實施例中，例如使用掃描電子顯微鏡(SEM)或透射電子顯微鏡(TEM)獲取的互連結構的橫截面視圖可以用於表示DRAM電容器銅接合焊盤或其它相關聯的結構以前所在(在選擇性溼法蝕刻工藝之前)的下層互連阻擋層的存在。特別是，橫截面將通常表示電容器結構和在被蝕刻的空間內可能的電介質填充。
[0022]DRAM互連結構和方法
[0023]圖1到圖6有效地例示了根據本發明實施例用於製造基於eDRAM的設備的工藝流程。襯底和各種互連層的初步處理未明確示出，但是根據本公開將是明顯的。這樣的處理可以例如使用如正常完成的任何數量的常規或定製製造技術來實現。各種初步配置將是明顯的。本文提供的技術可以在所有這樣的配置上被使用。
[0024]圖1說明了根據本發明實施例在形成電容器之前的疊層DRAM設備的部分橫截面側視圖。可以看到，這一示例設備通常包括襯底和形成在其上的分層或疊層互連結構。該設備可以例如是中央處理單元或具有板上eDRAM (例如，專用或現場可編程集成電路)的任何其它功能電路。根據本公開，各種應用將是明顯的。注意到，以抽象的示意性形式示出了襯底中的電子設備以便在適當的場合簡化討論。
[0025]襯底配置有集成在其中的各種DRAM單元部件，例如存取電晶體T和字線WL。如將認識到的，設備可以包括多個位單元，每一個單元通常包括通過由字線選通的存取電晶體來可通信地耦接到位線的存儲電容器。也可以包括未示出的其它典型的DRAM部件和特徵(例如，行和列選擇電路、感測電路、功率選擇電路等等)。可以使用各種程度的集成，並且請求保護的本發明並不意在局限於任何特定的單元配置或整體設備配置。在一些示例實施例中，在形成襯底電路時使用標準金屬氧化物半導體(MOS)處理，儘管可以使用任何期望的工藝技術。在更加通常的意義上，可以如一般完成的來實現襯底，並且這裡可以使用任何數量的適當襯底類型和材料。襯底可以例如是塊狀半導體晶圓(例如，塊狀矽、鍺、砷化鎵或其它II1-V型材料等等)或者絕緣體上配置(例如，絕緣體上娃、絕緣體上鍺、絕緣體上矽鍺、絕緣體上磷化銦等等)。襯底可以是P型、η型、中性型、高或低電阻率、切餘板或非切餘板等等。襯底可以具有通過從坯料切下襯底而製備的鄰接表面，其中襯底以例如2°和8°之間的角度被切下(例如4°切餘矽)。然而注意到，襯底不需要具有任何這樣的特定特徵，並且DRAM設備可以使用各種襯底實現。襯底厚度可以改變，並且在一些實施例中例如在IOOnm到數千納米的範圍中。在一些情況中，在形成互連結構和應用諸如蝕刻停止、鈍化層、層間電介質(ILD)、覆蓋層等等的保護層之後，可以隨後使襯底薄化或移除(例如通過後側拋光或其它適當的薄化/移除工藝)。
[0026]這一示例實施例包括位於襯底的頂部上的四個疊層互連層，每一層包括各種金屬線(Ml、Ml』、M2、M2』、M3和M4)以及形成在層間電介質(ILD)材料內的相對應的通孔(V0、VO』、Vl、VI』、V2和V3)。如前面解釋的，注意到，所示出的布局並不意在暗示任何特定的特徵間隔或密度。更確切地，這一布局僅是任意示例，並且任何數量的其它布局設計能夠受益於本發明的實施例，其中DRAM電容器形成在電容器溝槽中以及下層的互連特徵空間中，電容器將以其它方式落在該下層的互連特徵空間上。每一層被有效地隔離或者以其它方式通過蝕刻停止層被與相鄰的層劃界。此外，這一示例實施例的每一個金屬線和通孔配置有阻擋層。注意到，其中M3』/V2和M4』/V3』所位於的位置未被圖案化，並且能夠用於單元電容器，如將依次討論的。其它實施例可以包括更少或更多這樣的層。
[0027]如可以在橫截面側視圖中進一步看到的，這一示例配置的每一個金屬線和通孔被實現為在相對應的介電層(ILD)中製造的雙鑲嵌結構。其它實施例可以使用其它互連結構(例如，單鑲嵌或其它適當的金屬互連通路，其中可以提供互連金屬)。如一般完成的，雙鑲嵌溝槽可以例如使用標準光刻法在介電層中形成，該標準光刻法包括跟隨有拋光、清潔等等的通孔和溝槽圖案化和隨後的蝕刻工藝。可以例如使用溼法和/或幹法蝕刻技術來執行該圖案化和蝕刻工藝。取決於應用，溝槽和通孔尺寸可以改變。在一種示例情況中，上溝槽開口為大約IOnm到IOOnm(例如，20到50nm)，而下通孔開口為大約5nm到50nm(例如10到25nm)，並且整個結構具有在大約10:1到1.25:1 (例如5:1)的範圍內的孔徑比。然而將認識到，鑲嵌溝槽的尺寸和孔徑比將從一個實施例到下一個實施例改變，並且請求保護的本發明並不意在局限於任何特定範圍的尺寸或任何特定的溝槽配置。在更通常的意義上，注意到，鑲嵌溝槽或 者其它金屬互連通路典型地具有表示溝槽/通路的側壁以及任何頂壁和底壁的橫截面剖面。在一個這樣的示例實施例中，溝槽/通路可以包括僅位於縱向(垂直)平面中的側壁，但是其它實施例可以包括位於縱向(垂直)平面、橫向(水平)平面和/或成角度的平面(在水平和垂直平面之間的任何平面)的任何組合中的側壁。例如，如圖1所示的示例雙鑲嵌溝槽具有位於垂直和水平平面中的側壁(除了位於溝槽的頂壁和底壁中)，假定相關聯的金屬線(或者接合焊盤)比下層的通孔寬。可以使用任何數量的其它金屬互連溝槽/通路配置，其中溝槽/通路剖面的至少一個壁(例如，如在橫截面中看到的)例示了交叉的平面。在另一示例情況中，金屬互連通路橫截面例示了具有第一橫向寬度和比第一橫向寬度小的第二橫向寬度的剖面，而在另一示例情況中，金屬互連通路橫截面例示了具有從頂部到底部基本上一致的橫向寬度的剖面。
[0028]介電層(ILD)可以包括通常在集成電路應用中使用的任何數量的常規介電材料，例如氧化物(例如，二氧化矽、摻碳氧化物)、氮化矽或有機聚合物(例如，八氟環丁烷或聚四氟乙烯)、氟矽酸鹽玻璃和有機矽酸鹽(例如，倍半矽氧烷、矽氧烷或有機矽酸鹽玻璃)。取決於期望的隔離，介電材料可以是低k或高k的，並且可以包括孔或其它孔隙以便進一步減小其介電常數。儘管在每一層中僅示出了一個或兩個溝槽/通孔結構，但是介電層可以包括任何數量的這樣的結構。介電層厚度可以改變，並且在一些示例實施例中在50nm到5000nm的範圍中。在一些實施例中，一個介電層可以具有一個厚度，並且相鄰介電層可以具有另一厚度。同樣，在一些實施例中，每一個ILD層使用相同的介電材料實現，但是在其它實施例中，ILD層中的至少一些使用不同的介電材料實現。根據本公開，許多ILD配置和尺寸將是明顯的，並且請求保護的本發明並不意在局限於任何特定的配置和尺寸。如根據本公開將認識到的，在一些情況中，每一個ILD層可以具有在其中由相同的金屬材料形成的金屬互連結構，並且在其它情況中，ILD層中的至少一些可以包括不同的互連金屬材料，其中互連金屬材料從一層到另一層和/或在相同的層內是不同的。
[0029]圖1進一步說明了根據本發明實施例在每一個通孔/溝槽凹處上的阻擋層的沉積。阻擋層可以例如是使用化學氣相沉積(CVD)或ALD或者其它適當的沉積技術沉積的鉭(Ta)、氮化鉭(TaN)Ji (Ti)、氮化鈦(TiN)或其組合以便提供連續和共形阻擋層。阻擋層的厚度可以改變，並且在一些這樣的實施例中在Inm到IOnm(例如3到6nm)的範圍中。在更通常的意義上，可以使用足以防止互連金屬或種子金屬擴散到ILD中的任何阻擋層厚度。在又一些其它實施例中，不使用阻擋層，例如在其中互連金屬將不擴散到ILD中或者以其它方式不利地影響ILD的情況中。
[0030]關於互連結構可以實現任何數量的變化。例如，在一些實施例中，可以接著使用CVD或ALD (或者其它適當的沉積技術)在阻擋層上方沉積襯墊，並且該襯墊可以例如是釕(Ru)、鈷(Co)、鎳(Ni)或種子層摻雜劑將不與之混合成合金或做出反應的其它材料。在一些這樣的示例情況中，使用ALD來沉積襯墊以便提供在Inm到5nm(例如2到3nm)範圍內的連續和共形襯墊。在這樣的示例情況中，相對於常規PVD處理，襯墊可以用於提供相對薄的連續和共形層，並且是高度貴重的，並且因此限制下層的阻擋層的氧化。在一些這樣的情況中，可以提供與襯墊相容(非合金化、非反應性)的摻雜劑以便使種子層混合成合金，並且允許在種子層的頂部處的蝕刻停止(或其它保護層)界面處的摻雜劑分離。注意到，可以在相同的工具中 沉積阻擋層和襯墊層而沒有空氣洩漏。進一步注意到，其它實施例可以不具有阻擋層，因為阻擋層功能可以被集成到互連結構的其它部件中，例如在襯墊或者種子層本身內。例如，如果提供銅-錳(Cu-Mn)合金化的種子層，則可以消除阻擋層。這是因為Cu-Mn合金層可以有效地提供阻擋功能。
[0031]圖2說明了根據本發明實施例在電容器圖案化之後的圖1的疊層DRAM設備，電容器圖案化最初落在金屬接合焊盤上。這一初始電容器溝槽可以例如使用標準光刻法形成在一個或多個介電層中，該標準光刻法包括跟隨有任何期望的拋光、清潔等等的溝槽圖案化和隨後的蝕刻工藝。可以例如使用能夠移除蝕刻停止和ILD材料的溼法和/或幹法蝕刻技術來執行蝕刻工藝。如將認識到的，取決於諸如期望的電容的因素，初始電容器溝槽的尺寸和孔徑比可以變化。通常，期望的電容越大，溝槽就越深和/或越寬。溝槽可以是錐形的(如圖所示)或者不是錐形的，溝槽形狀通常獨立於所執行的蝕刻的類型。在一個具體的示例情況中，溝槽是錐形的，上溝槽開口為大約20nm到150nm(例如50到IOOnm)，並且下溝槽開口為大約IOnm到IOOnm(例如20到50nm)，並且該溝槽具有在大約20:1到1:1的範圍內(例如10:1)的孔徑比。請求保護的本發明並不意在局限於對於初始電容器溝槽的任何特定範圍的尺寸或任何特定的形狀配置。
[0032]圖3說明了根據本發明實施例在移除位於初始電容器溝槽下方的金屬接合焊盤和通孔之後圖2的疊層DRAM設備。如前面解釋的，用於實現接合焊盤、襯墊和通孔的典型互連金屬是銅。然而，如果期望，可以使用任何其它適當的互連金屬或合金。用於諸如銅的互連金屬的溼法蝕刻的典型解決方案使用沿著顆粒邊界和所暴露的表面不加區別地溶解金屬的酸或螯合劑。根據本發明實施例，使用溼法蝕刻工藝來移除銅或其它互連金屬，該溼法蝕刻工藝使用適合於僅移除互連金屬材料但是不移除ILD或者蝕刻停止材料的蝕刻劑。在一些這樣的實施例中，氧化劑可以結合蝕刻劑來使用，以便增強或以其它方式促進金屬蝕刻工藝。然而，在其它實施例中，可以使用利用蝕刻劑、氧化和螯合鈍化劑的組合的溼法蝕刻工藝來移除銅或其它互連金屬，蝕刻劑、氧化和螯合鈍化劑使用雜原子來粘合所蝕刻的銅，並且然後有效地形成金屬-有機鈍化層。這一鈍化層僅是反應機制的中間或臨時結果，並且當蝕刻繼續進行時，這一層被衝洗掉到溶液中。它有效地減慢或抑制足夠的蝕刻速率以使蝕刻均勻並且將溶解的銅保持在溶液中。
[0033]在一些這樣的實施例中，蝕刻劑可以例如是單、雙或三羧酸或其衍生物。檸檬酸是用於選擇性地移除銅的適當蝕刻劑的一個具體示例。諸如過氧化氫或任何其它氧化劑的可選的氧化劑可以用於使銅氧化，這使蝕刻劑變得更加容易移除銅。例如，不使用氧化劑的金屬銅的蝕刻比使用氧化劑慢幾個數量級，取決於所選擇的蝕刻劑和反應條件。在一些這樣的具體情況中，氧化劑可以使銅氧化到a+Ι並且然後氧化到a+2氧化狀態，取決於諸如溫度和氧化時段的持續時間的條件。
[0034]諸如1，2，3-苯並三唑的可選的螯合鈍化劑(或抑制劑)可以用於使用雜原子來粘合任何轉移的殘餘銅，並且接著形成金屬-有機鈍化層，如前面解釋的。在更通常的意義上，可以使用包含能夠形成鈍化聚合網絡的製劑的任何雜原子。在一種這樣的示例情況中，使用1，2，3-苯並三唑的銅的粘合在+2氧化狀態中發生，但是取決於選擇什麼抑制劑並且如根據本公開將認識到的 ，它甚至可以在+1氧化狀態中進行粘合併且防止氧化或將氧化進一步減慢到+2狀態。臨時或中間聚合物層由銅-抑制劑絡合物的重複單元形成。注意到，並不預期位於下層的阻擋層上的銅-抑制劑鈍化層。例如並且根據一些實施例，在存在氧化劑時，鉭阻擋層將可能形成相當惰性的保護氧化物層(即，銅-抑制劑鈍化層將不被粘合或者以其它方式粘附到氧化物)。儘管在本質上短暫，但是這樣的中間金屬-有機鈍化層的形成將例如取決於抑制劑的百分比構成、溶解的銅(或者其它互連金屬)的量和蝕刻溫度。在一種具體的示例情況中，因而產生的金屬-有機鈍化在蝕刻工藝期間具有在Inm到15nm的範圍內的厚度。
[0035]在操作中並且根據一個示例實施例，產生包含蝕刻劑、氧化劑、抑制劑和溶劑(例如水、碳酸丙烯、二氯甲烷、乙二醇醚等等或者其組合可以用作溶劑)的溶液。如將認識到的，混合的順序取決於不同成分的相容性。例如，混合順序非常取決於選擇什麼蝕刻劑、氧化劑和抑制劑組合以及什麼將提供最大蝕刻速率，在晶圓上具有中心到邊緣均勻性。例如，諸如1，2，3-苯並三唑的抑制劑典型地為固體形式，並且如果僅與氧化劑混合則可以不溶解(或分解)。因而，在一個具體的示例情況中，檸檬酸蝕刻劑首先在水的溶劑中稀釋(這防止沉澱)；然後將1，2，3-苯並三唑添加到稀釋溶液，後面是過氧化氫的添加。在一些這樣的示例實施例中，可以在大約20°C到30°C (例如24°C、+/-2°C )的溫度下製備溶液，並且該溶液包含少於50ppm的抑制劑、按體積0.01%到1.0 %的氧化劑(例如0.075vol% )、按體積3%到20%的蝕刻劑(例如5vol% )和按體積30%到95%的溶劑。可以在晶圓例如以每分鐘50到1000轉數(例如400RPM)旋轉時將因而產生的溶液或混合物濺射到或以其它方式應用到該晶圓。隨著晶圓旋轉，所濺射的溶液溶解銅，該銅保持以離子形式溶解在溶液中。旋轉速度可以用於通過控制晶圓上液體的速度來影響蝕刻速率。通常，速度越慢，蝕刻速率就越慢。旋轉蝕刻時間可以改變，並且在一些示例實施例中在從60秒到600秒的範圍內，取決於需要移除多少銅(或者其它互連金屬)。
[0036]圖4說明了根據本發明實施例在電容器的底部電極的沉積之後圖3的疊層DRAM設備，並且圖5說明了在電容器的高k電介質和頂部電極的沉積之後圖4的疊層DRAM設備。在一些實施例中，電容器架構通常包括金屬-絕緣體-金屬(MIM)電容器配置，儘管根據本發明實施例可以使用任何適當的導體-絕緣體配置。
[0037]電容器的絕緣體典型地使用高k電介質實現(以便在按比例減小電容器面積時減小電容損失)，但是在更通常的意義上，可以使用適合於給定應用的任何介電材料(包括諸如二氧化矽和氮化矽的介電材料)。高k柵極介電材料的示例例如包括氧化鉿、氧化鉿矽、氧化鑭、氧化鑭招、氧化錯、氧化錯娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅。在一些實施例中，可以對高k介電層執行額外的處理,例如退火工藝，以便改善高k材料的質量。
[0038]可以例如使用任何合適的含有金屬或者矽的層來實現頂部和底部電極。在一些示例實施例中，頂部和/或底部電極可以包括鋁、碳、鉻、鈷、鉿、銥、鑰、鈮、鉬、釕、多晶矽、鉭、鈦、鎢、釩、鋯和其組合和/或氮化物或氧化物(例如氧化銥、氧化釕、碳化鉭、碳化鉭鋁、氮化鉭、氮化鉭鋁、碳化鈦、氮化鈦、氮化鈦鋁和氮化鎢，僅舉幾個例子)。此外並且根據一些實施例，注意到，頂部和底部電極中的一個或兩個可以是層壓結構或者以其它方式由多個層形成(具有相同或不同的材料)。進一步注意到，底部電極材料和/或配置可以不同於頂部電極材料和/或配置。可以根據本發明實施例使用任何數量的常規或定製電極配置，如將認識到的。
[0039]可以例如使用ALD或能夠提供與電容器溝槽壁相符或以其它方式將電容器溝槽壁覆蓋到期望厚度的其它適當的沉積工藝來形成頂部和底部電極以及介電材料層。在一些具體的示例實施例中，電容器的電極和介電層中的每一個可以在大約到大約200又(例
如丨λ到50又)厚度之間。通常，電容器層的厚度應該足以使電容器的底部和頂部電極電隔離，以便允許期望的電容器效應。
[0040]圖6說明了根據本發明實施例在觸點形成和層間電介質的沉積之後的圖5的疊層DRAM設備。可以例如使用常規或定製處理來實現觸點金屬和ILD，這些處理可以包括光刻法(例如掩模化/圖案化等等)、CVD、ALD和化學機械平坦化(CMP)或拋光。如將認識到的，可以例如關於觸點之間的間隔和觸點到下層的目標金屬線或沉積的耦合來使用各種布局配置實現實際觸點。簡而言之，布局將取決於應用的特定性和期望的設備結構。在這一示例情況中，電容器觸點可以耦合到地，並且在Μ4層的表面處提供位線觸點。在其它實施例中，可以在不同的層上提供觸點。
[0041]觸點可以由例如與互連線和通孔相同的材料製成，儘管它們不需要是相同的，如將認識到的。在一個具體的示例實施例中，觸點和互連線中的每一個、接合焊盤和通孔都使用銅來實現。也可以使用其它適當的互連金屬(例如鋁、金、銀、鈦、鎢或其組合)。簡而言之，提供期望導電性的任何包含金屬的材料(不管是元素還是合金)都可以用於實現觸點。
[0042]圖7說明了根據本發明實施例配置有多個觸點和/或疊層的疊層DRAM設備。如能夠看到的，可以使用任何數量的疊層，並且電容器可以在那些層的任意一個或多個中實現。進一步注意到，可以在互連疊層的中間中的一個或多個層中實現電容器，以使得額外的互連層實現在電容器層的上方和/或下方。給定特定的集成電路布局設計，根據期望，可以實現諸如接觸層、擴散阻擋層和/或鈍化層的各種其它層。
[0043]示例系統
[0044]圖8說明了根據本發明實施例配置的計算系統1000。如能夠看到的，計算設備1000容納母板1002。母板1002可以包括多個部件，包括但不局限於處理器1004和至少一個通信晶片1006，其中的每一個處理器和通信晶片可以物理地和電氣地耦合到母板1002或者以其它方式集成在其中。如將認識到的，母板1002可以例如是任何印刷電路板，不管是主板或者安裝在主板上的子板或者僅設備1000的板等等。取決於其應用，計算設備1000可以包括一個或多個其它部件，該一個或多個其它部件可以或者不可以物理地和電氣地耦合到母板1002。這些其它部件可以包括但不局限於易失性存儲器(例如DRAM)、非易失性存儲器(例如ROM)、圖形處理器、數位訊號處理器、密碼處理器、晶片集、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)設備、羅盤、加速度計、陀螺儀、揚聲器、相機和海量存儲設備(例如，硬碟驅動、壓縮盤(CD)、數字通用盤(DVD)等等)。包括在計算設備1000中的任何部件可以包括本文描述的一個或多個存儲器結構。在一些實施例中，多種功能可以集成到一個或多個晶片中(例如，注意到，通信晶片1006可以是處理器1004的一部分或者以其它方式集成到處理器1004中)。
[0045]通信晶片1006實現用於數據往返計算設備1000的傳輸的無線通信。術語「無線」及其派生詞可以用於描述可以經過使用經過非固態介質的經調製電磁輻射來通信數據的電路、設備、系統、方法、技術、通信信道等等。該術語並不暗示相關聯的設備不包含任何電線，儘管在一些 實施例中它們可以不包含電線。通信晶片1006可以實現多種無線標準或協議中的任意一種，包括但不局限於W1-Fi (IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其派生物以及被指定為3G、4G、5G和更高代的任何其它無線協議。計算設備1000可以包括多個通信晶片1006。例如，第一通信晶片1006可以專用於諸如W1-Fi和藍牙的較短距離無線通信，而第二通信晶片1006可以專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE, Ev-DO等等的較長距離無線通信。
[0046]計算設備1000的處理器1004包括封裝在處理器1004內的集成電路裸片。在本發明的一些實施例中，處理器1004的集成電路裸片包括板上非易失性和/或易失性存儲器或高速緩存，和/或以其它方式可通信地耦合到利用本文描述的一個或多個存儲器結構實現的片外存儲器。術語「處理器」可以指代處理例如來自寄存器和/或存儲器的電子數據以便將該電子數據轉換為可以存儲在寄存器和/或存儲器中的其它電子數據的任何設備或者設備的一部分。
[0047]通信晶片1006還可以包括封裝在通信晶片1006內的集成電路裸片。根據一些這樣的示例實施例，通信晶片的集成電路裸片包括利用本文描述的一個或多個存儲器結構實現的一個或多個設備。如根據本公開將認識到的，注意到，可以將多標準無線能力直接集成到處理器1004中(例如其中將任何晶片1006的功能集成到處理器1004中，而不是具有單獨的通信晶片)。進一步注意到，處理器1004可以是具有這樣的無線能力的晶片集。簡而言之，可以使用任何數量的處理器1004和/或通信晶片1006。同樣，任意一個晶片或晶片集可以具有集成在其中的多個功能。
[0048]在各種實現中，計算設備1000可以是膝上型計算機、上網本計算機、筆記本計算機、智慧型電話、平板計算機、個人數字助理(PDA)、超移動PC、行動電話、桌上型計算機、伺服器、印表機、掃描儀、監視器、機頂盒、娛樂控制單元、數位相機、可攜式音樂播放器或數字視頻記錄器。在進一步的實現中，設備1000可以是處理數據或使用嵌入式DRAM的任何其它電子設備。
[0049] 根據本公開，許多實施例將是明顯的，並且本文描述的特徵可以在任何數量的配置中組合。本發明的一個示例實施例提供集成電路設備。該設備包括具有動態隨機存取存儲器(DRAM)位單元電路的至少一部分的襯底、位於所述襯底上並且包括一個或多個包含金屬的互連特徵的互連層、以及至少部分地位於所述互連層中並且佔據包含金屬的互連特徵從其中被移除的空間的電容器。在一種這樣的示例情況中，包含金屬的互連特徵從其中被移除的空間包括擴散阻擋層(例如鉭或其它適當的擴散阻擋材料)，電容器的至少一部分形成在該擴散阻擋層上。在另一種示例情況中，互連層是互連層的疊層中的許多層之一，並且該疊層中的兩個或更多層包括將該層電連接到疊層中的其它層的一個或多個包含金屬的互連特徵。在另一種示例情況中，電容器至少部分地位於疊層的兩個或更多個連續層中。在另一種示例情況中，包含金屬的互連特徵從其中被移除的空間至少部分地位於該疊層的兩個或更多個連續層的底部中。在另一種示例情況中，互連層進一步包括介電材料，其中一個或多個包含金屬的互連特徵存在於該介電材料中。在另一種示例情況中，電容器配置為金屬_絕緣體-金屬(MIM)電容器。在另一種不例情況中，電容器包括電稱合到DRAM位單元電路的電晶體的底部電極、電介質和頂部電極。在另一種示例情況中，電介質包括高k電介質(例如以具有比二氧化矽的介電常數大的介電常數的那些電介質為例)。在另一種示例情況中，DRAM位單元電路包括多個DRAM位單元，每一個單元具有存取電晶體和至少部分地佔據包含金屬的互連特徵從其中被移除的空間的電容器。在另一種示例情況中，包含金屬的互連特徵中的至少一個包括金屬接合焊盤、金屬線、通孔或其組合(例如，雙鑲嵌溝槽結構)。在另一種示例情況中，包含金屬的互連特徵包括銅(或其它適當的互連金屬)。在另一種示例情況中，所述設備是處理器。在另一種示例情況中，所述設備是通信設備或計算設備。
[0050]本發明的另一實施例提供一種集成電路設備，其在這一示例情況中包括具有DRAM位單元電路的至少一部分的襯底、位於該襯底上的互連層的疊層、以及至少部分地位於該疊層的一個或多個層中並且佔據雙鑲嵌溝槽的電容器。互連層中的每一個包括介電材料，並且互連層中的兩個或者更多個包括將該層電耦合到疊層中的其它層的一個或多個包含銅的互連特徵。電容器包括電耦合到DRAM位單元電路的電晶體的底部電極、電介質和頂部電極。在一種不例情況中，雙鑲嵌溝槽包括擴散阻擋層，電容器的至少一部分形成在該擴散阻擋層上。在另一種示例情況中，DRAM位單元電路包括多個DRAM位單元,每一個單元具有存取電晶體和至少部分地佔據鑲嵌溝槽的空間的電容器。在另一種示例情況中，包含金屬的互連特徵中的至少一個包括金屬接合焊盤、金屬線、通孔和/或其組合。例如，包含金屬的互連特徵中的一些可以是單鑲嵌溝槽結構(例如以僅銅接合焊盤或通孔為例)，並且包含金屬的互連特徵中的一些可以是雙鑲嵌溝槽結構(例如以銅接合焊盤和通孔為例)。
[0051]本發明的另一實施例提供一種系統，其包括處理器集成電路以及通信集成電路和/或顯示器中的至少一個。處理器集成電路包括具有DRAM位單元電路的至少一部分的襯底、位於該襯底上並且包括一個或多個包含金屬的互連特徵的互連層、以及至少部分地位於該互連層中並且佔據包含金屬的互連特徵從其中被移除的空間的電容器。在一個這樣的實施例中，包含金屬的互連特徵從其中被移除的空間包括擴散阻擋層，電容器的至少一部分形成在該擴散阻擋層上。在另一個這樣的實施例中，互連層是互連層的疊層中的許多層之一，並且疊層中的兩個或更多層包括將該層電連接到疊層中的其它層的一個或多個包含金屬的互連特徵。在另一個這樣的實施例中，電容器至少部分地位於該疊層的兩個或更多個連續層中。在另一個這樣的實施例中，電容器包括電耦合到DRAM位單元電路的電晶體的底部電極、電介質和頂部電極。在另一種這樣的實施例中，DRAM位單元電路包括多個DRAM位單元，每一個單元具有存取電晶體和至少部分地佔據包含金屬的互連特徵從其中被移除的空間的電容器。
[0052]本發明的另一實施例提供一種集成電路設備。在這一示例情況中，該設備包括具有DRAM位單元電路的至少一部分的襯底。該設備進一步包括位於該襯底上並且包括一個或多個包含金屬的互連特徵的互連層，每一個包含金屬的互連特徵通過擴散阻擋層與該互連層的介電材料分離。該設備進一步包括至少部分地位於該互連層中並且包括底部電極、電介質和頂部電極的電容器，其中該底部電極至少部分地位於該互連層的擴散阻擋層上。在一種這樣的情況中，擴散阻擋層包括鉭。在另一種這樣的情況中，互連層是該互連層的疊層中的許多層之一，並且疊層中的兩個或更多個層包括將該層電連接到疊層中的其它層的一個或多個包含金屬的互連特徵，並且該電容器至少部分地位於該疊層的兩個或更多個連續層中。在另一種這樣的情況中，底部電極電耦合到DRAM位單元電路的電晶體，並且該設備是處理器(例如，中央處理單元、微處理器或配置有eDRAM的計算設備)或通信設備。 [0053]本發明的另一實施例提供一種集成電路設備。在這一示例情況中，該設備包括具有DRAM位單元電路的至少一部分的襯底、位於該襯底上並且包括位於互連通路中的一個或多個包含金屬的互連特徵的互連層、以及至少部分地位於該金屬互連通路中的電容器。在一種這樣的情況中，該電容器至少部分地位於電容器溝槽中並且位於金屬互連通路中。在另一種這樣的情況中，該電容器包括底部電極、電介質和頂部電極，其中底部電極至少部分地位於金屬互連通路的擴散阻擋上。如根據本公開將認識到的，電容器溝槽不同於金屬互連通路，因為電容器溝槽而非金屬互連特徵專門提供用於電容器。相較而言，金屬互連通路能夠提供用於一個或多個金屬互連特徵。因而並且根據一些這樣的實施例，電容器佔據包含金屬的互連特徵從其中被移除的空間。
[0054]出於說明和描述的目的提出了本發明示例實施例的前述描述。它並不意在是排它性的或者將本發明局限於所公開的精確形式。根據本公開，許多修改和變化是可能的。本發明的範圍意在不由這一詳細描述進行限制而是更確切地由所附權利要求進行限制。
【權利要求】
1.一種集成電路設備，包括: 襯底，具有動態隨機存取存儲器(DRAM)位單元電路的至少一部分； 互連層，位於所述襯底上並且包括一個或多個包含金屬的互連特徵；以及電容器，至少部分地位於所述互連層中並且佔據包含金屬的互連特徵從其中被移除的空間。
2.如權利要求1所述的設備，其中，包含金屬的互連特徵從其中被移除的所述空間包括擴散阻擋層，所述電容器的至少一部分形成在所述擴散阻擋層上。
3.如權利要求2所述的設備，其中，所述擴散阻擋層包括鉭。
4.如前述權利要求中的任意一項所述的設備，其中，所述互連層是互連層的疊層中的許多層之一，並且所述疊層中的所述層中的兩個或更多個包括將所述層電連接到所述疊層中的其它層的一個或多個包含金屬的互連特徵。
5.如權利要求4所述的設備，其中，所述電容器至少部分地位於所述疊層的兩個或更多個連續層中。
6.如權利要求5所述的設備，其中，包含金屬的互連特徵從其中被移除的所述空間至少部分地位於所述疊層的所述兩個或更多個連續層的底部中。
7.如前述權利要求中的任意一項所述的設備，其中，所述互連層進一步包括介電材料，所述一個或多個包含金屬 的互連特徵存在於所述介電材料中。
8.如前述權利要求中的任意一項所述的設備，其中，所述電容器配置為金屬-絕緣體-金屬(MIM)電容器。
9.如前述權利要求中的任意一項所述的設備，其中，所述電容器包括電耦合到所述DRAM位單元電路的電晶體的底部電極、電介質和頂部電極。
10.如權利要求9所述的設備，其中，所述電介質包括具有比二氧化矽的介電常數大的介電常數的高k電介質。
11.如前述權利要求中的任意一項所述的設備，其中，所述DRAM位單元電路包括多個DRAM位單元，每一個單元具有存取電晶體和至少部分地佔據包含金屬的互連特徵從其中被移除的空間的電容器。
12.如前述權利要求中的任意一項所述的設備，其中，所述包含金屬的互連特徵中的至少一個包括金屬接合焊盤、金屬線、通孔或其組合。
13.如前述權利要求中的任意一項所述的設備，其中，所述包含金屬的互連特徵包括銅。
14.如前述權利要求中的任意一項所述的設備，其中，所述設備是處理器。
15.如前述權利要求中的任意一項所述的設備，其中，所述設備是通信設備或計算設備。
16.—種集成電路設備,包括: 襯底，具有動態隨機存取存儲器(DRAM)位單元電路的至少一部分； 位於所述襯底上的互連層的疊層，其中，所述互連層中的每一個包括介電材料，並且所述互連層中的兩個或者更多個包括將所述層電耦合到所述疊層中的其它層的一個或多個包含銅的互連特徵；以及 電容器，至少部分地位於所述疊層的一個或多個層中並且佔據雙鑲嵌溝槽，其中，所述電容器包括電耦合到所述DRAM位單元電路的電晶體的底部電極、電介質和頂部電極。
17.如權利要求16所述的設備，其中，所述雙鑲嵌溝槽包括擴散阻擋層，所述電容器的至少一部分形成在所述擴散阻擋層上。
18.如權利要求16或17所述的設備，其中，所述DRAM位單元電路包括多個DRAM位單元，每一個單元具有存取電晶體和至少部分地佔據鑲嵌溝槽的電容器。
19.如權利要求16到18中的任意一項所述的設備，其中，所述包含金屬的互連特徵中的至少一個包括金屬接合焊盤、金屬線、通孔和/或其組合。
20.—種系統,包括: 處理器集成電路，包括: 襯底，具有動態隨機存取存儲器(DRAM)位單元電路的至少一部分； 互連層，位於所述襯底上並且包括一個或多個包含金屬的互連特徵；以及 電容器，至少部分地位於所述互連層中並且佔據包含金屬的互連特徵從其中被移除的空間；以及 通信集成電路和/或顯示器中的至少一個。
21.如權利要求20所述的系統，其中，包含金屬的互連特徵從其中被移除的所述空間包括擴散阻擋層，所述電容器的至少一部分形成在所述擴散阻擋層上。
22.如權利要求20或21所述的系統，其中，所述互連層是互連層的疊層中的許多層之一，並且所述疊層中的所述層中的兩個或者更多個包括將所述層電連接到所述疊層中的其它層的一個或多個包含金屬的互連特徵。
23.如權利要求22所述的系統，其中，所述電容器至少部分地位於所述疊層的兩個或更多個連續層中。
24.如權利要求20到23中的任意一項所述的系統，其中，所述電容器包括電耦合到所述DRAM位單元電路的電晶體的底部電極、電介質和頂部電極。
25.如權利要求20到24中的任意一項所述的系統，其中，所述DRAM位單元電路包括多個DRAM位單元，每一個單元具有存取電晶體和至少部分地佔據包含金屬的互連特徵從其中被移除的空間的電容器。
26.—種集成電路設備,包括: 襯底，具有動態隨機存取存儲器(DRAM)位單元電路的至少一部分； 互連層，位於所述襯底上並且包括一個或多個包含金屬的互連特徵，每一個包含金屬的互連特徵通過擴散阻擋層與所述互連層的介電材料分離；以及 電容器，至少部分地位於所述互連層中並且包括底部電極、電介質和頂部電極，其中，所述底部電極至少部分地位於所述互連層的擴散阻擋層上。
27.如權利要求26所述的設備，其中，所述擴散阻擋層包括鉭。
28.如權利要求26或27所述的設備，其中，所述互連層是互連層的疊層中的許多層之一，並且所述疊層中的所述層中的兩個或者更多個包括將所述層電連接到所述疊層中的其它層的一個或多個包含金屬的互連特徵，並且所述電容器至少部分地位於所述疊層的兩個或更多個連續層中。
29.如權利要求26到28中的任意一項所述的設備，其中，所述底部電極電耦合到所述DRAM位單元電路的電晶體，並且所述設備是處理器或通信設備。
30.一種集成電路設備，包括: 襯底，具有動態隨機存取存儲器(DRAM)位單元電路的至少一部分； 互連層，位於所述襯底上並且包括位於互連通路中的一個或多個包含金屬的互連特徵；以及 電容器，至少部分地位於所述金屬互連通路中。
31.如權利要求30所述的設備，其中，所述電容器至少部分地位於電容器溝槽中並且位於所述金屬互連通路中。
32.如權利要求30到31中的任意一項所述的設備，其中，所述電容器包括底部電極、電介質和頂部電極，其中 ，所述底部電極至少部分地位於所述金屬互連通路的擴散阻擋層上。
【文檔編號】H01L27/108GK104025294SQ201180074584
【公開日】2014年9月3日 申請日期:2011年10月7日 優先權日:2011年10月7日
【發明者】N·林德特, J·M·施泰格瓦爾德, K·J·辛格 申請人:英特爾公司