存儲器測試的製作方法
2023-06-14 21:41:16 1
專利名稱：存儲器測試的製作方法
技術領域：
本發明涉及數據處理系統的領域。更準確地說，本發明涉及測試數 據處理系統中的存儲器以檢測存儲器故障的領域。
背景技術：
已知要提供包括了具有自測試機制(有時稱為內置自測試BIST， built-in self-test)的存儲器的數據處理系統，以便在存儲器電路已 經製造出來之後它們可以進行自測試或一 系列自測試以確定是否存在 存儲器故障，如果存在的話意味著該電路要被丟棄。重要的是存儲器電 路應該高度可靠並且出故障的電路應該被有效地識別出來。隨著存儲器 大小的增長，存儲器所佔印模的比例也在增長，此外，存儲器中的高晶 體管密度意味著這些存儲器的故障密度正在變得越來越大。
解決這種問題的一種已知技術是提供具有存儲器內置自測試 (BIST)控制器的集成電路。簡單來說，存儲器BIST控制器是能夠在 內嵌的存儲器上直接執行已被證實的算法結構驗證測試集的片上工 具。這些測試涉及對存儲器中的不同地址的一系列的寫和讀。由BIST 控制器定義的種子數據被寫入到每個存儲器地址然後再從中讀出。每次 讀都被和期望的讀取數據進行比較。這些測試能夠以設計的全操作頻率 執行以證明存儲器操作並識別由矽缺陷產生的故障。
可以在製造時以及晶片被實際布置並執行它的設計功能時使用存 儲器BIST。在後一情況中，存儲器BIST被以常規間隔(如一秒鐘一次) 激活以確保存儲器中沒有發生任何錯誤。例如，ABS系統將有規律地自 檢查包括存儲器在內的晶片的行為。這可以用自檢查代碼或使用存儲器 BIST來完成。與測試中的存儲器相連的處理器在測試期間將不能訪問該 存儲器，因而將停止執行。因此重要的是快速有效地完成測試以將處理 器被停止的時間降至最短。重要的還有，在沒有故障時，在測試之前和 之後存儲器內容一致。
已經開發出了透明的存儲器BIST算法解決這個問題，它們用存儲 器中存儲的數據作為種子數據進行它們的測試。這樣避免了在測試開始時將這些數據保存在另一存儲器中然後在測試結束後再將它們恢復回 來。因而能夠更快地完成測試。但是，儘管能夠更快地完成這些測試， 處理器在測試期間仍然不能處理任何接收到的中斷而且必須等待測試 完成。在實時系統中這是一個嚴重的問題，因為實時系統中中斷延遲是 一個關鍵的需求。
在這一點上，典型的透明BIST算法將在測試期間存取每個地址15 次，稱為15N。這樣帶來的最大中斷延遲是(RAM地址數量的)15倍， 而平均中斷延遲是它的一半。
諸如22N等更複雜的算法將有一個相應成比例的更長的最大和平均 中斷延遲。應該注意對於緩存數據RAM來說，N的典型值是512.
在Karpovsky和Yarmolik的"Transparent Memory BIST"( IEEE int Workshop Memory Tech Des. Test, ppl06-111, 1994 )中公開 了用於測試在線和離線嵌入式存儲器的透明循環算法，它在測試結束時 提供了對內容的恢復。
在專利申請GB02265023中公開了一種涉及狀態的存儲和恢復的已 知系統，它通常被用在斷電模式下，但也可以用在存儲器BIST中。
發明內容
本發明的第一方面提供了一種數據處理裝置，它包括至少一個存 儲器；能夠在數據上完成數據處理操作並且能夠存取所述至少一個存儲 器的處理邏輯；以及能夠在所述至少一個存儲器上完成透明算法測試過 程(testing routine)的存儲器測試邏輯，所述數據處理裝置阻止了 所述處理邏輯在所述存儲器測試邏輯正在進行所述測試過程時存取所 述至少一個存儲器；其中所述處理邏輯和所述存儲器測試邏輯能夠檢測 系統事件，所述存儲器測試邏輯在進行所述測試過程時能夠通過停止所 述測試過程並將所述至少 一個存儲器恢復到初始狀態而響應所述系統 事件的檢測，所述初始狀態是所述測試過程開始之前那一刻的狀態，而 所述數據處理裝置能夠允許所述處理邏輯存取所述至少一個存儲器。
存儲器測試邏輯的提供除了在存儲器上完成測試過程之外，還能夠 檢測並響應系統事件、減少測試存儲器的系統在處理中潛在的延遲來 源。提供的存儲器測試邏輯響應系統事件(如中斷)的檢測能夠停止測 試並恢復存儲器的狀態、減少處理邏輯被禁止訪問存儲器的時間、由此 減少系統事件發生和處理邏輯對其做出響應之間的時間。這是因為處理 邏輯能夠比它被禁止訪問存儲器直到存儲器測試完成的情況快得多地 對系統事件做出反應。
透明算法使用存儲器的初始數據獲取測試模式。透明測試算法確保 對每個地址最後的寫數據總是等於第一次讀出的值，因而不需將存儲器 的內容寫入另外的存儲設備就能在過程結束時將其恢復。因而，透明算
法一定不能破壞原始數據，而是以已知的方式操作原始數據，這樣如果 算法的操作已知，就能夠恢復原始數據。這個技術使用了透明測試算 法，所以在測試之前不需要將存儲器的內容保存到別的位置，在測試結 束時也不需要將其寫回存儲器，而如果使用不透明算法，則這兩個操作 都必須要做。
處理邏輯可以是很多種不同的情況，在有些實施例中它是一個處理 器，而在其它實施例中它是一個應用專有邏輯，即被硬布線以完成特定 任務的邏輯而不是響應指令的邏輯。
在有些實施例中，所述測試邏輯能夠在所述透明算法的執行期間檢 測到一個點並在這個點上停止所述透明算法的執行，在這個點上所述存 儲器處於所述初始狀態。
在透明算法的執行期間存儲器的初始狀態可能在執行中的某個點 上被恢復。這樣如果在這個點上停止測試邏輯，將不需要對存儲器的初 始狀態進行恢復。因而，如果能在這樣的點上停止測試邏輯而不是在檢 測到系統事件後馬上停止然後恢復狀態，會更好一些。
在有些實施例中，所述透明算法包括指示在所述算法中所述存儲器 將處於所述初始狀態時的點的指示符，所述存儲器測試邏輯能夠檢測出 所述指示符並響應所述檢測停止所述透明算法的執行。
也可以這樣設計所述透明算法，在其中插入一些指示符來表示在 所述算法中存儲器將處於它的初始狀態的地方。這樣，測試邏輯檢測到 這些指示符並從中知道如何在有效安全的位置停止測試過程。
在其它實施例中，所述測試邏輯響應對所述系統事件的檢測能夠檢 測所述存儲器測試邏輯處在執行所述測試過程中的什麼位置，並且確定 從這個點恢復所述存儲器的所述初始狀態的方式並按照確定出的方式 恢復所述存儲狀態。
可以更快更有效地馬上停止測試過程並恢復存儲器的初始狀態而
不是等待存儲器的初始狀態在測試過程中出現在某個位置。測試邏輯能
夠確定測試邏輯處於算法中的什麼位置並從中確定如何恢復存儲器的
初始狀態。
儘管可以用多種方式形成所述處理邏輯和存儲器，但在有些實施例 中它們是用集成電路形成的。
通常在和存儲器一起位於集成電路上的存儲器上需要進行存儲器 測試。在這種環境下，諸如中斷等系統事件由所述集成電路處理，因而 與位於這個集成電路上的兩個裝置(指處理器和存儲器)都有關。
在有些實施例中，所述存儲器測試邏輯包括存儲器內置的自測試控 制器。
存儲器內置自測試控制器通常用來在測試邏輯的運行期間測試存 儲器。因而，本發明的實施例所解決的缺陷中有很多都對這種自測試裝 置造成不利影響，因而這種系統尤其適用於本技術。
儘管存儲器內置自測試控制器可以被形成在集成電路之外，但它也 能夠被形成在集成電路上。根據特定設備的需求，可以選擇將存儲器
BIST置於擁有正在被測試的存儲器的集成電路之上或之外。
儘管系統事件可以包括多種事件，但它通常都包括中斷。中斷可能 因為用戶按下鍵盤、施加暫停、或者計時器經過預定點而發生。
在有些實施例中，所述處理邏輯和所述存儲器測試邏輯能夠相互並 行接收所述系統事件。
如果系統的配置使得存儲器測試邏輯與處理邏輯並行接收到系統 事件，這將使得測試過程被終止而存儲器被特別快速有效地恢復。
本發明的另一方面提供了測試數據處理裝置中的至少一個存儲器 的方法，所述數據處理裝置包括能夠存取所述至少一個處理器的處理邏 輯，所述方法包括下列步驟為測試所述至少一個存儲器而初始化透明 算法測試過程；在所述測試過程正在執行時禁止所述處理邏輯存取所述 至少一個存儲器；檢測系統事件；響應所述檢測到的系統事件停止所述 測試過程；將所述至少一個存儲器恢復到初始狀態，所述初始狀態是在 所述測試過程開始之前那一刻的狀態；並允許所述處理邏輯訪問所述至 少一個存儲器。
本發明的又一方面提供了當在數據處理器上運行時能夠控制該數 據處理器完成依照本發明的又一方面的方法的步驟的電腦程式產品。
'範實施例的詳細說明可以砂 目標、特性和優勢，要結合附圖閱讀這些說明。
圖1示意性地示出了根據本發明的一個實施例的數據處理裝置； 圖2示意性地示出了根據本發明的一個可選實施例的數據處理裝
置；
圖3示出了由本發明的一個實施例用作測試過程的透明行進算法； 圖4示出了一個流程圖，它展示了根據本發明的一個實施例的方法 的步驟。
具體實施例方式
圖1的數據處理裝置10包括中斷控制器20，它能夠接收外部中斷 並將它們中的至少一些轉發到處理器30和存儲器BIST控制器40.將會 認識到這樣的集成電路10通常包括很多更多的電路元件，但為了簡單 明了起見，將它們都從這張圖中省略了。
微處理器30通過鏈路50與存儲器BIST控制器40相連。這條鏈路 使微處理器能夠與存儲器BIST控制器40通信。因而，處理器30能夠 在它處於空閒狀態的某個時刻指令控制器40啟動它對內嵌的存儲器60 的測試。處理器30還能夠從存儲器BIST控制器40接收通信，這些通 信告訴處理器30存儲器BIST控制器是否已經完成了它的測試以及是否 有問題。處理器30還可以在等待BIST控制器40完成時對其輪詢。
中斷控制器20接收、處理中斷並將中斷發送到處理器30和存儲器 BIST控制器40.如果在存儲器BIST控制器40正在對內嵌的存儲器60 執行測試過程時接收到中斷，處理器30不能處理該中斷，因為在測試 過程期間不允許它訪問內嵌的存儲器60.但是，因為存儲器BIST控制 器40已經與處理器並行接收到了該中斷，它能夠立即終止測試過程並 恢復內嵌存儲器60的內容到它的初始內容以使處理器能夠繼續處理該 中斷。將中斷並行提供給存儲器BIST控制器40以及處理器使得存儲器 BIST控制器能夠立即響應這個中斷由此減少處理器接收到中斷和能夠 處理該中斷之間的延遲周期。
存儲器BIST控制器40恢復內嵌存儲器60的內容的方式將取決於 正在運行的測試過程或算法的類型。
應該注意到在這個實施例中，處理器30被示為微處理器，但它可 以是能夠處理中斷等系統事件的多種事物，如應用專用邏輯。
圖2示出了本發明的又一實施例。在這個實施例中有多個存儲器 62、 64和66，處理器30與之通信。它們中有一些遠離存儲器並由總線 70訪問。每個存儲器有相應的存儲器BIST控制器42、 44和46.每個存 儲器BIST控制器能夠接收由處理器30接收到的任意中斷。控制器42、 44和46還與處理器30相連，所以它們能夠與處理器通信並接收信息， 如何時啟動它們的測試過程等。這些存儲器BIST控制器可以位於與處 理器相同的集成電路上，或者遠離處理器。此外，這些存儲器可以位於 與處理器相同的集成電路上，或者位於片下(off chip)。
圖3示出了能夠由本發明的實施例完成的透明行進算法。
行進算法從第一個地址到最後一個地址或者相反地順序存取存儲 器中的每個地址。圖中的箭頭表示存取過程是從存儲器的頂部到底部還 是從底部到頂部。 一般的算法將多次順序存取存儲器中的所有地址，在 每個通路上執行不同的讀寫模式。由於存取的順序性，可以通過類似的 相逆的存取模式將存儲器恢復到它的初始狀態。行進算法通常在測試開 始時將存儲器的內容用作種子數據，還可以在每次寫時將這個數據反轉 以確保0和1都能被寫入每個地址並能夠從每個地址讀出。透明行進算 法總是使用存儲器的內容作為種子數據，因為它們本來就能夠恢復存儲 器的內容而不需要事先保存初始數據。因為存儲器的數據被用作初始數 據，所以易於恢復存儲器的狀態，但需要在執行算法之前和之後進行循 環冗餘校驗(CRC)以驗證數據的完整性。
在所示算法中rd涉及從存儲器讀取初始數據，而r/d涉及初始數 據的反相。同樣wd涉及將初始數據寫入存儲器，而w/d涉及初始數據 的反相。
透明行進算法(如所示)的本性意味著在任意給定時間下列操作之 一將在可能的最短時間內把存儲器的內容恢復到初始狀態 反轉正在由算法存取的當前地址之下的所有地址； 反轉正在由算法存取的當前地址之上的所有地址； 當存儲器有正確數據時結束。
關於最後的選項，算法能夠使在特定點上存儲器中的數據與測試開
始時的數據相同。通常這是在寫數據或wd指令之後。因而，存儲器測 試邏輯能夠檢測出這種事件何時發生在算法中並在這個點停止測試過 程。
或者，算法中的這些位置可以被標記在算法中。在所示圖中，M被 用來標記這樣的位置。測試邏輯將檢測這個指示符並在這個點上停止算 法。這將確保當處理器再次訪問存儲器時存儲器位於正確的狀態。
應該注意，在使用透明行進算法的情況下，可以從對算法自身以及 算法中的當前位置的了解確定要採取的適當動作。因為恢復內容的操作 通常是由BIST控制器在測試過程期間完成的操作，所以它們只需要非 常小的附加邏輯來實現。
圖4示出了一個流程圖，它展示了根據本發明的一個實施例的方法 的步驟。這個方法的步驟將在軟體程序的控制下執行。
第一步是測試過程的初始化。在這個點上處理邏輯被禁止訪問正在 被測試的存儲器。隨後測試算法被啟動，數據被以由算法確定的方式寫 入存儲器和從存儲器讀出。這測試了存儲器的所有地址是否工作正常。 如果測試邏輯檢測到一個系統事件，在有些實施例中會接著確定算法的 當前位置是否接近存儲器內容在測試過程開始時的點。如果是，測試邏 輯可以允許算法繼續進行直到這個點為止，在那裡算法被停止。如果不 是，算法被立即停止，測試邏輯確定算法中到達的位置。從這個信息它 能夠確定哪個地址包含初始的內容數據以及哪個地址包含其它數據。隨 後進行操作以將其它數據變回初始數據，通常是通過反轉。如果算法是 行進算法，那麼在當前到達的位置之上或之下的所有地址都需要修改它 們的數據，而其它地址則不需要。對多個連續存儲位置中的數據的反轉 是通常在行進算法期間完成的過程，因而測試邏輯非常適於完成這樣的 操作。
一旦存儲器的狀態已經被恢復到它的初始狀態，處理邏輯就被允許 再次訪問存儲器，並且測試過程被終止。就是在這個點上處理邏輯能夠 自己處理檢測到的系統事件。
儘管已經參考附圖詳細說明了本發明的示範實施例，但應該理解本 發明並不限於那些精確的實施例，在不偏離由所附權利要求定義的本發 明的範圍的前提下可以在那些實施例中進行各種變化和修改。
權利要求
1、一種數據處理裝置，包括(i)至少一個存儲器；(ii)能夠在數據上完成數據處理操作並且能夠存取所述至少一個存儲器的處理邏輯；以及(iii)能夠在所述至少一個存儲器上完成透明算法測試過程的存儲器測試邏輯，所述數據處理裝置阻止了所述處理邏輯在所述存儲器測試邏輯正在進行所述測試過程時存取所述至少一個存儲器；其中(iv)所述處理邏輯和所述存儲器測試邏輯能夠檢測系統事件，所述存儲器測試邏輯在進行所述測試過程時能夠通過停止所述測試過程並將所述至少一個存儲器恢復到初始狀態而響應所述系統事件的檢測，所述初始狀態是所述測試過程開始之前那一刻的狀態，而所述數據處理裝置能夠允許所述處理邏輯存取所述至少一個存儲器。
2、 根據權利要求l的數據處理裝置，其中所述處理邏輯是處理器。
3、 根據權利要求l的數據處理裝置，其中所述處理邏輯是應用專 用邏輯。
4、 根據權利要求l的數據處理裝置，其中所述測試邏輯能夠檢測 出在所述透明算法的執行過程中所述存儲器處於所述初始狀態的點並 在這個點上停止透明算法的執行。
5、 根據權利要求4的數據處理裝置，其中所述透明算法包括指示 算法中所述存儲器將處於所述初始狀態的點的指示符，所述存儲器測試 邏輯能夠檢測所述指示符並響應所述檢測停止所述透明算法的執行。
6、 根據權利要求l的數據處理裝置，其中所述測試邏輯能夠響應 對所述系統事件的檢測而檢測所述存儲器測試邏輯處於執行所述測試 過程中的什麼位置，並確定從這個點恢復到所述存儲器的所述初始狀態 的方式，並用所述確定出的方式所述初始狀態。
7、 根據權利要求l的數據處理裝置，其中所述處理邏輯和所述至 少一個存儲器被形成在一個集成電路上。
8、 根據權利要求7的數據處理裝置，其中所述存儲器測試邏輯包 括存儲器內置自測試控制器。
9、 根據權利要求8的數據處理裝置，其中所述存儲器內置自測試 控制器被形成在所述集成電路上。
10、 根據權利要求1的數據處理裝置，其中所述系統事件包括中斷。
11、 根據權利要求l的數據處理裝置，其中所述處理邏輯和所述存 儲器測試邏輯能夠相互並行地接收所述系統事件。
12、 測試數據處理裝置中的至少一個存儲器的方法，所述數據處理 裝置包括能夠存取所述至少一個處理器的處理邏輯，所述方法包括下列 步驟(i) 為測試所述至少一個存儲器而初始化透明算法測試過程；(ii) 在所述測試過程正在執行時禁止所述處理邏輯存取所述至少 一個存儲器；(iii) 檢測系統事件；(iv) 響應所述檢測到的系統事件停止所述測試過程；將所述至少一 個存儲器恢復到初始狀態，所述初始狀態是在所述測試過程開始之前那 一刻的狀態；(v) 並允許所述處理邏輯訪問所述至少一個存儲器。
13、 根據權利要求12的方法，共中所述停止測試過程並恢復所述 至少一個存儲器到初始狀態的步驟包括在所述透明算法的執行期間檢 測所述至少一個存儲器處於所述初始狀態的點並在這個點上停止所述透明算法的執行。
14、 根據權利要求12的方法，其中所述透明算法包括指示在所述 算法中所述存儲器將處於所述初始狀態的點的指示符，所述停止測試過 程並恢復所述至少 一個存儲器到初始狀態的步驟包括檢測所述指示符 並響應所述檢測停止所述透明算法的執行。
15、 一種當在數據處理器上運行時控制數據處理器完成根據權利要 求12的方法的步驟的電腦程式產品。
全文摘要
本申請公開了一種數據處理裝置，它包括至少一個存儲器；能夠在數據上完成數據處理操作並且能夠存取所述至少一個存儲器的處理邏輯；以及能夠在所述至少一個存儲器上完成透明算法測試過程的存儲器測試邏輯，所述數據處理裝置阻止了所述處理邏輯在所述存儲器測試邏輯正在進行所述測試過程時存取所述至少一個存儲器；其中所述處理邏輯和所述存儲器測試邏輯能夠檢測系統事件，所述存儲器測試邏輯在進行所述測試過程時能夠通過停止所述測試過程並將所述至少一個存儲器恢復到初始狀態而響應所述系統事件的檢測，所述初始狀態是所述測試過程開始之前那一刻的狀態，而所述數據處理裝置能夠允許所述處理邏輯存取所述至少一個存儲器。
文檔編號G11C29/14GK101101794SQ20071012861
公開日2008年1月9日 申請日期2007年7月9日 優先權日2006年7月7日
發明者P·S·休斯 申請人:Arm有限公司