用以在脈衝-密度d/a或a/d變換過程中平均信號的電路布置的製作方法
2023-06-10 14:04:36 2
專利名稱：用以在脈衝-密度d/a或a/d變換過程中平均信號的電路布置的製作方法
技術領域：
本發明涉及一種電路布置，它將脈衝-密度-調製信號(＝POM信號)變成相當於POM信號的時間平均，因而代表取決於平滑程度的POM信號的一個D/A轉換的模擬信號。這種電路布置主要用於反饋通路中具有∑-Δ(Sigma-delta)調製器的脈衝-密度A/D變換器。
例如，
圖1中顯示US-A4156871的脈衝-密度A/D變換器的電路，其輸出，即POM信號，通過一平均RC低通濾波器被反饋。RC低通濾波器的電容通過一電阻接到待變換的模擬信號的輸入端。
「Elektronik」，NO.19，1985年9月20日(September20，1985)，75到77頁pages75to77)，給出含Sigma-deita調製器和至少一個包含-RC低通濾波器或一積分器的PDM-信號-平均裝置的脈衝-密度A/D或D/A變換器的另一些例子。其中談到，藉助數字脈衝-密度調製器將脈衝-編碼-調製信號(＝PCM信號)變換成PDM信號是簡單的，而且，另一方面，也很容易用+中取-濾波器，(＝數字低通濾波器)從PDM信角得到低取樣速度，大畢特數的PCM信號，從而通過PDM中間相可得到對一般PCM信號的優越的高分辨P/A或A/D變換。例如，對在時鐘節拍頻率4.5MHZ，帶寬15KHZ的音頻信號，理論上可得85dB的信噪比，因而在二進位編碼情況下，最大可能分辯率為14畢特。
A/D和D/A變換過程中可得到的PDM信號解析度取決於平均精度。一種誤差幹擾源就是鍾頻信號跳動，它引起PDM-信號-邊緣跳動，產生疊加在平均值上的噪聲信號。
所以如所要求的那樣本發明的目的就是提供一種即使在有跳動的鐘頻信號時也能平均PDM信號而不使有用信號在其頻率範圍內變動的電路布置。
本發明的要點表現在，除了象在常規布置中那樣被連續平均外，PDM信號還在信號之後的一時間窗內，若干時鐘周期裡被平均，以減小時間漂移邊緣對平均的影響。附加平均由一個n級移位寄存器執行，其串聯輸入端饋有PDM信號，其n-畢特平行輸出端同時提供nPDM單信號狀態序列。跳動的鐘頻信號用作移位信號。n移位寄存器級各自的二進位狀態決定n狀態信號的狀態，每個n移位寄存器級被賦於一個狀態信號。一個加法器把所有狀態信號綜合把一個按通常方式被平均的總和信號。
藉助移位寄存器和狀態信號的附加平均很有優越性，這是因為單個狀態信號也可以，被各自地加數。靠加數種類，有用信號中噪聲成分的頻率特性受到有利的影響，從而，例如，在有用頻率範圍內的噪聲成分將被進一步降低，其代價是頻率範圍超出有用頻率範圍。
在根據本發明的電路布置的一個最佳實施方案中，每個單獨狀態信號通過一門電路被加到加法器，門電路只在每個移位時鐘周期的一段短的時間間隔裡，即在各移位寄存器級的穩定態期間打開。由一多相時鐘信號控制的移位寄存器結構能形成特別有利的組態，這是因為多相時鐘信號也被用以控制門電路。門電路易於實現，另一優點是，與常見的回零方法不同，鍾頻信號頻率不須在多個信號後插入一附加0來加倍。
藉助門電路，饋入加法器的狀態信號與前面狀態和後續狀態「獨立」，平均不受各狀態信號的不同的引導邊緣或結尾邊緣的影響。見圖5DE-B2717042(＝US-A4125803)描述了作為一個電流分配電路一部分，在一D/A變換器中的移位寄存器的使用。該電路提供若干具有能用整數表達的高精度強度比的直流對。藉助由移位寄存器的平行輸出控制的開關電路，同樣強度的第一電流和第二電流分別被轉到第一求和點和第二求和點，移位寄存器在規則間隔裡，按在一個循環裡，所有電流在同樣時間裡，對求和相同次數的方式轉換單個電流。
因為所有電流都是從一單個電流源分割而得，在每個包括n時鐘周期的完整循環中，單個電流的偏差互相補償。在循環過程中，移位寄存器連成一環，移位信號必須設有跳動。所以這種電路布置與本發明的主題明顯不同。
下面將參照附圖詳細解釋本發明。
圖1是已有技術的帶Sigma-delta調製器的脈衝密度A/D變換器的框圖。
圖2是根據本發明的電路布置的一個帶n級移位寄存器的簡單實施方案的框圖。
圖3示意地顯示一例狀態信號的加數，它取決於移位寄存器。
圖4顯示幾個典型信號波形以說明圖2所示的電路布置減小鍾頻信號跳動對平均的影響。
圖5示意地顯示PDM信號的頭邊和尾邊與平均相干時的差別，以及如何消除之。
圖6是單獨接有門電路的多相時鐘控移位寄存器實施方案的框圖。
圖7顯示圖6的電路中的幾個典型信號波形。
圖8是其外接PDM信號反饋迴路配備有根據本發明的電路布置的脈衝-密度A/D變換器的框圖。
圖9示意地顯示門電路的另一實施方案。
圖10顯示圖9中門電路的幾個典型信號波形。
圖11是形成從模擬輸入信號和求和信角合成的差分信號的跨導放大器的示意電路圖。
在圖1中示意地顯示已有技術的脈衝-密度A/D變換器Wa。例如上述雜誌「Elektronik」中對它有描述。因為它包括兩個初級低通濾波器或兩個初級積分器j，jn作為平均裝置，所以它也用來作為二級Sigma-delta調製器。積分器j構成外接PDM信號反饋迴路部分，Sigma-delta積分器jn構成內接PDM信號反饋迴路部分。這種A/D變換器中不一定要用其它級積分器或低通濾波器。
待數位化的模擬輸入信號S，通過第一個電阻r1產生中間信號il，即加到第一節點K1的電流。與此節點相連的還有第一電容C1，放大器V的輸入，第四電阻r4的一端，它的另一端與PDM信號輸出端pm和第三電阻r3相連。第三電阻r3和第四電阻r4分別決定內反饋信號i3和外反饋信號i4，i3和i4分別被饋到第二節點K2和第一節點K1。第二節點K2通過第二電阻r2與放大器V的輸出端相連，還與比較器C的反轉輸入端和第二電容相連。
第二電阻r2形成得自放大器V的輸出電壓的Sigma-delfa調製器的輸入電流i2。所以，第一節點K1和第一電容C1對於所加電流i1，i4代表一個積分器j，第二節點K2和第二電容C2對於所加電流i2和i3代表一積分器jn。通到節點K1的兩個電流i1和i4，以及通到節點K2的兩個電流i2和i3在這些節點處相加，但是通過採取適當步驟，它們的方向可以取得使求和變成相減，從而積分只涉及得到的差分信號。適當選擇r1和r4，放大器V的增益，輸入端和輸出端的信號強度，兩節點K1，K2處的平均電流平衡可以是均勻的。
比較器C的非反轉輸入端接地，比較器的輸出端接在D觸發器df的D輸入端，D觸發器的鐘頻輸入由鍾頻信號CR控制，其輸出提供PDM信號pm。
對於模擬輸入信號S和PDM信號pm，積分器j和Sigma-delta積分器jn只近似地代表理想積分器，因為它們實際上只是RRC低通濾波器，其截止頻率很低，例於對於小於5KHZ的音頻信號。所要求的通到兩個節點K1和K2的信號的極性也可藉助不足電路組態，如在D觸發器df或比較器C或採用反饋放大器作信號反轉來實現。
雖然RC低通濾波器的截止頻率處在有用頻帶中，但有用頻率響應不受影響。因為，平均來說，在第一和第二節點K1和K2的電流平衡是均勻的，這些節點顯示對輸入信號和反饋信號很慢的跟蹤能力，因而對於一級近似，電容C1和C2在有用頻帶裡對信號通路無影響。
在兩節點K1和K2建立電流平衡的另一可能方法是加一個平均來說為常量的附加信號iz;圖1中這一信號從電源被加到第一節點K1(虛線)。舉例來說如果模擬輸入信號對地是對稱的，而D觸發器兩個狀態對地是非對稱的，這樣做有必要。
如果鍾頻信號出現跳動，PDM信號邊緣也將出現跳動，跳動引起的噪音信號就將疊加到反饋PDM信號的平均或積分上。在外反饋迴路的平均尤其要求嚴格，內反饋迴路的平均不十分苛刻，這是因為其內只有經低通濾波的誤差信號被數位化，此誤差信號的影響相對較小，因而要求的平均精度不需很高。「誤差信號」是在第一節點形成的差分電流，通常較小。因此PDMA/D變換器Wa的解析度主要取決於在積分器j中平均的信號pa的精度。
圖2以框圖形式顯示用以平均PDM信號pm的電路布置的一個簡單實施方案。框圖包括n級移位寄存器sr，加法器K3，和低通濾波器tp。n個移位寄存器的級sr1到srn由鍾頻信號控制。為簡單起見，它們被示意地畫成觸發電路，但它們並不僅限於這種電路。
移位寄存器sr的串聯輸入端zs通有PDM信號pm。並連輸出包括單個的移位寄存器級輸出Z1到Zn，其上分別接著電阻r41到r4n，這些電阻將單個移位寄存器級的低輸出電勢變為代表這些級各目的狀態的電流，從而產生n個狀態信號i41到i4n。這些信號被加到加法器K3，其最簡單的形式為節點，加法器將加給它的單個電流綜合起來，並將總的信號i4s通向低通濾波器tp。後者提供平均信號pa，平均信號如果被充分濾波就被再轉變成PDM信號。與圖1的PDMA/D變換器不同，在一完整的PDMD/A變換器中，低通濾波器，最好為多級低通濾波器的通頻帶至少遍及整個有用頻帶。
上述的跟蹤時間窗由n個移位寄存器級sr1到srn形成，其n個輸出Z1到Zn可同時被引出作進一步平均。如在某一狀態中，n個移位寄存器級sr1到srn的輸出電勢相同，電阻f41到r4n的阻值相同，各狀態信號i41到i4n也都相同。適當加數也是有利的。
圖3顯示一個八級移位寄存器的八個狀態信號i41到i48的加數特徵。此特徵從第一到第四狀態信號i41，i44線性增大，從第五到第八狀態信號i45，i48線性減小，兩中間狀態信號i44，i45的值相等。所以H水平的加數特徵為三角形，但所有八個狀態信號i41到i48的算術平均不變。
圖4通過n個典型波形說明根據本發明的電路布置的基本操作。鍾頻信號cl是一個記號/間隔比為1∶1的方波。因此PDM信號pm的頭邊或尾邊，兩反饋信號i3，i4的頭邊或尾邊與鍾頻信號ce的頭邊偶合。如果鍾頻信號ce的頭邊出現得過遲或過早，即有跳動，相聯的PDM信號pm和兩個反饋信號i3，i4的邊也將有跳動出現，如圖4中時刻t1，t2和t3時那樣。由於在時刻t4，PDM信號pm不變狀態，因此，在該時刻跳動的鐘頻信號邊不對它產生作用。
歸一化的PDM信號pm中的陰影區作為第一誤差區ds1對平均起歪曲作用。如果積分時間長，例如由於長的積分時間常數，這些誤差被部分達到平均數;例如在t1時刻，延遲的頭邊可部分補償在時刻t3的提前頭邊。然而由於較長的時間常數，平均信號pa(未在圖4中標出)不再能快速變換其狀態，因而其最大上截止頻率減小。
帶有如圖4所示的四個加數相等的狀態信號i41到i44的移位寄存器已明顯減小了跳動的鐘頻信號cl的影響，圖4中，四個狀態信號i41到i44從上到下順序畫出，每個都比其上相鄰的延遲一個鍾頻周期。每個狀態信號i41到i44的幅值都只是起始的外加反饋信號i4的四分之一，所以在兩種情況下，總和信號i4s在積分器j產生同樣幅度的平均信號pa。四個狀態信號i41到i44的跳動引起的誤差為通為陰影的第二誤差區ds2。
圖4中最下面的波形是總和信號i4s，它由四個狀態信號i41到i44相加而得。跳動的鐘頻信號邊導致總和信號i4s的跳動邊，這裡i4s的每個第三誤差區ds3隻是PDM信號pm的第一誤差區qs1的四分之一，這是因為作為四個狀態信號i41到i44相加的結果，例如在t1時刻第二狀態信號i42的誤差區ds2被第一和第三狀態信號i41和i43的同樣大小的誤差區ds2所補償。所以，只剩下一個第二誤差區ds2，它構成總和信號i4s的第三誤差區ds3。在t2時刻，總和信號i4s的誤差區按同樣方式形成。
在t3時刻，總和信號i4s保持恆定，所以雖然PDM信號pm有個跳動的上升邊，跳動的鐘頻信號cl不起作用。在跳動鍾頻信號邊期間，t4時刻，PDM信號pm無狀態變化。然而，總和信號i4s顯示一正的高度變化，其值為歸一化值的四分之一，其第三誤差區ds3與t1時刻的相等。四個狀態信號i41到i44顯示在時刻t4。有兩個正邊和一個負邊，因而留下帶第二誤差區ds2的邊。
圖5顯示第四誤差區ds4，它在積分器j作平均期間與平均信號pa相干。這起因於狀態信號i4i的升起邊和拖尾邊的不同斜率。圖a)顯示一個隨每個鐘頻周期改變其狀態的狀態信號i4i。為清楚起見，升起邊畫得比拖尾邊明顯陡。因此，在拖尾邊時刻，積分過程中有效的脈衝區被第四誤差區(用陰影表示)ds4擴大，每當信號從H水平變到L水平時，第四誤差區就會出現。
圖5a所示的，每個鐘頻周期後都變化的信號的平均值不同於圖5b所示的每過兩個鍾頻信號變化一次的信號的平均值。在第一種情況下，兩倍於第二種情況中的第四誤差區ds4進入平均處理。不同於三種取決於鍾頻信號的誤差區ds1，ds2和ds3的情況，取決於邊的第四誤差區ds4從不被平均化。
這一點可用歸零法靠孤立各信號狀態的方法補救，這是因為在每個鐘頻周期，無論其狀態如何信號都回到基態。所以第四誤差區的數目只取決於H狀態數目，而與這些狀態的次序無關。
圖5d顯示在七個鍾頻周期中，有四個H態，因而有四個第四誤差區ds4的信號狀態。L態等同於「孤立」態。狀態信號i4i保持在其狀態內時間由門信號g′，參看圖C，決定。圖5b)和d)中所示狀態信號i4i具有同樣的數據序列，但是圖d)中，狀態i4i通過了一個由門信號g′控制的門電路。
圖6顯示這種門電路g，gs的一個簡單實施方案。只需少量附加組件的門電路g，gs可加在雙相鍾頻控制移位寄存器的每一級，這些級裝備有，例如，主從觸發器mf，sf。
主觸發器mf的Q和Qg輸出端分別與第一NPN電晶體S1和第二NPN電晶體S2的基極相連，兩電晶體的發射極接在一起，其接點與第三NPN電晶體S3的集電極相連。後者的基極由反轉鍾頻信號clg控制，其發射極，以及第四NPN電晶體S3的發射極，與接地的第一電源g1相連，g1提供第一狀態信號ii1的電流，它實際上是一個恆流匯點。第四NPN電晶體S4的基極由鍾頻信號cl控制，它也是通過延遲電路dt被加到主觸發器mf的鐘頻輸入端。第二NPN電晶體S2的集電極和第四NPN電晶體S4的集電極接正壓，當各電晶體接通時，此電壓決定來自第一電源g1的電流。第一NPN電晶體S1的集電極向在圖6中被畫為一條母線的加法器K3輸入，由門電g′，即門信號ii′1調節的第一狀態信號。
與從觸發器sf相連的門電路gs在結構上與上述門電路g相同，不同的是第三NPN電晶體S3′的基極接鍾頻信號cl，第四NPN電晶體S4′的基極接反轉鍾頻信號clg，第二恆流源g2給出第二狀態信號ii2的電流，ii2通過門電路gs並作為改進信號ii′2輸入加法器K3，加法器K3的輸出是總和信號i6s。
下一個移位寄存器級也是一帶相聯門電路g的主觸發器，門電路g與第三恆流源g3相連以為改進的第三狀態信號ii′3提供第三狀態信號ii3的電流。這些改進的狀態信號ii′…靠設定各自恆流源的電流量被加數。
藉助延遲電路dt，各移位信號在一個鍾頻周期裡，在各移位寄存器級的穩態不移位以實現門電路g，gs的ON態(導通態)所需的量。
延遲電路dt可由若干串連的變壓器構成。確切的延遲值並不重要，但單個延遲時間應相同。這種簡單方法不需要一單獨的門電路g′，參見圖5C。
圖6的門電路g，gs的實施方案採用NPN電晶體作為門元件。當然，門也可以用場效應管實現，其布置方式也可不同。
圖7顯示圖6的電路的n個典型信號的波形。頭兩個圖表示鍾頻信號cl和反轉鍾頻信號clg。下兩個波形為在第一和第二移位寄存器級sr1和sr2，即主觸發器mf和從觸發器sf的Q輸出端的信號p1和p2的波形。斜信號邊代表各移位寄存器級的過渡時間。由於時間延遲dt′，升起或拖尾邊移到鍾頻信號cl或反轉鍾頻信號處在輸出信號p1和p2的穩態周期的點上。第一或第二選通時間g1，g2的範圍由斜陰影區表示。兩相聯改進的狀態信號ii′1和ii′2也被顯示出來。
選通方式也不受跳動的反相鍾頻信號影響。例如，如果由於鍾頻脈衝擴寬，一個選通時間變得過長，下一移位寄存器級相應的選通時間將縮短相應的差值。然後補償通過總和信號i6s發生。這一特殊的優點在圖7中時刻ts得到說明。反相鍾頻信號cl，clg的延遲引起第一改進狀態信號ii′1和第二改進狀態信號ii′2的脈衝的延長及相應的縮短。求和過程(未標出)中，脈衝延長和脈衝縮短相互補償。
圖8顯示包括平均PDM信號的電路的另一簡化實施方案的脈衝-密度A/D變換器的框圖。此A/D變換器的基本結構類似於圖1的脈衝-密度A/D變換器Wa。PDM信號pm的外接反饋迴路包括根據本發明的平均電路。八級移位寄存器sr可代換地由串聯主從觸發器mf，sf構成。移位信號是如圖6中的反相鍾頻信號cl，clg。可能需要的延遲電路dt來標出。八個狀態信號i81到i88由八個受控恆流源g81到g88形成，這些恆流源的控制輸入端接在相連的移位寄存器級的Q輸出Q1到Q8。
圖9顯示對每個狀態信號i81到i88的門電路的一個實施方案。選通信號為反相鍾頻信號cl，clg，它們作為兩個控制信號被加到在圖8中簡單畫出的受控電源g81到g88。加法器K3是八個狀態信號i81到i88的母線，這些狀態信號的總和信號i8s形式輸到第一節點K1。後者還輸有靠第一跨導放大器+r1從模擬輸入信號S得到的中間信號i1。
包括第一電容C1的積分器j具有理想的積分特性，這是因為它只由高阻抗電源帶動。可從第一電容兩端取的積分器j的輸出電壓通過第二跨導放大器+r2變換成與之成正比的電流，此電流被饋到第二節點K2。後者也饋有來自第9受控恆流源g89的電流i89，g89的控制輸入端輸入PDM信號pm。
與第二節點K2相連的是第二電容C2和正極接地的比較器C的負極。這樣，因為只由高阻電源供電，Sigma-delta積分器jn也代表一有理想特性的積分器。
和圖1中一樣，比較器C的輸出饋入D觸發器df的D輸入端，df的Q輸出端提供PDH信號pm，其鍾頻輸入端饋有非反轉鍾頻信號cl。因為嚴格來說，PDM信號已經由比較器C的輸出端提供，移位寄存器sr也可與比較器C的輸出端相連，而不是與D觸發器df的輸出端相連。這在圖8中由點劃線顯示。在這種情況下，移位寄存器sr中的平均有利地早一個鍾頻周期執行。這也簡化了電路布置，原因是D觸發器df的功能可由第一移位寄存器級執行，該級的Q輸出端Q1就控制內反饋信號i189並提供PDM信號。
圖9顯示圖8的一個受控恆流源的一個實施方案的電路圖。各狀態信號i8…為可取三個不同電平正電平，同樣大小的負電平以及零電平的電流。這一點由所示的差分電流發生電路實現。
一個移位寄存器級sri由延遲鍾頻信號cl′計時，cl′是藉助延遲電路dt中的若干串聯變壓器延遲鍾頻信號cl得到的。移位寄存器級sri的狀態由前一個移位寄存器級sr(i-1)控制;這由通向移位寄存器級sri的虛線信號表示。來自Q輸出端的非反轉信號pi和來自Qg輸出端的反轉信號pig分別驅動由兩發射極相連的NPN電晶體構成的差分級SS的正輸入和負輸入。
差分級SS兩發射級的接點與也包括由兩個發射級相連的NPN電晶體構成的差分極的門電路的輸出端相聯。鍾頻信號cl加在負輸入端，反相鍾頻信號clg加在正輸入端。如果後一信號為正，門電路導接通(CN)，與兩NPN電晶體的發射極連接點相連的恆流源g8i向門電路g輸出端提供電流i8i。
在所示採用NPN電晶體的實施方案中，恆流源g8i實際是一個恆流匯。門電路g的輸出為基極饋有反相鍾頻信號clg的開關電晶體的極電極。其它開關電晶體的集電極與正饋電線+U相連，它從而在門電路斷(OFF)時在恆流源g8i和正電勢之間建立起必要的導電聯繫。
差分極SS也可被看作一電子開關，其接觸點與門電路g的輸出端相連，其第一輸出端1在與之相連的觸發器sri的Q輸出比Qg輸出更正時與「接觸點」相連，而其第二輸出端2在觸發器sri的Qg輸出比Q輸出更正時與「接觸點」相連。
差分級SS的第一輸出端1通過第一節點kn1與電流反轉器CS(電流鏡)的輸入端相連，其第二輸入端2通過第二節點kn2與電流鏡CS的輸出端相連。如圖所示，電流鏡是一個由兩個發射極接在正饋電線+U，其極接在一起，並與一個PNP電晶體的集電極相連，從而與此集電極一起構成電流鏡CS的輸入端的兩個PNP電晶體構成的簡單電流鏡電路。另一PNP電晶體的集電極構成電流鏡的輸出端。
比較好的方法是對所有移位寄存器級sri上提供一個電流鏡CS，而不是給每個移位寄存器級sri提供一個電流鏡CS。來自差分級SS的所有第一和第二輸出端的電流的求和分別發生在第一節點kn1和第二節點kn2，從而最後總的差分電流i8d可從第二節點kn2取得。由於不是整個PDM信號臺階，而只是很慢變化的平均值被送到電流鏡，對電流鏡CS的要求就被前面的求和，以及平均降低。
圖10顯示在時間圖中的圖9的電路布置的幾個典型信號波形。頭兩個圖給出鍾頻信號和相關的反轉或反相信號clg。所示的1∶1標記-空白比尤其適用於定時移位寄存級。其它鍾頻信號如多相非重疊鍾頻信號(未標)在應用邊觸發或動態移位寄存器級的地方採用。
圖10也顯示延遲鍾頻信號cl′，其頭邊可以改變各移位寄存器級的輸出狀態。非反轉輸出信號pi作為對幾個鍾頻脈衝序列計算得的脈衝系列顯示出來。最下一個圖表示一單個門電路g的相聯的差分電流i8d。這一電流根據移位放大器級的狀態包含正或同樣大小的負時間序列，這裡對所有情況ON(開通)周期是一樣的。因為門電路g的開通(ON)狀態由鍾頻信號cl的低電壓或反相鍾頻信號clg的高電壓控制，差分電流i8d的脈衝的起始和持續與這些鍾頻信號相同步。
圖11顯示根據本發明的電路布置的一個特別優越的改進結構，其中第一跨導放大器+r1，與其它子電路一起處理作為差分信號的中間信號和總和信號並形成驅動積分器j的一個差分信號。
待變換的模擬輸入信號S被作為一差分信號加到第一跨導級W1的第一輸入端el，和第二跨導級W2的第二輸入端e2，這些跨導級的結構象單個阻抗變壓器。和阻抗變壓器一樣，它們有一個低阻抗NPN射極跟隨輸出，通過它，可藉助電阻R1，R2調節跨導。NPN射極跟隨器的集電極給出跨導級W1，W2的高阻抗電流匯輸出端K6和K7與阻抗變壓器不同的是，它聯接在正輸電端。由於阻抗變壓器布置內的大量內部負反饋，在跨導級W1，W2的疇變維持在很低的水平。另外，作為NPN射極跟隨器的一個常數 (alpha)增益，其有限值只部分地進入跨導。
第一跨導放大器+r1的高阻抗差分輸出靠提供第一輸出電流i4的第一跨導級W1的第一高阻抗輸出端K6，和提供第二輸出電流i5的第二跨導級W2的第二高阻換輸出端K7形成。這兩個電流i4，i5的差正比於模擬輸入信號S。此正比性是靠兩個等值電阻r1，r2的串聯實現的，r1和r2把第一跨導級W1的低阻抗第一輸出端K4和第二跨導級W2的低阻抗第二輸出端K5連接起來。第一輸出端K4和第二輸出端K5的電勢分別與第一輸入端e1和第二輸入端e2的電勢相同。兩電阻r1，r2的連接點通過接納恆流I0的一電流匯與負饋電線-U相連。
模擬輸入信號S在第一和第二低阻輸出端K4，K5之間產生一輸入差分電流isd，isd取於模擬輸入信號S的幅度和兩電阻R1和R2的值。
當第一輸入端e1處的電勢高於第二輸入端e2處的電勢時，第一高阻輸出端K6處的第一端電流I4等於恆流I0的一半加輸入差分電流isd，第二端電流I5等於恆流I0的一半，減去輸入差分電流isd。
在所示電路中，第一和第二高阻抗輸出端K6，K7分別代表第一端電流I4和第二端電流I5的電流匯端。以另一種電流匯形式接在第一和第二高阻抗輸出端K6，K7的分別是反轉總和信號sig和非反轉總和信號si的引線，sig和si分別取決於八個移位放大器級的反轉輸出端Q1g，…Q8g的電勢和非反轉輸出端的電勢。
非反轉和反轉的總和信號si，sig可按類似圖6的電路布置方式產生。只須將所有連接到移位寄存器級的輸出Qg的NPN電晶體S2的集電極接到一附加母線，而不必接到一正參考電勢，如圖所示。在圖11中反轉總和信號sig相應於附加母線上的電流，非反轉總和信號si相應於圖6中的總和信號i6s。
取第一和第二高阻抗輸出端K6，K7的電流差而得的差分電流的產生可用一類似於圖9中的PNP電流鏡電路來實現，其條件是PNP電晶體的截止頻率和電流輸出量足夠大。然而一般地，兩種情況都不可能，雖然在被反轉(mirrored)之前電流被平均並相減，從而降低了要求。
作為一個解決辦法，圖11顯示帶差分放大器dv的控制電路，其低阻輸出端K8向第一和第二高阻輸出端K6，K7饋入同樣大小的源電流I6，I7。兩源電流I6，I7的相等由兩個等值的，其上壓降相等的電流源電阻R3，和R4保證。這是通過把差分放大器dv的低阻抗輸出端K8經第一電流源電阻R3接到第一高阻輸出端K6，經第二電流源電阻R4接到第二高阻輸出端K7實現的。
跨兩電流源電阻R3和R4兩端相等的電壓降是藉助包括差分放大器作為基本子電路的電壓，控制電路實現的。此差分放大器的反轉輸入端與第一高阻輸出端K6相連，其非反轉輸入端與第二高阻輸入端K7相連。在差分放大器dv輸入端的差分電壓在待調節的輸出端K8產生一電勢，直到差分放大器dv輸入端差分電壓降為零。擺動為控制電路中的RC部分RC排除。
在零差條件下，第一源電流I6等於第一端電流I4和反轉總和信號sig的電流之和。在高阻輸出端K7處得到的差分電流id正好等於從第二源電流I7和第二端電流I5與非反轉總和信號si的電流之和的差。得到的差分電流id因而正好等於輸入差分電流isd它通過第一節點K1被饋到起積分器j作用的第一電容C1。
為使差分放大器dv的低阻輸出端也實現所得差分電流id的快速度變化，通常的PNP電晶體被-P-溝道場效應管代替，此場效應管能接受作為有源負載的，能保證高增益的快速電流鏡電路。有源負載的高阻抗輸出被接在兩個串聯的NPN射極跟隨器的輸入端，此跟隨器的低阻輸入端與輸出端K8相連。
差分放大器電晶體對通過兩個基極接在一起，其接點與第一定電勢U1相連的NPN電晶體與有源負載相連。第二固定電勢U2與另兩個NPN共射共基電晶體的基極相連，反轉和非反轉總和信號sig，si通過這兩個電晶體分別被傳向第一高阻抗輸出端K6和第二高阻抗輸出端K7。
圖11顯示相同結構的第一和第二跨導級W1，W2的一個簡單實施方案。它們包括在輸入端的一個差分級，此差分級由發射極接在一起，其接點通過電源與負饋電線-U相連的第一NPN電晶體和第二NPN電晶體構成。W1和W2的第一NPN電晶體的基極分別與第一輸入端e1和第二輸入端e2相連，第二NPN電晶體的基極分別與低阻第一輸出端K4和低阻第二輸出端K5相連，它們都由一個接成射極跟隨器的第三NPN電晶體的發射極構成。
和在差分放大器中一樣，兩跨導級W1，W2中所必須的高增益是通過一作為一有源負載接入的P-溝道電流鏡電路實現。其輸入端與第一NPN電晶體的集電極相連，其輸出接在第二NPN電晶體的集電極和第三NPN電晶體的基極。這樣兩個第三NPN電晶體的發射極分別構成低阻第一輸出端K4，和低阻第二輸出端K5，它們分別接在與第一輸入端e1和第二輸入端e2相同的電勢，而高阻抗第一和第二輸入端K6，K7由第三NPN電晶體的極電極構成。兩P溝道電晶體的源端接在一起，其接點與正饋電線-U相連。
權利要求
1.用以在脈衝-密度D/A或A/D變換過程中平均信號的電路布置，包括，--一個n級移位寄存器(sr)，其系列輸入端(ZS)被輸入脈衝一密度-調製信號(PDM信號)(pm)，其鍾頻輸入端被輸入鍾頻信號(cl；el，clgcl′)，--一個輸有n個狀態信號(i4…；ii′…；ig…；i8d)的加法器K3，根據每個信號的狀態將它們分配給n個移位寄存器級(sr…；mf，sf)中的一個，以及--一個輸入端與加法器(K3)相連，在其輸出端給出平均信號(pa)的低通濾波器(tp)。
2.一個按權利要求1，用於PDMA/D變換器的電路布置，其中低通濾波器(tp)為一初級積分器(j)，或一個起類似作用的初級低通濾波器，包括-一個輸出端與序列輸入端(ZS)相連，輸入端與積分器(j)相連的Sigma-delta調製器，-一個得自一模擬輸入信號(S)，並與總和信號(i4s;i6s;i8s;si，sig)一起輸入積分器(j)的中間信號(il)，其中總和信號(i4s;i6s;i8s;si，sig)的值的時間平均靠適當選擇PPMA/D變換器(Wa)的組分值和極性設定得與中間信號(il)的時間平均大小相等正負反向。
3.一個按權利要求1和2的電路布置，其中平均來說為常量的附加信號(iz)被加到低通濾波器(tp)的輸入端。
4.一個按權利要求1到3中任一個的電路布置，其中狀態信號(i4…;ii′…;i8…;i8d)被賦於同樣數重。
5.一個按權利要求1到3中任一個的電路布置，其中狀態信號(i4…;ii′…;i8…;i8d)有差別地被加數，但狀於同樣狀態的n個狀態信號的算術平均等於具有同樣數重的信號的值。
6.一個按權利要求5的電路布置，其中n個狀態信號(i4…;ii′…;i8;…;i8d)的加數特性相對於一個中間狀態信號或兩個中間信號線性對稱地上升和下降。
7.一個按權利要求1到6中任何一個的電路布置，其中n個狀態信號(i4…;ii′…;i8…;i8d)作為單個脈衝通過門電路(gg，gs)被輸到加法器(K3)，這裡門電路(g;g，gs)的開通(ON)時間外在相聯移位寄存器級(sr…;mf，sf)的穩態中，並且是相等的。
8.一個根據權利要求7的電路布置，其中n-級移位寄存器(sr)用一多相鍾頻信號(cl，clg)操縱，在這裡多相鍾頻信號(cl，cle)在被延遲電路(dt)中的鐘頻周期的一部分延遲後被加到各自移位寄存器級(mf，sf)並起選通信號的作用。
9.一個按權利要求8的電路布置，其中，當門電路(gg，gs)選通(ON)時，n個狀態信號(i4…;ii′…;i8…;i8d)在各自移位寄存器級(sr…;mf，sf)的第一狀態取正值，在各自移位寄存器級(sr…;mf，sf)的第二狀態取同樣大小的負值，當門電路(g;g，gs)斷開(OFF)，每個狀態信號都取零值。
10.一個按權利要求2到9中任一個的電路布置，包括一個從模擬輸入信號(S)得到的中間信號(il)的第一跨導放大器(+r1)，和/或從積分器(j)的輸出信號獲得Sigma-qelta調製器(sd)的輸入信號的第二跨導放大器(+r2)。
11.一個按權利要求10並具下列特點的電路布置-第一跨導放大器(+r1)通過一個第一高阻抗輸出端(K6)和一個第二高阻抗輸出端(K7)分別給出一個第一端電流和一個第二端電流-第一和第二高阻抗輸出端(K6，K7)還分別有一反轉總和信號(sig)和一非反轉總和信號(si)通過(sig)和(si)分別依靠移位寄存器級的反轉輸出(Q1g…Q8g)和非反轉輸出(Q1…Q8);-第一和第二高阻抗輸出端(K6，K7)分別與一差分放大器(dv)的反轉和非反轉輸入端相連，還分別與一個第一電源電阻(R3)和一個第二電源電阻(R4)相連，(R3)和(R4)阻值相等，它們的另一端與差分放大器(dv)的一個低阻抗輸出端(K8)相連;以及-第二高阻抗輸出端(K7)也與積分器(j)的輸入端相連，以向後者輸入所得的差分電流(id)。
全文摘要
用以在脈衝一密度D/A或A/D變換過程中平均信號的電路布置。
文檔編號H03M1/60GK1036866SQ8910182
公開日1989年11月1日 申請日期1989年3月30日 優先權日1988年3月31日
發明者海裡奇·皮埃爾, 沃尼爾·萊奇, 尤裡奇·圖斯 申請人:德國Itt工業公司