更名裝置及處理器的製作方法
2023-07-02 05:27:46
專利名稱：更名裝置及處理器的製作方法
技術領域：
本發明涉及微處理器與數位訊號處理器(DSP)那種要求高頻作業的處理器和要求進行寄存器更名的更名裝置，特別涉及到進行軟體流水線化的技術。
背景技術：
為了謀求高性能，一定要提高處理器的頻率，增多流水線階段數，從而增多了流水線氣泡(pipeline bubble)(流水線失速(pipeline stall))。為了隱藏氣泡，一般進行軟體的流水線化。
圖18示明某種處理器的流水線階段，圖19例示執行圖18的處理程序的程序。
圖18的處理器是在執行圖19的程序時，假定完全沒有數據的旁路，只是在W階段對寄存器進行寫入後，於D階段才能讀入數據。
能夠執行具有1 issue-互鎖機能流水線的處理器，按圖20的程序執行圖19的程序。在指令1的Wa(第5周期)，將數據寫入寄存器r1，在指令2的Wb(第6周期)，將數據寫入寄存器r2。指令3用於在Dc讀入寄存器r1、r2，使3個周期互鎖(失速)。這是取決於數據依存關係的流水線氣泡，在圖20中以「*」表示。在圖20的例子中，存在6個流水線氣泡。
同樣，將於指令3的Wd寫入的寄存器r3由指令4於De讀入。指令5是普通的轉移指令，與其他指令不存在依存關係，因此可直接於下一周期執行。
此外，圖20中出於簡化目的，將循環的轉移命令作為無補償的(無轉移延遲時隙)，而裝入存儲指令的地址加1也作為能夠在1個周期實現。
為了解決圖20中的流水線氣泡，進行了各循環的重疊。圖21例示重疊的執行。在圖21的例子中，於3個循環中只發生一個流水線氣泡。而在圖20的例子中，每1個循環就發生6個流水線氣泡，因而能使氣泡數劇減到其1/18。
為了提高指令吞吐量的性能，最初是將程序組成軟體流水線的方式來實現。此種程序例如是圖22中所示的。
在圖22的例子中，於循環1使用了寄存器r1、r2、r7、a1、a2、a7，於循環2使用了寄存器r3、r4、r8、a3、a4、a8，於循環3使用了寄存器r5、r6、r9、a5、a6、a9。
這樣，在圖22的例子中，由於各循環分別使用了不同的寄存器，程序的指令數增多為3倍，因而必需指定程序使在重疊的各個循環中的寄存器不會相交。
作為用於解決上述煩雜性的先有技術已提出了以下兩種。一種是具有失序發布功能和自動寄存器更名功能的處理器，此種處理器按圖19的程序所述，進行圖21那種理想的作業。但是有用於實現失序發布功能的軟體太龐大的問題。
第二種是Intel公司的Itanium與Cydzome等的計算機中實際安裝的寄存器循環移位功能。用寄存器循環移位來實現圖22的例子時即如圖23所示。
在branch-regrot指令下，於執行循環的跳轉命令的同時，進行寄存器的循環移位。循環移位時，3個寄存器各進行變換。此時的程序如圖24所示，而流水線的作業如圖25所示。
第一循環結束時的寄存器的對應關係如圖26所示。第二循環結束時的寄存器的對應關係如圖27所示。
既有的自動更名功能存在有軟體複雜的問題。此外，先有的寄存器循環移位功能的靈活性低，具有不適用於單純循環移位以外的問題。
技術內容本發明是在考慮到上述各問題提出的，其目的在於提供能不使硬體複雜而實現富於靈活性的寄存器更名功能的處理器。
本發明的另一目的在於提供能由簡單的電路結構來實現寄存器更名功能的更名裝置。
為了實現上述目的，本發明在具有寄存器的更名功能，進行軟體流水線化的處理器中，包括示明物理寄存器號碼與邏輯寄存器號碼對應關係的控制寄存器；在發布的指令序列中包含有指示為上述控制寄存器設定值的指令的情況下，根據上述指令內容，對上述控制寄存器進行值設定的控制寄存器設定裝置。
本發明由於能根據在控制寄存器中所設定的值，任意變更設定的物理寄存器號碼與邏輯寄存器號碼的對應關係，故可不使硬體的結構複雜化而實現靈活的寄存器更名功能。
此外，由於是把多個寄存器組成的存儲體為單位，進行物理寄存器號碼與邏輯寄存器號碼的對應，因此能簡便快速地進行寄存器更名。
再有，由於是在控制寄存器中設置第1～第3寄存器部而利用各寄存器部進行寄存器更名，因此能更快速地進行寄存器更名。
本發明配備有對於以多個物理寄存器或邏輯寄存器為單位的許多存儲體的每一個，存儲物理寄存器號碼與邏輯寄存器號碼對應關係的控制寄存器；在發布的指令中包含有變更以上述存儲體為單位的物理寄存器號碼和邏輯寄存器號碼的對應關係的相應變更指令時，將對應於上述指令指示的存儲體的上述控制寄存器的內容進行復位的復位裝置；根據上述相應變更指令指示的進行相應變更的存儲體種類的有關信息和與相應變更量有關的信息，於復位的上述控制寄存器中設定新值的控制寄存器設定裝置。
如以上詳述，根據本發明，設有示明物理寄存器號碼與邏輯寄存器號碼對應關係的控制寄存器，根據程序指定的命令能於控制寄存器中任意設定值，因而可以不使硬體的結構複雜並抑制流水線氣泡的發生。特別是還可利用具有先有的失序發布功能的超標量體系結構的處理器等，從而可大幅度簡化硬體的結構。
此外，由於程序能對物理寄存器號碼和邏輯寄存器號碼的對應關係進行任意的設定變更，故可實現比具有循環移位功能的處理器更靈活的寄存器循環移位。
再有，根據本發明，當發布了相應的變更命令，一旦對控制寄存器的內容更名後，按照相應變更命令指示的內容便可為控制寄存器設定新的值，因而能在各區段之間即使不進行數據交換也可進行相應的變更，也能大幅度簡化由硬體實現相應裝置時的電路結構。於是，能在減少布線量的同時縮短各個布線，從而可以結合處理器的流水線作業進行工作，容易高速地與時鐘對應。
圖1是示明本發明的處理器概略結構的框圖。
圖2例示分5階段進行的流水線處理。
圖3例示命令集。
圖4是示明RENAME(更名)指令執行時的更名控制單元4的處理操作的流程圖。
圖5說明RENAME指令的執行程序。
圖6例示ROTATE(循環移位)指令的作業。
圖7例示ROTATE(循環移位)指令的作業。
圖8例示ROTATE(循環移位)指令的作業。
圖9例示ROTATE(循環移位)指令的作業。
圖10例示ROTATE(循環移位)指令的作業。
圖11例示ROTATE(循環移位)指令的作業。
圖12示明在寄存器更名的指令下，指定From＝2、To＝a、Shift＝3時的循環移位作業。
圖13示明進行實際地存取的物理地址。
圖14例示束數為「8」時的數據總線。
圖15是本發明的更名裝置一實施形式的框圖。
圖16示明控制寄存器的值。
圖17是示明按流水線操作處理器時更名裝置的工作狀態的框圖。
圖18示明某種處理器的流水線階段。
圖19例示圖18的處理器執行的程序。
圖20示明圖19的流水線作業。
圖21例示重疊的執行。
圖22例示執行軟體流水線技術的程序。
圖23例示寄存器循環移位。
圖24示明與圖23相對應的程序。
圖25示明圖24的流水線作業。
圖26示明第一循環結束時寄存器的對應關係。
圖27示明第二循環結束時寄存器的對應關係。
圖中各標號的意義如下1.指令存儲器；2.取指令單元；3.解碼單元；4.更名控制單元；5.更名控制寄存器；6.寄存器堆；7.運算處理單元；11.第1判定部；12.第1選擇部；13.第1束的號碼運算部；14.第2判定部；15.第2選擇部；16.「與」電路；17.第2束的號碼運算部；18.控制寄存器；19.第3選擇部；20.第4選擇部；21.寄存器堆。
具體實施例方式
下面參考附圖具體說明本發明的處理器。
(第1實施形式)圖1是概示本發明的處理器一實施形式結構的框圖。圖1的處理器包括存儲指令序列的指令存儲器1；從指令存儲器1取出指令的取指令單元2；對取出的指令解碼的解碼單元3；執行後述的更名指令的更名控制單元(RCV)4；更名控制寄存器(RCR)5；存儲物理寄存器號碼與邏輯寄存器號碼的對應關係的寄存器堆6；執行解碼指令的運算處理單元(ALU)7。
本實施形式的特徵在於，將256個寄存器分組成各有16個的多個束(bundle)(存儲體(bank))，以存儲體為單位進行物理寄存器號碼與邏輯寄存器號碼的對應。
為了進行上述對應，利用更名控制寄存器5。更名控制寄存器5由源寄存器(源RCR，第1寄存器部)、目的地寄存器(目的地RCR，第2寄存器部)與有效寄存器(有效RCR，第3寄存器部)共三種構成。
本實施形式的處理器如圖2所示分5個階段進行流水線處理。此處理器的特徵是，作為命令集具有圖3(a)所示的運算指令、圖3(b)所示的裝入/存儲指令、圖3(c)所示的條件轉移指令，此外有圖3(d)所示的寄存器更名指令。
寄存器更名指令是用於設置更名控制寄存器的專用指令，由下述(1)～(4)的4種指令組成。(1)的STORE-REN是把通用寄存器src1的內容設定於目的地RCR中的指令。(2)的LOAD-REN是把目的地RCR的內容設定於通用寄存器src1中的指令。(3)的ROTATE如後所述是把源RCR的從第from位到第to位向左循環移動bit數的指令。(4)的RENAME是把目的地RCR的內容複製到有效RCR與源RCR中的指令。
圖1的更名控制單元4，在圖3(d)所示的寄存器更名指令發布時，進行更名控制寄存器5的設定。圖4是示明RENAME(更名)指令執行時的更名控制單元4的處理作業的流程圖。首先，更名控制單元4將源RCR的內容寫入目的地RCR中(步驟S1)。
其次，根據ROTATE(循環移位)指令，進行源RCR的更新(步驟S2)。再將源RCR的更新結果寫入目的地RCR中(步驟S3)。
繼而將目的地RCR的內容寫入源RCR與有效RCR中(步驟S4)。然後根據有效RCR的內容將物理寄存器號碼與邏輯寄存器號碼的對應關係寫入寄存器堆6中。
這樣，在步驟S5，通過參考有效RCR，檢測出邏輯寄存器號碼與邏輯寄存器號碼的對應關係。由此，在參考有效RCR的期間，源RCR與目的地RCR可以用於進行其他作業，例如其後的更名處理作業等。
圖5說明RENAME指令的執行程序，它對於更名控制寄存器5所具有的16個束的各個，在每一束中例示了使邏輯寄存器號碼域(管理區域)與邏輯寄存器號碼相對應的情形。具體如下例所示將屬於束0的16個邏輯寄存器號碼E0～EF與物理寄存器號碼00～0F相對應，將屬於束1的16個邏輯寄存器號碼F0～FF與物理寄存器號碼10～1F相對應，以下順次地進行對應操作直到把屬於束f的16個邏輯寄存器號碼D0～DF與物理寄存器號碼F0～FF相對應。
寄存器堆6具有16×16＝256位的容量，能存儲更名控制寄存器5中16個束各個的物理寄存器號碼與邏輯寄存器號碼的對應關係。
圖6例示ROTATE指令的操作，示明了從第4束到第c束每次將2束向左循環移位的例子。
圖7(a)示明將所有的束每次向左循環移位1束的例子，圖7(b)示明將所有的束每次向左循環移位2束的例子。
圖8(a)示明將所有的束每次向左循環移位4束的例子，圖8(b)示明將所有的束每次向左循環移位8束的例子。
圖9(a)示明將上位側8束每次向左循環移位1束的例子，圖9(b)示明將上位側8束每次向左循環移位2束的例子。
圖10(a)示明將上位側8束每次向左循環移位4束的例子，圖10(b)示明從第8束到第b束每次向左循環移位1束的例子。
此外，圖11(a)示明從第8束到第b束每次向左循環移位1束的例子，圖11(b)示明從第a束到第b束每次向左循環移位1束的例子。
這樣，本實施形式通過用於指定物理寄存器號碼與邏輯寄存器號碼對應關係的專用指令即寄存器更名指令，能相對於控制寄存器內的任意的束，就各個束指定物理寄存器號碼與邏輯寄存器號碼的對應關係，從而可以不增加指令數而抑制流水線氣泡的發生。
由於寄存器更名指令的具體內容能任意地指定程序，故可根據必要情形進行更名處理，而可成為有靈活性的寄存器更名處理。
在本實施形式中，作為控制寄存器設有源RCR、目的地RCR與有效RCR，由於將裝入的結果寫入到源RCR與有效RCR兩者中，故能在參考有效RCR的內容進行物理寄存器號碼與邏輯寄存器號碼的對應期間，將源RCR與目的地RCR用於其他作業，例如下一個循環移位處理中。從而提高了處理效率。
上述實施形式是在更名控制寄存器5內以與邏輯寄存器的各束相對應的域為例進行了說明，但與此相反，也可在更名控制寄存器5內，以與物理寄存器的各束相對應的域，由更名控制單元4設定邏輯寄存器中束的號碼。
(第2實施形式)圖12示明，在上述的寄存器更名指令下，指定From＝2、To＝a、Shift＝3時的循環移位作業，圖12(a)示明束的初始值。當相對於圖12(a)中那種束進行循環移位時，束的號碼從「2」到「a」的束的內容每次向左移位「3」束，移位中溢出的部分便將從循環移位對象的束的右側進行嵌入的作業。結果成為圖12(b)所示。當從這一狀態再進行同樣的循環移位後即成為圖12(c)所示，而由此狀態再作同樣的循環移位時便返回為圖12(a)。
例如對邏輯號碼3c(3為束的號碼，c為寄存器號碼)的寄存器進行存取的程序，實際中存取的物理地址，如圖13所示變化，此程序即使指定同一邏輯地址，但實際上也將使用不同的物理地址，進行軟體流水線化。
上述寄存器更名指令由於能任意指定被循環移位的束的種類與範圍，在由硬體構成寄存器更名處理時，相對於通過循環移位能成為先移動的所有的束必須設置交換數據的總線。
例如圖14例示束數為「8」時的數據總線。這樣，數據總線便成為跨接於束間的布線。這些布線與復用器連接，最後通過復用器選擇必要的束的數據，將束更新。
當如圖14所示跨接於束之間設置布線時，有可能引起伴隨布線面積增大、布線長度增加使速度降低等問題。特別是在束數增加時，由於布線面積與束數的平方成正比，會成為更為嚴重的問題。
為此，下面說明的第二實施形式的特徵在於，通過簡單結構的硬體來實現根據前述寄存器更名指令使寄存器號碼循環移位。
圖15是本發明的更名裝置一實施形式的框圖。圖15的更名裝置為各個束而設計，例如存在有16個束時，圖15的更名裝置也設置16個。這些更名裝置例如內裝於處理器內。
圖15的更名裝置包括第1判定部(第1判定裝置)11，它判定預先指定的原來的束號碼是否包含在寄存器更名指令指示的下限束號碼與上限束號碼之間；根據第1判定部11的判定結果設定束的循環移位量的第1選擇部(第1選擇裝置)12；計算與原來的束號碼相對應的新的束號碼的第1束號碼運算部(第1束號碼運算裝置)13；第2判定部(第2判定裝置)14，它判定計算得的新的束號碼是否是比寄存器更名指令指示的下限束的束號碼更小的號碼；根據第2判定部14的判定結果，選擇束號碼校正值的第2選擇部(第2選擇裝置)15；進行第2選擇部15的選擇控制的「與」電路16；將束號碼運算部運算得的束號碼和第2選擇部(第2選擇裝置)15所選擇的校正值相加，運算最終的束號碼的第2束號碼運算部(第2束號碼運算裝置)17；對第1束號碼運算部13運算出的束號碼和控制寄存器18中已存儲的束號碼選擇其中之一的第3選擇部(第3選擇裝置)19；選擇用於存儲到控制寄存器18中的最終的束號碼的第4選擇部(復位裝置)20。
第1選擇部12當原來的束號碼在寄存器更名指令的下限束號碼與上限束號碼之間時，選擇寄存器更名指令的循環移位量輸出，若是輸入的束號碼在寄存器更名指令的下限束號碼與上限束號碼之間時，則輸出零。
第1束號碼運算部13根據控制寄存器18中存儲的束號碼，引入第1選擇部12的選擇結果進行運算。
「與」電路16，當輸入的束號碼在下限束號碼與上限束號碼之間，且第1束號碼運算部13運算出的束號碼比寄存器更名指令的下限束號碼小時，輸出1，此外則輸出「0」。
第2選擇部15，當「與」電路16的輸出為「0」時輸出「0」，當「與」電路16的輸出為「1」時，將從寄存器更名指令的上限束號碼引出下限束號碼的值加上「1」的值(To-From+1)輸出。
第3選擇部19，在執行寄存器更名指令時選擇第2束號碼運算部17運算出的束號碼，而在執行此外的指令時選擇控制寄存器18中存儲的束號碼。
第4選擇部20，在發布寄存器更名指令時，暫時地使控制寄存器18初始化，在此外的時間則原樣地選取第3選擇部19所選擇的束號碼。在初始化之際，將輸入的束號碼原樣地存儲於控制寄存器18。
在此，控制寄存器18對應於復位裝置，第2束號碼運算部17與第3選擇部19則對應於控制寄存器設定裝置。
下面，作為寄存器更名的一個例子，如圖16所示，取下限束號碼From為3、上限束號碼To為b、循環移位量Shift為3時的例子，來說明圖15的更名裝置的處理作業。圖16的控制寄存器中存儲著物理地址的束號碼。
圖15的更名裝置進行如下的4種處理作業即當(1)循環移位信息設定時的處理，(2)循環移位指令未執行時的處理，(3)在循環移位指令執行時，在指定的束號碼在下限束號碼與上限束號碼之間的情形下的處理，而在(4)當循環移位指令執行時，在指定的束號碼不在下限束號碼和上限束號碼之間的情形下的處理。
首先說明循環移位信息設定時的處理作業。在發布循環移位指令後，於循環移位作業進行之前，第4選擇部20使控制寄存器18的內容初始化。具體地說，對於進行循環移位範圍內的束使邏輯寄存器號碼與物理寄存器號碼相一致，而對於此外的範圍內的束則不變更控制寄存器18的值。結果如圖16(b)所示。邏輯地址的束號碼與物理地址的束號碼一致。
其次說明未執行循環移位指令時的處理作業。此時，第3選擇部19由於選擇控制寄存器18中存儲的束號碼，控制寄存器18的數據無變化。
再來說明當執行循環移位指令時，在原來的束號碼不在下限束號碼和上限束號碼之間的情形下(圖16的束號碼為0～2與c～f)的處理作業。此時，第1選擇部12輸出「0」，第1束號碼運算部13將控制寄存器18中存儲的束號碼原樣地輸出。此外，由於第1判定部11的輸出為「0」，「與」電路16的輸出成為零，第4選擇部20輸出「0」。
然後說明當執行循環移位指令時，在原來的束號碼存在於下限束號碼和上限束號碼之間的情形的處理操作。此時，第1判定部11輸出「1」，第1選擇部12輸出「3」，第1束號碼運算部13輸出從控制寄存器18中存儲的束號碼減去「3」的值。這樣，第1束號碼運算部13的輸出便如圖16(c)所示。
第2判定部14當第1束號碼運算部運算出的束號碼為「0」、「1」與「2」中之一時便輸出「0」，其他情形下則輸出「1」。
當從第2判定部14輸出「0」時，第2選擇部15便把對上限束號碼「b」減去下限束號碼「3」的值加「1」的值(11-3+1＝9)輸出。在第2判定部14輸出「1」後，第2選擇部15則輸出「0」。
第2束號碼運算部17當第1束號碼運算部13運算出的束號碼為「0」、「1」、「2」時，把在這些值上加「9」的值「9」、「a」、「b」分別輸出。此外，第1束號碼運算部13運算出的束號碼為「3」～「8」時則將其原樣地輸出。據此，控制寄存器18的內容便如圖16(d)所示。
這樣，本實施形式在執行寄存器更名指令時，在把循環移位範圍內的束初始化後，根據寄存器更名指令的循環移位量、下限束號碼與上限束號碼，可通過硬體進行束的循環移位，因而即使在束之間不進行數據的交換，也能設定新的束號碼。從而不需要跨接於各束之間的布線，能減少布線量，同時能進行高速處理。
在圖15的更名裝置組裝到處理器內部的情形，最好使更名裝置進行與流水線作業相配合的作業。圖17是示明處理器進行流水線作業時更名裝置作業狀態的框圖。此例表明的是在4個循環下循環移位束的內容。
圖17的更名裝置除具有用於與流水線各階段同步的寄存器堆21這一點外，與圖15的裝置有同樣的結構，可與圖15相同能簡化電路結構而且可以高速操作。
這樣，圖17的更名裝置由於設置於裝置內部的寄存器堆21與系統時鐘同步，因而即使是門的級數多，也能保障同步、穩定作業和容易高速地與時鐘對應。
權利要求
1.一種設定物理寄存器號碼與邏輯寄存器號碼對應關係的更名裝置，包括存儲物理寄存器號碼與邏輯寄存器號碼對應關係的控制寄存器；在發布的指令序列中包含有設定物理寄存器號碼與邏輯寄存器號碼對應關係的指令時，根據此指令的內容進行上述控制寄存器設定的控制寄存器設定裝置。
2.權利要求1所述的更名裝置，其中所述控制寄存器分成以多個物理寄存器或邏輯寄存器為單位的多個存儲體，而所述控制寄存器設定裝置則以上述存儲體為單位使物理寄存器號碼與邏輯寄存器號碼相對應。
3.權利要求2所述的更名裝置，其中所述控制寄存器設定裝置根據設定上述對應關係的指令，就上述多個存儲體之中的至少一部分設定物理寄存器號碼與邏輯寄存器號碼的對應關係。
4.權利要求2所述的更名裝置，其中所述控制寄存器設定裝置根據設定上述對應關係的指令，將前述多個存儲體分成兩個以上的組，相對於每個組分別設定物理寄存器號碼與邏輯寄存器號碼的對應關係。
5.權利要求2所述的更名裝置，其中所述設定對應關係的指令是相對於前述控制寄存中的任意存儲體，能分別指定其各個之中物理寄存器號碼與邏輯寄存器號碼對應關係的指令。
6.權利要求1所述的更名裝置，其中所述控制寄存器具有第1、第2與第3寄存器部，上述控制寄存器設定裝置根據前述第1寄存器部的內容進行物理寄存器號碼與邏輯寄存器號碼的對應，將此結果寫入上述第2寄存器部中，然後把此第2寄存器部的內容寫入前述第1與第3寄存器部。
7.權利要求6所述的更名裝置，其中設定所述對應關係的指令包括根據前述第1寄存器部的內容進行物理寄存器號碼與邏輯寄存器號碼的對應而將其結果寫入所述第2寄存器部中的指令；將此第2寄存器部的內容寫入前第1與第3寄存器部中的指令。
8.權利要求7所述的更名裝置，其中設有根據上述第3寄存器部的內容，存儲物理寄存器號碼與邏輯寄存器號碼對應關係的存儲裝置。
9.權利要求8所述的更名裝置，其中所述控制寄存器設定裝置對於以多個邏輯寄存器為單位的存儲體的每一個，將邏輯寄存器號碼與物理寄存器號碼的對應關係存儲於所述存儲裝置中。
10.權利要求8所述的更名裝置，其中所述控制寄存器設定裝置對於以多個物理寄存器為單位的存儲體的每一個，將物理寄存器號碼與邏輯寄存器號碼的對應關係存儲於所述存儲裝置中。
11.一種具有寄存器的更名功能、進行軟體流水線化的處理器，它根據權利要求1所述更名裝置設定的物理寄存器號碼進行存儲器存取。
12.一種設定物理寄存器號碼與邏輯寄存器號碼對應關係的更名裝置，包括對於以多個物理寄存器或邏輯寄存器為單位的許多存儲體的每個，存儲物理寄存器號碼與邏輯寄存器號碼的對應關係的控制寄存器；在發布的指令中包含有將以上述存儲體為單位的物理寄存器號碼和邏輯寄存器號碼的對應關係加以變更的對應關係變更指令的情況下，使對應於此指令指示的存儲體的上述控制寄存器內容復位的復位裝置；根據上述對應關係變更指令指示進行對應關係變更的存儲體種類的有關信息以及有關對應關係變更量的信息，於復位的上述控制寄存器中設定新值的控制寄存器設定裝置。
13.權利要求12所述的更名裝置，其中所述對應關係變更指令指示表明對應關係變更量的上述存儲體的循環移位量以及進行循環移位的下限存儲體與上限存儲體。
14.權利要求13所述的更名裝置，其中包括第1判定裝置，判定預先指定的原來的存儲體號碼是否包含在前述對應關係變更命令指示的下限存儲體號碼與上限存儲體號碼之間；根據上述第1判定裝置的判定結果設定存儲體循環移位量的第1選擇裝置；計算與前述原來的存儲體號碼相對應的新的存儲體號碼的第1存儲體號碼運算裝置；第2判定裝置，判定計算得到的新的存儲體號碼是否是比上述對應關係變更指令指示的下限存儲體的存儲體號碼更小的號碼；根據上述第2判定裝置的判定結果選擇存儲體號碼校正值的第2選擇裝置；將上述存儲體號碼運算裝置計算得到的存儲體號碼和上述第2選擇裝置所選擇的校正值相加，計算最終的存儲體號碼的第2存儲體號碼運算裝置；對上述第1存儲體號碼運算部13計算出的存儲體號碼和上述控制寄存器已存儲的存儲體號碼選擇其中之一的第3選擇裝置，而前述復位裝置當發布所述對應關係變更指令時，在進行存儲體號碼循環移位之前，根據前述原來的存儲體號碼將所述控制寄存器的內容初始化，而在此外的時間則將上述第3選擇裝置所選擇的存儲體號碼存儲於上述控制寄存器內。
15.權利要求14所述的更名裝置，其中所述第1選擇裝置當判定前述原來的存儲體號碼包含在上述對應關係變更指令指示的下限存儲體號碼與上限存儲體號碼之間時，輸出前述對應關係變更指令指示的循環移位量，在此之外時輸出零；上述第2選擇裝置當由前述第1判定裝置判定出包含在下限存儲體號碼與上限存儲體號碼之間的結果，而且由前述第2判定裝置判定出是比下限存儲體的存儲體號更小的號碼時，則根據上述對應關係變更指令指示的下限存儲體號碼與上限存儲體號碼選擇校正值；上述第3裝置在前述對應關係變更命令發布後，將新的存儲體號碼存儲於前述存儲體號碼存儲裝置中之前選擇由前述第2存儲體號碼運算裝置計算出的存儲體號碼，除此之外則選擇存儲於所述控制寄存器中的存儲體號碼。
16.一種具有寄存器的更名功能、進行軟體流水線化的處理器，它根據權利要求12所述的更名裝置設定的物理地址號碼，進行存儲器的存取。
17.一種具有寄存器的更名功能、進行軟體流水線化的處理器，它根據權利要求14所述的更名裝置設定的物理地址號碼，進行存儲器的存取，而上述的復位裝置、控制寄存器設定裝置、第1判定裝置、第1選擇裝置、第1存儲體號碼運算裝置、第2判定裝置、第2選擇裝置、第2存儲體號碼運算裝置以及第3選擇裝置，與處理器的流水線作業相配合，進行各自的處理。
18.權利要求17所述的處理器，其中配備有用於使前述更名裝置與處理器的流水線作業同步的寄存器堆。
全文摘要
本發明提供了不使硬體變得複雜且能進行靈活性的寄存器更名處理的更名裝置及處理器,該處理器包括指令存儲器(1)、取指令單元(2)、解碼單元(3)、執行後述的更名指令的更名控制單元(RCU)(4)、更名控制寄存器(RCR)(5)、執行解碼指令的運算處理單元(ALU)7。根據用於指定物理寄存器號碼與邏輯寄存器號碼對應關係的專用指令即寄存器更名指令,相對於控制寄存器內任意的束為每個束指定物理寄存器號碼與邏輯寄存器號碼的對應關係。從而可以不增加指令數,並抑制流水線氣泡的發生。
文檔編號G06F9/38GK1348132SQ0114066
公開日2002年5月8日 申請日期2001年9月20日 優先權日2000年9月28日
發明者國松敦, 渡邊幸男 申請人:株式會社東芝