I²C總線應用的信號緣變化率控制的製作方法

2023-05-29 22:03:11

專利名稱：I2C總線應用的信號緣變化率控制的製作方法
技術領域：
本發明涉及集成電路間通信(I2C)電路的信號緣變化率控制。 本發明尤其涉及為希望使用寬範圍電源電壓的I2C設備提供信號緣 變化率控制。
背景技術：
集成電路間總線，即公知的I2C ( "eye-squared-see")總線， 是在系統中的集成電路之間提供通信連結的控制總線。由Philips在 80年代前期開發的這種帶有軟體定義協議的簡單雙線總線己經發展 成系統控制的事實上的世界範圍標準，其進入了從溫度傳感器和電壓 電平轉換器到EEPROM、通用1/0、 A/D和D/A轉換器、CODEC、 和微控制器的所有種類的設備。標題為"Two-Wire Bus-System Comprising a Clock Wire and Data Wire for Interconnecting a Number of Stations"的Moelands等人的US專利4，689，740描述了一種計算 機系統，其包括通過時鐘總線和數據總線互連的許多工作站，其中所 述兩條線構成了由工作站在總線上生成的信號的有線邏輯功能，所述 專利文件通過引用整體併入本文。
有幾個原因可以解釋為什麼I2C總線已經存在了超過20年。首 先，該總線的性能不斷改進，如今提供了 3個級別的數據傳輸率100 kbps的標準模式、400 kbps的快速模式、和3.4 Mbps的高速模式。 新近引入的集線器、總線中繼器、雙向開關和多路復用器增加了該總 線所能支持的設備數，使得總線的容量遠超其原始的400pF的最大 值。此外，軟體控制的衝突檢測和仲裁(機制)即使在複雜的系統中也能夠避免數據劣化並確保可靠的性能。除性能之外，其使用也很方 便。兩條簡單的線把所有晶片連接成一個系統。任何^C設備都可連接到通用Pc總線，並且任何主設備都可與任何從設備交換數據。軟體控制的尋址方案消除了對地址解碼硬體的需求，並且無需設計和調試外部控制邏輯，因為其已在Pc協議中提供。設計者只需簡單地把新設備和功能加入現有總線中就能夠迅速地從框圖前進至最終的硬體。Pc總線還能節省空間並降低總體成本。兩線結構意味著更少的走線，因此PCB能夠做得更小。由於走線更 少並且需要檢驗的信息源更少，因此調試和測試也更容易。隨著該系 統數代的發展，I2C設備能夠被更容易地添加或移除而不影響系統的 其它部分。在I2C總線和其它總線內發送信號時，將從設備輸入到設備輸 出過程中的噪聲傳播降至最低是很重要的。舉例來說，輸入的同時切 換會隨著輸入從一個邏輯狀態向另一個的轉換而產生噪聲，例如在從 邏輯"0"和邏輯"1"轉換的情況。信號緣變化率控制通常用於最小 化輸出噪聲的可能性。加入延遲，以使得在輸入中引入的瞬態噪聲(如 瞬時擾動、開關噪聲等)之後經過了足夠的時間輸出才轉換成不同的 邏輯狀態。在某些I2C應用中，用於I2C輸出的信號緣變化率控制使用電容 反饋來延緩下降沿。 一種方法是創建恆定的信號緣變化率，其需要與 反饋電容連接的固定電流源來把下降沿設為固定的dv/dt。另一種控 制信號緣變化率的方法不消耗靜態電流，其使用電阻來限制充電電 流。此方法導致RC型的邊緣控制。在一個示例應用中，信號緣變化率控制方法使用消耗靜態電流 的電流鏡。由於固定的dv/dt比率(即，當Vdd較大時，從0.711^(！(1 到0.3*Vdd的轉換需要更長時間)，此方法還會使下降時間作為總線 電壓的函數而變化。參考圖1，該圖表示IC (集成電路)信號緣變化率的控制方法。 所示為輸入電壓Vin和輸出電壓Vcjut相對上升/下降時間的示例波形 圖。兩個示例中的輸入信號輸入約為2.25V和約為5.5V的輸入電壓(125， 130) ， 二者均在約為3.52pS的Ti處從邏輯"1"變為邏輯 "0"。在預定的延遲之後，輸出響應從高到低變化。波形125，的延 遲明顯小于波形130，的延遲。波形125，在約3.6nS處經過Tdelayl25 =(T2誦TP即Tdelayl25= (3.60{aS —3.52pS) =0.08pS從高變成低。 波形130，在約3.75pS處經過Tdelayl30= (T3-T][)即Tdelayl30 = (3.52pS —3.75pS) =0.23pS從高變成低。125，和130，的延遲之差約 為0.15[iS。另一方面在另外一個示例應用中(即RC信號緣變化率控制)， 一旦轉換完成，受電阻限制的電流就沒有靜態電流。然而因為可用的 充電電流是Vdd的函數，所以從0.7*Vdd到0.3*Vdd的轉換會隨著 Vdd的增大而提速，並且在輸出開始下降之前的延遲會隨著Vdd的 減小而迅速增大。在把一個^C部件用於多種應用的情況下，此類在 上升時間和下降時間上的變動會限制該部件的通用性。參考圖2，該圖表示RC信號緣變化率控制方法。所示為輸入電 壓Vin和輸出電壓V。ut相對上升/下降時間的示例波形圖。兩個示例 中的輸入信號輸入約為2.25V和約為5.5V的輸入電壓(225， 230)， 二者均在約為3.52|iS (示為T4)處從邏輯"1"變為邏輯"0"。在 預定的延遲之後，輸出響應從高到低變化。波形225，的延遲明顯大 于波形230'的延遲。波形225，在約3.64pS處經過Tdelay225，= (T4-T5)即Tdelay225，= (3.64pS —3.52(iS) =0.12(iS從高變成低。 波形230，在約3.75|aS處經過Tdelay230，= (T6-T4)即Tdelay230， =(3.57|iS —3.52pS) =0.05|iS從高變成低。225，和230，的延遲之差 約為0.07fiS。需要一種適用於I2C部件的電路，其能夠使得相同的部件可用 於寬範圍的電源電壓，並且在保留信號緣變化率控制降低噪聲益處的 同時具有最小化的傳播延遲，並且還在功率敏感的應用比如可攜式手 持設備中具有零靜態功率。發明內容本發明已被證明適用於I2C設備，其需要能夠在寬範圍的操作條件如電源電壓上保持性能的器件。本發明將電阻電容信號緣變化率 控制方法的零靜態功率與電流鏡控制的輸出下降沿控制方法的更快 啟動特性結合。本發明還能在寬Vdd範圍上產生更恆定的轉換時間。在一個示例實施例中，用於i2c總線應用的信號緣變化率控制電路裝置包括第一電路級，其響應所接收信號的狀態轉換。第二電路 級響應所接收信號的狀態轉換。第二電路級包括驅動電路，該驅動電路響應於所接收信號的狀態轉換而激活來為I2C總線提供邊緣轉換 信號；採用調節電路來控制驅動電路並調節邊緣轉換信號的轉換速 率。該轉換速率大於在第一電路級接收的信號的轉換速率，並且小於 I2C總線上為通信而指定的最大轉換速率、並大於其最小轉換速率。在另一個示例實施例中，存在一種用於串行通信總線應用的信 號緣變化率控制電路裝置。該裝置包括第一部件，其響應所接收信號 的狀態轉換。存在第二部件，其響應所接收信號的狀態轉換。第二部 件包括響應於所接收信號的狀態轉換而激活來為I2C總線提供邊緣 轉換信號的部件，和用來控制驅動電路並調節邊緣轉換信號的轉換速 率的部件。該轉換速率大於所接收信號的轉換速率，並且小於串行通 信總線上為通信而指定的最大轉換速率、並大於最小轉換速率。在另一個示例實施例中，存在一種用在I2C總線中的信號緣變 化率控制電路。該電路包括一個分阻器，其具有第一端子、分阻端、 和第二端子。存在第一NMOS電晶體，其具有源極、漏極、和門極， 以及第一PMOS電晶體，其具有源極、漏極、和門極；第一NMOS 和第一 PMOS電晶體的漏極彼此連接；第一 PMOS電晶體的源極連 接到分阻器的分阻端；第一 PMOS電晶體的門極連接到分阻器的第 二端子；並且第一 NMOS電晶體的源級接地。該實施例還包括具有 源極、漏極、和門極的第二 NMOS電晶體，以及具有源極、漏極、 和門極的第二 PMOS電晶體。第二 PMOS電晶體的門極在輸入端連 接到第二NMOS電晶體的門極，第二PMOS電晶體的漏極連接到分 阻器的第一端子，第二NMOS電晶體的漏極連接到分阻器的第二端 子。還有具有源極、漏極、和門極的第三NMOS電晶體。具有第一 端子和第二端子的電容的第一端子連接到第三NMOS電晶體的門極和分阻器的第二端子。該電容的第二端子在輸出端連接到第三NMOS 電晶體的漏極，並且第三NMOS電晶體的源級接地。ESD保護電路 處在輸出端和第一 N M O S電晶體的門極之間。本發明的上述概要並非意在代表本發明的每個公開實施例或每 個方面。其它方面和示例實施例在後面的附圖和詳細說明中提供。


結合附圖來對如下本發明各種實施例的詳細說明進行考慮將能更透徹地理解本發明，其中圖1 (現有技術)表示IC信號緣變化率控制的採樣波形；圖2 (現有技術)表示RC信號緣變化率控制的採樣波形；圖3圖示一種根據本發明實施例的用於信號緣變化率控制的電路；圖4表示根據本發明實施例的一種示例電路的採樣波形；以及圖5表示根據本發明實施例的在變化的電源電壓和變化的電容負載下輸出信號的採樣波形。
具體實施方式
本發明己被證明適用於I2C設備，其需要能夠在寬範圍的操作 條件如電源電壓和溫度上保持性能的器件。本發明將電阻電容(RC) 信號緣變化率控制方法的零靜態功率與電流鏡控制的(IC)輸出下降 沿控制方法的更快啟動特性結合。本發明還能在寬Vdd範圍上產生 更恆定的轉換時間。在根據本發明的示例實施例中，信號緣變化率控制電路包括第 一電路級。該第一電路級響應於在輸入端接收的信號的狀態轉換。第 二電路級響應所接收信號的狀態轉換。第二電路級包括驅動電路。該 驅動電路響應於所接收信號的狀態轉換而激活來為I2C總線提供邊 緣轉換信號。採用調節電路來控制驅動電路並調節邊緣轉換信號的轉 換速率。期望該轉換速率大於在第一電路級的輸入端接收的信號的轉 換速率。然而，該轉換速率應當大於I2C總線上為通信而指定的最小轉換速率、並小於其最大轉換速率。在該邊緣控制電路中，所述調節電路響應於連接到驅動電路的 輸出的反饋信號。對於一種特定的總線應用比如"C，驅動電路可以 連接到PC總線上。對於其它的應用，驅動電路和調節電路可以共有 至少一個電路節點。調節電路還能夠為邊緣轉換信號提供轉換速率作為第二電路級的電路參數，所述轉換速率獨立於I2C總線的負載參 數，並且獨立於第二電路級以外的電路元件參數。另外，調節電路能夠為邊緣轉換信號提供轉換速率作為第二電路級的電路參數，該轉換 速率獨立於為第二電路級供電的電源節點所提供的電源電壓中的電壓和電流變化。所述的信號緣變化率控制電路還可以包括其它特徵。第二電路 級可以包括電流分流電路，其通過把過量的電流從驅動電路中分流出 來而提供與所接收信號的狀態轉換一致的響應。該電流分流電路還可 以包括分壓電路和電流開關電路，該電流開關電路響應於分壓電路節 點上出現的電壓變化而激活。調節電路響應於依次連接到驅動電路的輸出的反饋信號，其中 該反饋信號連接至電流分流電路以易於對邊緣轉換信號的轉換速率進行調節。在一個特定的示例實施例中，第二級包括基於RC的電路，該電路提供對所接收信號的狀態轉換的快速響應以激活驅動電路。應當注意到，在Pc總線中至少有兩條線。Pc通過允許經由主動下拉或被動上拉來發送信號而提供被動通信。根據本發明的電路裝 置適用於I2C總線和對應於第一電路級和第二電路級的一個或多個 附加電路。在描述元件的布置時，讀者應當注意到，在MOS器件中，對於 P-MOS器件，其源級連接在較高電勢(如Vdd)而漏極連接在較低 電勢。對於N-MOS器件，其源級連接至較低電勢(如V^)而漏極 連接至較高電勢。源級和漏極的電氣特性是相似的。在MOS電晶體 中為方便通常把源級和漏極稱為源/漏或S/D端。參考圖3。在根據本發明的示例實施例中，在信號緣變化率控制 電路中，電阻一電容信號緣變化率控制電路中的電阻被電流源代替，該電流源僅在輸出的下降沿期間接通。該電流源包括兩個電阻和兩個 有源電晶體。電路300包括輸入端10和輸出端20以及子電路310。 P型晶體 管M1的門極連接至N型電晶體M3的門極。這些門極連接至輸入端 10。 Ml的源級連接至Vdd (70) 。 M3的源級接地(65)。子電路 310連接至Ml的漏極(5)和M3的漏極(15)。附加端25和35 分別連接至電容C0和ESD保護。子電路310包括配置為分阻器的電 阻R1和R2。電晶體M0和M2連接至分阻器。在節點5處，Ml的 漏極連接至R1。在連接點15處，M3的漏極連接至R2。電阻R1和 R2連接在Rdiv(60)處。電晶體M0是P型。M0的源級連接至Rdiv。 M0和M2的漏極連接在另一節點55。 M2的源級接地(65)。此外， 在連接點15處，除了連接到R2，連接點15也連接至電晶體MO的 門極。在節點25處，電容CO的第一端子連接至電晶體MO的門極以 及N型電晶體M4的門極。電晶體M4的漏極連接至與輸出端20連 接的電容CO的第二端子。電晶體M4的源級接地(65)。在節點35 處，靜電保護電路(ESD)模塊的第一端子連接至電晶體M2的門極。 ESD保護電路的第二端子45連接至輸出端20。所述ESD保護可以 是任何適用於構成本發明的給定處理技術的電路。在操作中，電阻R1、 R2與電晶體M0、 M2—起取代輸出信號 緣變化率控制電路中的單個電阻。電阻R2位於電晶體MO的源級和 門極節點之間，這樣當電流流經R2使得電壓降至等於MO的門限電 壓時，MO導通，從而形成經R1、 MO、和M2到地的電流路徑。只 要輸出為高，則M2就會導通。當分阻器Rl和R2上的電壓降足夠 大使得R2上的電壓降等於MO的門限電壓時，MO開始為R2分流， 經M2接地。這增大了R1上的電壓降。這樣，在R1和R2上的電壓 增至超過達到R2上M0的門限電壓所需的最小值的過程中，R2中的 電流幾乎保持恆定。因此進入用於拉低輸出電壓的輸出電晶體的門極 的電流將獨立於Vdd而幾乎是恆定的。選擇大小合適的M2以便能 夠保持導通直到輸出降至門限電壓附近，此時隨著輸出電晶體門極完 全充電至電源電壓，M2斷開並且電流降至零。參考圖4。可以觀察到根據本發明的示例實施例的輸入/輸出特性。繪製了在約為10pF的固定負載電容、和從2.3V到5.5V的變化 Vdd條件下的Vin和Vout相對於時間(nS)的曲線圖。曲線410示 出在許多Vdd下的Vin，而曲線410a示出相應Vin的Vout。 Tdelay(Tout—Tin) = (3.62(^S — 3.52^iS)。在根據一定範圍的Vdd所繪 的曲線中，輸入和輸出之間的Tdeiay變化並不明顯。這樣，本發明 提供了受電源電壓影響較小的邊緣控制。參考圖5。在根據本發明的一個示例實施例中，在從100pF到 4000pF的變化負載電容以及從大約2.3v到大約3.5v的Vdd範圍內， 曲線510表現了在大約3.7 (iS內從低到高(TST)以及從高返回低(TFN)的切換中的相似延遲特性。為了實現與串行總線應用特別是I2C總線相關的信號緣變化率 控制，使用者無需受到在圖3中描繪的電路裝置的限制。在另一個根 據本發明的示例實施例中，一種用於總線上的串行通信的信號緣變化 率控制電路裝置可以包括第一部件，其響應於所接收信號的狀態轉 換。第二部件響應於所接收信號的狀態轉換。第二部件包括響應於 狀態轉換而激活來為I2C總線提供邊緣轉換信號的部件，和控制驅動 電路並調節邊緣轉換信號的轉換速率的部件。該轉換速率大於所接收 信號的轉換速率，並且小於串行通信總線上為通信而指定的最大轉換 速率、並大於最小轉換速率。所述串行通信總線可以包括如Pc總線 的總線。儘管已經參考幾個特定的示例實施例說明了本發明，但本領域 的技術人員將會認識到，在不脫離由權利要求所闡明的本發明精神和 範圍的前提下可以對本發明做出很多改變。
權利要求
1.一種用於I2C總線應用的信號緣變化率控制電路裝置(300)，該裝置包括第一電路級(5，10，15)，其響應所接收信號的狀態轉換；和第二電路級(310，25，20，35，45)，其響應所接收信號的狀態轉換，並且所述第二電路級包括驅動電路(M4)，該驅動電路響應於所接收信號的狀態轉換而激活來為I2C總線提供邊緣轉換信號，以及調節電路(310)，其適合於控制所述驅動電路並調節邊緣轉換信號的轉換速率，其中所述轉換速率大於在所述第一電路級接收的信號的轉換速率，並且大於I2C總線上為通信而指定的最小轉換速率、並小於其最大轉換速率。
2. 如權利要求1所述的信號緣變化率控制電路裝置，其中所述 調節電路響應於依次連接到所述驅動電路的輸出的反饋信號(CO)。
3. 如權利要求1所述的信號緣變化率控制電路裝置，其中所述 驅動電路被連接到I2C總線上。
4. 如權利要求1所述的信號緣變化率控制電路裝置，其中所述 驅動電路和調節電路共享至少一個電路節點(15)。
5. 如權利要求l所述的信號緣變化率控制電路裝置，其中所述 調節電路為邊緣轉換信號提供作為所述第二電路級的電路參數的函 數、並且獨立於^C總線的負載參數的轉換速率。
6. 如權利要求1所述的信號緣變化率控制電路裝置，其中所述 調節電路為邊緣轉換信號提供作為所述第二電路級的電路參數的函 數、並且獨立於所述第二電路級以外的電路元件參數的轉換速率。
7. 如權利要求l所述的信號緣變化率控制電路裝置，其中所述調節電路為邊緣轉換信號提供作為所述第二電路級的電路參數的函 數、並且獨立於為所述第二電路級供電的電源節點所提供的電源水平 的電壓和電流變化的轉換速率。
8. 如權利要求1所述的信號緣變化率控制電路裝置，其中所述 第二電路級還包括電流分流電路，其通過把過量的電流從所述驅動電 路中分流出來而提供與所接收信號的狀態轉換一致的響應。
9. 如權利要求8所述的信號緣變化率控制電路裝置，其中所述 電流分流電路包括分壓電路(Rl， R2)和電流開關電路(M0， M2)， 其中所述電流開關電路響應於分壓電路的節點(Rdiv)上出現的電壓 變化而激活。
10. 如權利要求8所述的信號緣變化率控制電路裝置，其中所述 調節電路(310)響應於依次連接到所述驅動電路的輸出的反饋信號， 其中該反饋信號連接到電流分流電路以易於對邊緣轉換信號的變化 速率進行調節。
11. 如權利要求8所述的信號緣變化率控制電路裝置，其中所述 第二電路級還包括基於RC的電路，該電路提供對所接收信號的狀態 轉換的快速響應以激活所述驅動電路。
12. 如權利要求8所述的信號緣變化率控制電路裝置，其中PC 總線具有至少有兩條線，並且通過允許經由主動下拉或被動上拉來發 送信號而提供被動通信。
13. 如權利要求8所述的信號緣變化率控制電路裝置，其中^C 總線具有至少有兩條線，並且通過允許經由被動上拉來發送信號而提供被動通信。
14. 如權利要求1所述的信號緣變化率控制電路裝置，還包括 I2C總線和至少一個包括對應於所述第一級和第二電路級的附加電 路。
15. —種用於串行通信總線應用的信號緣變化率控制電路裝置， 該裝置包括第一部件，其響應於所接收信號的狀態轉換；和第二部 件，其響應所接收信號的狀態轉換，其中所述第二部件包括響應於所 接收信號的狀態轉換而激活來為I2C總線提供邊緣轉換信號的部件，和控制驅動電路並調節邊緣轉換信號的轉換速率的部件，其中該轉換 速率大於所接收信號的轉換速率，並且大於串行通信總線上為通信而指定的最小轉換速率、並小於其最大轉換速率。
16. 如權利要求15所述的信號緣變化率控制電路裝置，其中所 述串行通信總線是12(3總線。
17. —種用在I2C總線中的信號緣變化率控制電路(310)，該 電路包括分阻器(R1，R2)，其具有第一端子(5)、分阻端(Rdiv)、 和第二端子(15， 25);以及第一NMOS電晶體(M2)，其具有源 極、漏極、和門極端子，和第一PMOS電晶體(M0)，其具有源極、 漏極、和門極端子；第一NMOS和第一PMOS電晶體的漏極端子彼 此連接(55);第一 PMOS電晶體的源極端子連接到分阻器的分阻 端(60);第一PMOS電晶體的門極連接到分阻器的第二端子(15); 並且第一NMOS電晶體的源級接地(65)。
18. 如權利要求17所述的信號緣變化率控制電路，還包括，具 有源極、漏極、和門極端子的第二NMOS電晶體(M3)，以及具有 源極、漏極、和門極端子的第二PMOS電晶體(M1)，其中第二 PMOS 電晶體(Ml)的門極在輸入端連接到第二 NMOS電晶體(M3)的 門極，第二 PMOS電晶體的漏極連接到分阻器的第一端子(5)，第 二NMOS電晶體的漏極連接到分阻器的第二端子(15);具有源極、漏極、和門極端子的第三NMOS電晶體(M4);具有第一端子(25) 和第二端子(20)的電容，該電容的第一端子連接到第三NMOS晶 體管的門極和分阻器的第二端子，該電容的第二端子在輸出端(20) 連接到第三NMOS電晶體的漏極，第三NMOS電晶體的源級接地 (65) ; ESD保護電路處在輸出端和第一NMOS電晶體的門極(35， 45)之間。
全文摘要
與示例實施例一致，用於I2C總線應用的信號緣變化率控制電路裝置(300)包括第一電路級(10，M1，M3)，該第一電路級響應所接收信號的狀態轉換。第二電路級(310，25，20，35，45，M4，ESD)響應所接收信號的狀態轉換，並且包括驅動電路(M4)，其響應於所接收信號的狀態轉換而激活來為I2C總線提供邊緣轉換信號，以及調節電路(310，R1，R2，M0，M2)，其用來控制驅動電路並調節邊緣轉換信號的轉換速率，其中所述轉換速率大於在第一電路級所接收信號的轉換速率，並且大於I2C總線上為通信而指定的最小轉換速率、並小於其最大轉換速率。
文檔編號H03K17/16GK101228693SQ200680010539
公開日2008年7月23日 申請日期2006年2月24日 優先權日2005年2月25日
發明者約瑟夫·魯託夫斯基, 達夫·厄勒, 阿爾瑪·安德森 申請人:皇家飛利浦電子股份有限公司