集成n型和p型金屬柵電晶體的製作方法

2023-05-30 04:16:26 2

專利名稱：集成n型和p型金屬柵電晶體的製作方法
技術領域：
本發明的實施方案涉及互補金屬氧化物半導體(CMOS)器件的製造。更具體地說，本發明的實施方案涉及在單個CMOS器件中集成N型和P型金屬柵電晶體。
背景技術：
用現有技術半導體工藝製造的現有技術CMOS器件一般具有多晶矽柵結構。然而，多晶矽可能易受耗盡效應影響，而耗盡效應可能增加CMOS器件中總的柵電介質厚度。此外，隨著有效的物理柵電介質厚度減小，多晶矽耗盡成比例地影響總的電介質厚度。因此，為了測算(scale)柵氧化物厚度，希望消除多晶矽耗盡。
另一方面，金屬柵不像多晶矽那樣容易受耗盡的影響，從很多方面來說都比多晶矽更適於形成柵結構。然而，典型的現有技術的半導體工藝沒有將n型和p型金屬柵合併在同一器件或集成電路中。這部分是由於開發這樣的半導體工藝的複雜性和成本，所述工藝能夠可靠地將不同類型的金屬柵結構沉積到同一半導體器件或集成電路中。


在附圖中以示例而非限制的方式圖示了本發明的實施方案，其中相同的標號代表相似的元素，在附圖中圖1圖示了根據一個實施方案，電晶體在沉積ILD0後的狀態。
圖2圖示了根據一個實施方案，電晶體在ILD0回拋(polish-back)後的狀態，以露出多晶矽柵結構。
圖3圖示了根據一個實施方案，電晶體在選擇性的n型多晶(poly)蝕刻後的狀態。
圖4圖示了根據一個實施方案，電晶體在沉積n型金屬後的狀態。
圖5圖示了根據一個實施方案，電晶體在拋光所述n型金屬後的狀態。
圖6圖示了根據一個實施方案，電晶體在選擇性地蝕刻p型多晶矽後的狀態。
圖7圖示了根據一個實施方案，電晶體在沉積p型金屬後的狀態。
圖8圖示了根據一個實施方案，電晶體在拋光所述p型金屬後的狀態。
圖9圖示了根據一個實施方案的完成後的電晶體。
圖10圖示了根據一個實施方案，電晶體在可選的注入(implant)圖案形成(patterning)後的狀態圖11圖示了電晶體在n型注入和可選的灰化(ash)後的狀態。
圖12圖示了電晶體在第二次選擇性的n型多晶矽蝕刻後的狀態。
具體實施例方式
這裡所描述的發明的實施方案涉及半導體製造。更具體地說，所描述的發明的實施方案涉及將n型和p型金屬柵電晶體集成在同一互補金屬氧化物半導體(CMOS)器件或集成電路內。
為了製造可以避免柵耗盡效應的CMOS器件和集成電路，本發明的實施方案將n型和p型金屬柵合併到同一CMOS器件或集成電路中。
圖1圖示了根據一種實施方案，在沉積了ILD0(「層間電介質」)後的、包含p型電晶體和n型電晶體的CMOS器件的橫截面。在圖1中，使用標準CMOS工藝技術來製造多晶矽柵電晶體105、110，以防止在多晶矽柵電極上形成矽化物。氮化物硬掩模115在矽化物生成期間用來保護柵結構，並且ILD0120被沉積在所述結構上。
在圖2中，ILD0被回拋，以露出摻雜後的多晶矽柵。ILD0拋光也去除氮化物掩模層附近的殘餘矽化物。在多晶矽柵205、210露出後，使用氫氧化銨蝕刻來有選擇地蝕刻掉305n型多晶矽。氫氧化銨蝕刻是低溫的(例如，＜40攝氏度)，使用超聲處理(sonication)，並且具有大約2-29％的濃度。多晶矽蝕刻的結果如圖3所示。
去除了柵電介質上的p型多晶矽後就產生了鑲嵌狀(damascene-like)的「溝槽」，它被n型金屬405(例如Hf、Zr、Ti、Ta或Al)填充，如圖4所示。可替換地，可以使用PVD(「物理氣相沉積」)、CVD(「化學氣相沉積」)或ALD(「原子層沉積」)，用包含n型成分的合金來填充所述溝槽。CVD和ALD可以使用有機金屬或滷素前體(precursor)以及還原氣氛。此外，n型金屬或合金的厚度可以使得所述溝槽僅部分被填充。例如，在不同的實施方案中，n型金屬或合金的厚度可以從大約50埃變化到大約1000埃。如果溝槽沒有被完全填充，它們可以用容易拋光的金屬，例如W(「鎢」)或Al(「鋁」)來填充。
n型金屬被回拋，以產生n型金屬柵505並且露出p型多晶矽柵510，如圖5所示。
圖6圖示了執行了選擇性的幹蝕刻，以去除p型多晶矽而不去除n型金屬柵後的電晶體。可以使用平行板或ECR(「電子迴旋諧振」)蝕刻器和SF6(「六氟化硫」)、HBr(「溴化氫」)、HI(「碘化氫」)、Cl2(「氯」)、Ar(「氬」)和/或He(「氦」)來進行選擇性的幹蝕刻。可替換地，也可以使用溼蝕刻來去除p型多晶矽柵，溼蝕刻例如在或不在超聲處理的條件下，在大約60-90攝氏度下以大約20-30％TMAH(「氫氧化四甲銨」)來進行。
p型金屬，例如Ru(「釕」)、Pd(「鈀」)、Pt(「鉑」)、Co(「鈷」)、Ni(「鎳」)、TiAlN(「氮化鋁鈦(Titanium Aluminum Nitride)」)或WCN(「氮化碳鎢(Tungsten CarbonNitride)」)可被用來填充由蝕刻p型多晶矽柵605產生的柵溝槽。可替換地，使用有機金屬前體以及還原氣氛來進行化學氣相沉積或原子層沉積，可以將使用p型金屬的合金沉積在溝槽中。此外，p型金屬或合金的厚度可以使得溝槽僅部分被填充。圖7圖示了在p型金屬或合金已沉積在柵溝槽710中後的電晶體。
如圖8所示，p型金屬或合金被回拋，以產生p型柵結構805、810，並且ILD0被再次沉積，從而為接觸體(contact)層提供空間。
如圖9所示，接觸體903被蝕刻並沉積，產生了最終的電晶體結構。
不如上所述地使用幹蝕刻來去除p型多晶矽，可以將p型多晶矽柵轉換成n型，以允許用更溫和的溼蝕刻來去除多晶矽，而不是用幹蝕刻。例如，在p型多晶矽1010已露出後，不使用選擇性的幹蝕刻去除多晶矽，而是執行n型注入1015以改變所述多晶矽的摻雜，從而允許進行氫氧化銨蝕刻，如圖10所示。
注入和灰化(如果需要的話)的結果如圖11所示。氫氧化銨蝕刻去除了剩餘的多晶矽柵結構1210，形成了圖12中所示的結構。然後可以將p型金屬或合金沉積在通過如上所述地去除p型多晶矽柵而留下的溝槽中。
雖然參考示意性的實施方案描述了本發明，但是這些描述不想被理解為限制性的。對本發明所屬領域的技術人員顯而易見的那些對示意性實施方案以及其他實施方案的不同修改都被視為落入本發明的精神和範圍內。
權利要求
1.一種方法，包括在半導體襯底上，在一個互補金屬氧化物半導體(CMOS)集成電路中形成電晶體的側壁和電介質；在由所述側壁和電介質形成的溝槽內形成n型和p型金屬柵結構。
2.如權利要求1所述的方法，其中通過對與所述n型和p型金屬柵結構中的一種結構相對應的多晶矽柵結構的第一蝕刻而形成溝槽，所述第一蝕刻基本未蝕刻與所述n型和p型金屬柵結構中的另一種結構相對應的多晶矽柵結構。
3.如權利要求2所述的方法，還包括將第一類型的金屬沉積在通過所述第一蝕刻形成的溝槽中，並且對與所述n型和p型金屬柵結構中的另一種結構相對應的多晶矽柵結構執行第二蝕刻。
4.如權利要求3所述的方法，還包括將第二類型的金屬沉積在通過所述第二蝕刻形成的溝槽中，所述第二類型不同於所述第一類型金屬。
5.如權利要求4所述的方法，其中所述第一和第二蝕刻是幹蝕刻。
6.如權利要求4所述的方法，其中所述第一和第二蝕刻是溼蝕刻。
7.如權利要求1所述的方法，其中通過將n型材料和p型材料分別注入到所述n型和p型金屬柵結構中，而形成所述n型和p型金屬柵結構。
8.如權利要求4所述的方法，其中所述第一類型的金屬是n型金屬，並且所述第二類型的金屬是p型金屬。
9.如權利要求4所述的方法，其中所述第一類型的金屬是p型金屬，並且所述第二類型的金屬是n型金屬。
10.一種方法，包括在半導體襯底上形成n型和p型電晶體，所述n型和p型電晶體分別包括n型和p型多晶矽柵，從所述多晶矽柵的頂部去除ILD0層；蝕刻所述n型多晶矽柵，以形成部分地由基本垂直的橫向側壁隔離物為界而成的第一溝槽，並且在所述第一溝槽的底部形成柵電介質；將n型金屬沉積到所述第一溝槽中；去除多餘的n型柵材料，以露出所述n型金屬柵和所述p型多晶矽柵的項部；蝕刻所述p型多晶矽柵，以形成部分地由基本垂直的橫向側壁隔離物為界而成的第二溝槽，並且在所述第二溝槽的底部形成柵電介質；在所述第二溝槽內沉積p型金屬柵；去除多餘的n型柵材料，以露出所述n型金屬柵和所述p型金屬柵的頂部。
11.如權利要求10所述的方法，還包括在所述n型和p型電晶體的頂部形成ILD0。
12.如權利要求11所述的方法，還包括對所述n型和p型電晶體形成源極、柵極和漏極接觸體。
13.如權利要求10所述的方法，其中所述n型金屬柵選自由Hf、Zr、Ti、Ta和Al組成的組。
14.如權利要求10所述的方法，其中所述p型金屬柵選自由Ru、Pd、Pt、Co、Ni、TiAlN和WCN組成的組。
15.如權利要求10所述的方法，其中所述p型金屬柵和所述n型金屬柵至少有50埃厚，但不超過1000埃厚。
16.如權利要求10所述的方法，其中蝕刻所述n型和p型多晶矽柵是氫氧化銨蝕刻。
17.如權利要求10所述的方法，其中蝕刻所述n型和p型多晶矽柵是通過使用溼蝕刻來完成的。
18.如權利要求10所述的方法，其中在所述n型金屬柵已被沉積到所述第一溝槽中後，通過注入n型材料來摻雜所述n型金屬柵。
19.如權利要求10所述的方法，其中在所述p型金屬柵已被沉積到所述第二溝槽中後，通過用p型材料注入所述金屬柵來摻雜所述p型金屬柵。
全文摘要
至少一個p型和n型半導體器件被沉積在包含金屬柵或金屬合金柵的半導體晶片上。更具體地，互補金屬氧化物半導體(CMOS)器件被形成在具有n型和p型金屬柵的半導體晶片上。
文檔編號H01L21/3213GK1729565SQ200380107027
公開日2006年2月1日 申請日期2003年12月15日 優先權日2002年12月20日
發明者馬克·多克茲, 史蒂文·基廷, 傑克·卡瓦萊厄斯, 布賴恩·多伊爾, 克裡斯·巴恩斯, 約翰·巴納克, 麥可·麥克斯威尼, 賈斯廷·布拉斯克 申請人:英特爾公司