電子裝置、薄膜電晶體、顯示裝置及導體接觸工藝的製作方法

2023-05-30 04:15:56 1

專利名稱：電子裝置、薄膜電晶體、顯示裝置及導體接觸工藝的製作方法
技術領域：
本發明是有關於一種電子裝置、薄膜電晶體、顯示裝置及導體接觸工藝， 且特別是有關於一種具有多層金屬結構的電子裝置、薄膜電晶體、顯示裝置 及導體接觸工藝。
背景技術：
在一般的半導體工藝或液晶顯示器的金屬化工藝中， 一般是選用鋁(A1)、 鉬(Mo)、鉭(Ta)、鉻(Cr)、鎢(W)等金屬或其合金做為金屬層的材料，其中又 以鋁為最常用。鋁是地球上含量最豐富的金屬，其價格便宜且具有多項特點， 如電阻係數低、對基板的附著性(adhesion)佳、且蝕刻特性(etching characteristics)好。以常見的開關元件薄膜電晶體為例，就常以鋁作為柵極 與源/漏極金屬層的材質。
然而，若以單層鋁作為柵極時，則鋁接觸大氣之後會產生氧化物。當使 用蝕刻液進行蝕刻時，所產生的鋁氧化物將無法有效地被蝕刻液蝕刻。此外， 若以單層鋁作為源/漏極，在鋁層之上形成銦錫氧化物等氧化物導電層時，鋁 的表面常會被腐蝕而使鋁與氧化物導電層的接觸阻抗過大。為了避免產生鋁 氧化物或是避免鋁被腐蝕的問題，通常會在鋁層之上形成另一層金屬層而形 成多層金屬的結構。
一般來說，多層金屬的結構多以鋁與鉬(Mo)或是鉬合金而形成。以鋁與 鉬或其合金所構成的多層金屬結構雖有助於蝕刻工藝的進行，也可降低金屬 層與氧化物導電層間的阻抗。然而，鉬是貴金屬材料，其靶材成本比其他金 屬高出許多。此外，製造薄膜電晶體時，必須進行乾式蝕刻工藝形成接觸窗， 以使氧化物導電層與多層金屬結構的漏極接觸。此時，鉬會受到六氟化硫(SF" 等蝕刻氣體的腐蝕而使氧化物導電層與鉬之間僅在所蝕刻出的開口周圍形 成環狀接觸。整體而言，鋁與鉬或其合金所構成的多層金屬結構應用於半導 體元件或是相關電子裝置時，仍有成本無法降低且工藝良率不高的情形。

發明內容
本發明提供一種電子裝置，以解決公知的電子裝置中多層金屬結構的高 成本問題。
本發明另提供一種薄膜電晶體，以提升薄膜電晶體的工藝良率。 本發明又提供一種顯示裝置，其具有低製作成本以及高工藝良率。 本發明更提供一種導體接觸工藝，可提高導體接觸的良率。 本發明提出一種電子裝置以及一種顯示裝置。此電子裝置與此顯示裝置 皆至少具有配置於襯底上的導體圖案。此導體圖案包括實質純鋁層以及鋁鎳 鑭合金層。實質純鋁層配置於襯底上。鋁鎳鑭合金層則配置於實質純鋁層上。 本發明的 一 實施例的電子裝置及顯示裝置中，上述的鋁鎳鑭合金層中，
鎳的含量介於0.1 wt% 6 wt%。
本發明的一實施例的電子裝置及顯示裝置中，上述的鋁鎳鑭合金層中，
鑭的含量介於0.1 wt%~2 wt%。
本發明的一實施例的電子裝置及顯示裝置中，更包括氧化物導電層，配 置於鋁鎳鑭合金層上，且氧化物導電層與鋁鎳鑭合金層直接接觸。此外，氧 化物導電層的材質包括銦錫氧化物或銦鋅氧化物。
本發明的一實施例的電子裝置及顯示裝置中，上述的電子裝置更包括配 置於實質純鋁層之下的導電層，以使實質純鋁層夾於導電層以及鋁鎳鑭合金 層之間。其中，導電層的材質包括氮化鉬或鉬。
本發明的一實施例的電子裝置及顯示裝置中，上述的實質純鋁層之中鋁 的含量大於等於99.0 wt%。
本發明的一實施例的電子裝置及顯示裝置中，上述的鋁鎳鑭合金的阻抗 為3-5fiQ-cm。
本發明的一實施例的電子裝置及顯示裝置中，上述的實質純鋁層的厚度 與鋁鎳鑭合金層的厚度之間的比例為10:1。
本發明的一實施例的電子裝置及顯示裝置中，上述的鋁鎳鑭合金層的厚 度為200 500 A。
本發明更提出一種薄膜電晶體，其適於配置於基板上。此薄膜電晶體包 括柵極、柵絕緣層、半導體層以及源極與漏極。柵極配置於基板上，且柵極 包括第一實質純鋁層以及第一鋁鎳鑭合金層，其中第一實質純鋁層位於第一 鋁鎳鑭合金層以及基板之間。柵絕緣層配置於基板上並覆蓋柵極。半導體層配置於柵極上方的柵絕緣層上。源極與漏極配置於半導體層上，源極與漏極 分別對應於柵-極的兩側。
本發明再提出一種薄膜電晶體，其適於配置於基板上。此薄膜電晶體包 括柵極、柵絕緣層、半導體層以及源極與漏極。柵極配置於基板上。柵絕緣 層配置於基板上並覆蓋柵極。半導體層配置於柵極上方的柵絕緣層上。源極 與漏極配置於半導體層上，源極與漏極分別對應於柵極的兩側。源極與漏極 由導電層、第二實質純鋁層以及第二鋁鎳鑭合金層依序迭置所組成，且導電 層與半導體層接觸。
本發明的一實施例的薄膜電晶體中，上述的第一鋁鎳鑭合金層中，鎳的
含量介於0.1 wt% 6 wt%。
本發明的一實施例的薄膜電晶體中，上述的第一鋁鎳鑭合金層中，鑭的 含量介於0.1 wt%~2 wt%。
本發明的 一 實施例的薄膜電晶體中，上述的導電層的材質包括氮化鉬或是鉬。
本發明的一實施例的薄膜電晶體中，上述的第二實質純鋁層的厚度與第 二鋁鎳鑭合金層的厚度之間的比例可以為10:1 。
本發明的一實施例的薄膜電晶體中，上述的第二鋁鎳鑭合金層的厚度例 如為200 500 A。
本發明的一 實施例的薄膜電晶體中，上述的第 一鋁鎳鑭合金層與第二鋁 鎳鑭合金層的阻抗實質上為3-5|iQ-cm。
本發明的一實施例的薄膜電晶體中，上述的第二鋁鎳鑭合金層中，鎳的 含量例如介於0.1 wt%~6 wt%。
本發明的一實施例的薄膜電晶體中，上述的第二鋁鎳鑭合金層中，鑭的 含量大致介於0.1 wt%~2 wt%。
本發明的一實施例的薄膜電晶體中，上述的第一實質純鋁層與第二實質 純鋁層之中鋁的含量大於等於99.0 wt%。
本發明的一實施例的薄膜電晶體中，更包括配置於基板上的保護層，且 保護層覆蓋源極與漏極。保護層例如具有一開口，其中開口暴露漏極的部分 區域。此外。薄膜電晶體更包括氧化物導電層，配置於保護層上，且氧化物 導電層通過開口與漏極的第二鋁鎳鑭合金層直接接觸。氧化物導電層的材質 例如為銦錫氧化物或銦鋅氧化物。本發明的 一 實施例的薄膜電晶體中，上述的第 一 實質純鋁層的厚度與第 一鋁鎳鑭合金層的厚度之間的比例為10:1。
本發明的 一 實施例的薄膜電晶體中，上述的第 一 鋁鎳鑭合金層的厚度為
200 500A 。
本發明又提出一種導體接觸工藝，其包括下列步驟。在一基板上形成第 一圖案化金屬層。在基板上形成覆蓋第一圖案化金屬層的第一絕緣層。在第 一絕緣層上形成第二圖案化金屬層，其中第一圖案化金屬層與第二圖案化金 屬層至少其中之一包括實質純鋁層以及配置於實質純鋁層上的鋁鎳鑭合金 層。在第一絕緣層上形成覆蓋第二圖案化金屬層的第二絕緣層。在第二絕緣 層上形成圖案化掩模層，其中圖案化掩模層具有開口與薄化區。開口位於第 一圖案化金屬層上方，而薄化區位於第二圖案化金屬層上方，且圖案化掩模 層在薄化區的部分的厚度小於在其他部分的厚度。以圖案化掩模層為掩模而 進行一蝕刻工藝，以移除第一絕緣層與二絕緣層位於該開口下方的部分而暴 露第一圖案化金屬層的部分區域，並移除圖案化掩模層的薄化區與第二絕緣 層位於薄化區下方的部分而暴露第二圖案化金屬層的部分區域。移除圖案化 掩模層。在第二絕緣層上形成一圖案化導體層，其中圖案化導體層直接接觸 第一圖案化金屬層與第二圖案化金屬層被暴露的部分區域。
在本發明的 一 實施例的導體接觸工藝中，形成圖案化掩模層的方法包括 於基板上形成一光致抗蝕劑材料層以及進行一光刻工藝。光致抗蝕劑材料層 覆蓋第二絕緣層，而光刻工藝中使用一半透光掩模，以將光致抗蝕劑材料層 圖案化成圖案化掩模層。
在本發明的一實施例的導體接觸工藝中，形成第一圖案化金屬層的方法 包括於基板上依序形成實質純鋁材料層以及鋁鎳鑭合金材料層，並圖案化實 質純鋁材料層以及鋁鎳鑭合金材料層。
在本發明的 一 實施例的導體接觸工藝中，形成第二圖案化金屬層的方法 包括於基板上依序形成一導電層、 一實質純鋁材料層以及一鋁鎳鑭合金材料 層，並圖案化導電層、第一實質純鋁材料層以及第一鋁鎳鑭合金材料層。
在本發明的一實施例的導體接觸工藝中，上述的蝕刻工藝包括一各向異 性燭刻工藝。
本發明於實質純鋁層上形成鋁鎳鑭合金層以構成多層金屬結構，作為電 子裝置、薄膜電晶體或是顯示裝置的導體層。由於，鋁鎳鑭合金不易氧化，具有抗等離子體氣體六氟化硫的特性，故鋁鎳鑭合金層與氧化物導電層或其 他導體層之間的接觸阻抗較低。因此，將實質純鋁層與鋁鎳鑭合金層的多層 金屬層應用於電子裝置、薄膜電晶體與顯示裝置有助於提升其電性品質，且 製作良率也相對較高。此外，鋁、鎳、鑭等金屬相較於鉬或鉬合金而言，是 較便宜的金屬材質，因而本發明的材料成本低廉。
為讓本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉優 選實施例，並配合所附圖式，作詳細說明如下。


圖l繪示為本發明的一實施例的顯示裝置。
圖2A 2F繪示為圖1的顯示裝置的局部區域140的製作流程-圖3A 圖3H繪示為本發明的一實施例的導體接觸工藝。主要元件符號說明
100 120 140 220 220B
顯示裝置 第二基板 局部區域 導體圖案 :電容電極
224、 322:第一實質純鋁層 240:半導體層 250B:漏極
254、 344:第二實質純鋁層 260:薄膜電晶體 272:平坦層 280:外部電極 330:第一絕緣層 350:第二絕緣層 362:圖案化掩模層 370:圖案化導體層
110:第一基板 130:顯示介質 210、 310:基板 220A:柵極
222、 324:第一鋁鎳鑭合金層 230:柵絕緣層 250A:源才及
252、 346:第二鋁鎳鑭合金層 256、 342:導電層 270:保護層 274、 364:開口 320:第一圖案化金屬層 340:第二圖案化金屬層 360:光致抗蝕劑材料層
366:薄化區
具體實施方式
圖1繪示為本發明之一實施例的顯示裝置。請參照圖1，顯示裝置100 包括第一基板110、第二基板120以及位於第一基板110與第二基板120之 間的顯示介質130。舉例而言，當顯示裝置100為一液晶顯示裝置時，第一 基板110例如是有源元件陣列基板，第二基板120例如是彩色濾光片，而顯 示介質130例如是液晶層。當然，顯示裝置IOO也可以是等離子體顯示裝置、 有機電激發光顯示裝置或其他種類的顯示裝置。當顯示裝置IOO為有機電激 發光顯示裝置時，也可僅具有一第一基板IIO及配置於第一基板110上並作 為顯示介質130的有機發光層。本實施例在此將第一基板IIO視為液晶顯示 裝置的有源元件陣列基板以進行說明。第一基板IIO上具有多個可傳輸電子 訊號的導體圖案，以傳輸電子訊號使顯示裝置IOO達到畫面顯示的功能。這 些導體圖案例如是數據線、掃描線、電容電才及、導電接墊以及薄膜電晶體的 柵極、源極與漏極等。
由現有技術可知，若以低電阻係數的鋁製作第一基板110上的導體圖案， 則可提供良好的訊號傳輸品質，且也可降低顯示裝置100的製作成本。然而， 單層鋁金屬會受到其他蝕刻工藝或是薄膜沉積工藝影響而被腐蝕或氧化，進 而與其他導體材料間產生大的接觸阻抗。因此，有許多利用其他金屬層與鋁
金屬層結合成多層金屬結構的概念相繼被提出，例如以鉬層或鉬合金層與鋁
金屬層結合。然而，鉬為貴金屬，所需成本太高，且鉬會受到等離子體氣體
六氟化硫的腐蝕，而影響半導體元件的工藝良率。因此，本實施例在此提出
利用鋁鎳鑭合金層與實質純鋁層的多層金屬結構以解決公知的導體圖案無
法兼顧高電性品質與低成本花費的問題。當然，本發明並不限定將鋁鎳鑭合 金層與實質純鋁層的多層金屬結構應用於顯示裝置中。在其他實施例中，鋁
鎳鑭合金層與實質純鋁層的多層金屬結構也可以應用於各種電子裝置或其 他電子產品的導體圖案當中。
本實施例以鋁鎳鑭合金層與實質純鋁層的多層金屬結構作為顯示裝置 100的局部區域140的導體圖案來進行說明。圖2A 2F繪示為圖1的顯示裝 置的局部區域的製作流程。首先，請參照圖2A,於一襯底210上形成導體 圖案220。形成導體圖案220的方法例如是在基板210上依序全面沉積實質 純鋁材料(未繪示)及鋁鎳鑭合金材料(未繪示)，並進行圖案化工藝以形成導 體圖案220。導體圖案220是由第一鋁鎳鑭合金層222與第一實質純鋁層224 所構成，且第 一 實質純鋁層224夾於第 一鋁鎳鑭合金層222與基板210之間。在本實施例中，導體圖案220包括柵極220A與電容電極220B，而在其他實 施例中，導體圖案220還可以包括掃描線、^t據線等其他金屬導線。
進行圖案化工藝形成導體圖案220時，第一實質純鋁層224未直接暴露 於空氣中，而使導體圖案220不致因鋁與空氣間反應而產生氧化層。因此， 導體圖案220具有高工藝良率。另外，第一鋁鎳鑭合金層222中，鎳的含量 介於0.1 wt% 6 wt%,而鑭的含量介於0.1 wt% 2 wt%。由如此的組成成分 所構成的鋁鎳鑭合金的阻抗大致為3-5 (iQ-cm。此外，第一實質純鋁層224 之中鋁的含量大於等於99.0 wt%,且第一實質純鋁層224的厚度與第一鋁鎳 鑭合金層222的厚度之間的比例為10:1。在此實施例中，第一鋁鎳鑭合金層 222的厚度為200 ~ 500 A。
接著，請參照圖2B，在導體圖案220上形成柵絕緣層230。形成柵絕緣 層230的方式例如是進行化學氣相沉積(Chemical Vapor Deposition, CVD)工 藝，將氧化矽、氮化矽或是氮氧化矽等絕緣材質形成於基板210上，並覆蓋 住導體圖案220。第一鋁鎳鑭合金層222不會與空氣或是其他氣體反應而氧 化，因此導體圖案220的表面可以保有良好的導電性。若欲以導體圖案220 與其他導線接觸時，不容易發生接觸不良的問題。
再來，請參照圖2C，在4冊極220A上方形成半導體層240。半導體層240 的形成方式例如是先進行一化學氣相沉積工藝，將非晶矽沉積於柵絕緣層 230上，接著進行一摻雜工藝及圖案化工藝，以形成在柵極220A上方的半 導體層240。其中，摻雜工藝可使半導體層240中含有摻質的部分具有較低 的接觸阻抗。然而，在其他實施例中，半導體層240的形成方式也可以不需 進行摻雜工藝而僅以本徵非晶矽構成半導體層240。
然後，請參照圖2D,在半導體層240上形成另一導體圖案，其包括源 極250A與漏極250B。形成源極250A與漏才及250B的方法例如是進行一沉 積工藝以將導電材料、實質純鋁材料以及鋁鎳鑭合金材料依序形成於基板 210上。之後，通過圖案化工藝將這些金屬材料圖案化，以形成位於柵極220A 兩側的源極250A與漏極250B。此時，源極250A與漏極250B例如是由導 電層256、第二實質純鋁層254及第二鋁鎳鑭合金層252依序迭置的多層金 屬結構所構成。柵極220A、源極250A與漏才及250B則共同構成薄膜電晶體 260。另外，形成源極250A與漏極250B的同時也可以形成數據線、掃描線 或其他導體圖案。純鋁與半導體材料之間的接觸阻抗較大，因此在製作源極250A與漏極 250B時，可先形成導電層256後，再形成第二實質純鋁層254。以本實施例 而言，導電層256的材質例如是氮化鉬或鉬。導電層256的配置有助於降低 源極250A/漏極250B和半導體層240之間的4姿觸阻抗。另外，第二鋁鎳鑭 合金層252中，鎳的含量介於0.1 wt% ~ 6wt%，而鑭的含量介於0.1 wt% 2wt%。如此的組成成分所構成的鋁鎳鑭合金的阻抗大致為3-5pD -cm。第二 實質純鋁層254的中鋁的含量大於等於99.0 wt%，且第二實質純鋁層254的 厚度與第二鋁鎳鑭合金層252的厚度之間的比例為10:1。此外，第二鋁鎳鑭 合金層252的厚度為200 ~500A。
請參照圖2E,完成薄膜電晶體260的製作之後，可在基板210上形成 保護層270以將薄膜電晶體260覆蓋。形成保護層270的方法包括以化學氣 相沉積法形成氧化矽、氮化矽、氮氧化矽等絕緣材質於基板210上，以覆蓋 整個薄膜電晶體260。當然，為了使後續各元件的工藝更加方便，可以在保 護層270上形成一平坦層272。平坦層272的材質可以是聚醯亞胺 (polyimide )、壓克力才對月旨(acrylic resin)、酚趁鬥對月旨(novolac resin)或其他有並幾 材料。平坦層272的材質也可以是氧化矽、氮化矽或氮氧化矽等無機材料。 此外，為了使薄膜電晶體260與外部電極層連接，必須進行各向異性蝕刻工 藝以在保護層270與平坦層272中形成一開口 274,以暴露出漏極250B的 部分區域。
接著，請參照圖2F,於基板210上形成一外部電極280,且外部電極 280通過開口 274與漏極250B接觸。外部電極280的形成方法例如是以物 理氣相沉積法將氧化物導電材料形成於平坦層272上，其中氧化物導電材料 例如是銦錫氧化物、銦鋅氧化物或其他材質。此時，顯示裝置100的局部區 域140已大致製作完成。
詳細來說，形成開口 274時所進行的各向異性蝕刻工藝例如是等離子體 蝕刻工藝，其使用的等離子體氣體為六氟化硫。若漏極250B的材質是由鉬 或其合金與實質純鋁層構成的多層金屬結構，則進行各向異性蝕刻工藝時， 開口 274所暴露出來的鉬會被等離子體氣體侵蝕。如此一來，接觸阻抗較低 的鉬可能在開口 274的部分會^^皮蝕刻掉，而^又能通過位於開口 274側壁的鉬 與外部電極280接觸，而大幅減少鉬金屬與外部電極280的接觸面積。同時， 開口 274所暴露的鋁在被腐蝕後與外部電極280的接觸阻抗也很大。換言之，以鉬或其合金與實質純鋁層構成的多層金屬結構作為漏極250B時，主要只靠開口 274側壁的鉬與外部電極280之間的環狀接觸，而導致整體接觸阻抗極大，甚至可能發生接觸不良的情形。
相較之下，本實施例將第二鋁鎳鑭合金層252形成於第二實質純鋁層254上，第二鋁鎳鑭合金層252不會在各向異性蝕刻工藝中被等離子體氣體侵蝕。因此，開口 274暴露的是第二鋁鎳鑭合金層252，第二鋁鎳鑭合金層252與外部電極280之間是呈現整面地接觸，使得薄膜電晶體260與外部電極280之間的電性接合相當良好。另外，在形成氧化物導電材料時，金屬鋁的表面容易受到腐蝕，因此本實施例的第二鋁鎳鑭合金層252可保護第二實質純鋁層254，以避免金屬鋁受到腐蝕而影響外部電極280與漏極250B之間的電性接觸。
實務上，外部電極280可以是一像素電極，而圖1的顯示裝置100的局部區域140可以是一 由薄膜電晶體260與外部電極280組成的像素結構。當然，第二鋁鎳鑭合金層252、第二實質純鋁層254與導電層256所構成的多層金屬結構或第一鋁鎳鑭合金層222與第一實質純鋁層224所構成的多層金屬結構不僅限於應用在薄膜電晶體260的導體圖案中。在其他實施例中，上述的多層金屬層結構也可以應用於各式導線及各種導體圖案中。
除此之外，在電子裝置以及顯示裝置中，不同層的金屬圖案常需相互電性連接或是分別與最上層的導體層電性連接。因此，圖3A 圖3H將提出本發明之一實施方式的多層金屬結構的接觸工藝。
請先參照圖3A，在一基板310上形成一第一圖案化金屬層320。形成此第 一圖案化金屬層320的方法包括在基板310上依序形成一第 一實質純鋁材料層(未繪示)以及一第一鋁鎳鑭合金材料層(未繪示)，並將其圖案化以形成依序堆迭的第一實質純鋁層322以及第一鋁4臬鑭合金層324。換言之，第一圖案化金屬層320包括第一實質純鋁層322以及第一鋁鎳鑭合金層324。當然，在其他實施例中，第一圖案化金屬層320也可以是由其他金屬材質以一層或是多層迭層結構所組成。
接著，請參照圖3B,在基板310上形成覆蓋第一圖案化金屬層320的一第一絕緣層330。第一絕緣層330例如是氧化矽、氮化矽、氮氧化矽或是其他絕緣材質。在此，第一絕緣層330完整;l也將第一圖案化金屬層320覆蓋。
然後，請參照圖3C，在第一絕緣層330上形成第二圖案化金屬層340。形成此第二圖案化金屬層340的方法包括在基板310上依序形成一導電材料層、 一第二實質純鋁材料層(未繪示)以及一第二鋁鎳鑭合金材料層(未繪示)，並將其圖案化以形成依序堆迭的導電層342、第二實質純鋁層344以及第二鋁鎳鑭合金層346。導電層342例如是由氮化鉬或是鉬等金屬材質所組成。換言之，第二圖案化金屬層340包括導電層342、第二實質純鋁層344以及第二鋁鎳鑭合金層346。當然，在其他實施例中，第二圖案化金屬層340也可以是由其他金屬材質以 一層或是多層迭層結構所組成。
隨後，請參照圖3D，在第一絕緣層330上形成一層覆蓋第二金屬層340的第二絕緣層350。第二絕緣層350的形成方式例如是以化學氣相沉積法或是物理氣相沉積法將絕緣材料形成於第一絕緣層330上。在本實施例中，第二絕緣層350的材質可以是有機絕緣材料或是無機絕緣材料。
接下來，請參照圖3E與圖3F,在第二絕緣層350上形成一圖案化掩模層362。實務上，此步驟是先在第二絕緣層350上形成光致抗蝕劑材料層360。接著，使用一半透光掩模並進行一光刻工藝，以將光致抗蝕劑材料層360圖案化成圖案化掩模層362。由於半透光掩模可區分為不同透光度的多個區域，因此利用半透光掩模進行曝光工藝可使對應不同區域的光致抗蝕劑材料層360被曝光程度不同。之後，再對曝光後的光致抗蝕劑材料層360進行顯影即可形成圖案化掩模層362。也因此，圖案4匕掩模層362可具有一開口 364與一薄化區366。詳細來i兌，圖案化掩模層362中，開口 364位於第一圖案化金屬層320上方，而薄化區366位於第二圖案化金屬層340上方。此外，圖案化掩模層362在薄化區364的部分的厚度小於在其他部分的厚度。
然後，請參照圖3F以及圖3G,以圖案化掩模層362為掩模而進行一蝕刻工藝，並移除圖案化掩模層362。蝕刻工藝例如是乾式蝕刻工藝，也可以是各向異性蝕刻工藝。舉例來說，乾式蝕刻工藝例如是等離子體蝕刻工藝，且使用六氟化硫為等離子體氣體。在此步驟中，第一絕緣層330與第二絕緣層350位於開口 364下方的部分會被移除，且第一圖案化金屬層320的部分區域被暴露出來。此外，圖案化掩^^莫層362的薄化區366與位於薄化區366下方的部分第二絕緣層350也會被移除，並且第二圖案化金屬層340的部分區域也會被暴露。
在本實施例中，第一圖案化金屬層320以及第二圖案化金屬層340上方的絕緣層必須被移除，以使此兩金屬層暴露出來，以便於與上層的導體層電性連接。然而，位於第一圖案化金屬層320上方的絕緣層有兩層，而第二圖案化金屬層340上方的絕緣層僅有一層。若以第一圖案化金屬層320表面作為蝕刻工藝的終點，則須將第一絕緣層330與第二絕緣層350移除。此時，第二圖案化金屬層340上方若僅有第二絕緣層350,則第二圖案化金屬層340會有部分被移除。也就是說，受限於絕緣膜層的層數不一致，第一圖案化金屬層320以及第二圖案化金屬層340不易在相同的蝕刻終點同時被暴露出來。
因此，本實施例在第二圖案化金屬層340上方形成厚度較薄的圖案化掩模層362,以使蝕刻工藝所達到的蝕刻深度恰可暴露出第二圖案化金屬層340表面。換言之，第一圖案化金屬層320以及第二圖案化金屬層340的表面恰可於相同的蝕刻終點被暴露出來。進一步來說，第一圖案化金屬層320以及第二圖案化金屬層340被暴露出來的區域例如都是由鋁鎳鑭金屬材質所構成，不容易受到等離子體氣體六氟化硫腐蝕。因此，第一圖案化金屬層320以及第二圖案化金屬層340的表面可保有良好的導電性，而有助於提升其相關應用產品的電性特性。
之後，請參照圖3H,在第二絕緣層350上形成一圖案化導體層370,其中圖案化導體層370直接接觸第一圖案化金屬層320與第二圖案化金屬層340被暴露的部分區域。圖案化導體層370的材質例如是金屬導電材質、氧化物導電材質或其他導電材質。圖案化導體層370使得第一圖案化金屬層320與第二圖案化金屬層340電性連接。由於，第一圖案化金屬層320以及第二圖案化金屬層340被暴露出來的區域不易受到等離子體氣體的腐蝕，因而與圖案化導體層370接觸的接觸面可全面地導電。此外，第一圖案化金屬層320以及第二圖案化金屬層340被暴露出來的區域是由低阻抗的鋁鎳鑭金屬材質所構成，所以第一圖案化金屬層320以及第二圖案化金屬層340之間可保持良好的電性連接。在此，雖以第一圖案化金屬層320與第二圖案化金屬層340經由圖案化導體層370而互相電性連接為例，但圖案化導體層370也可以包括彼此獨立的多個部分而分別與第 一圖案化金屬層320及第二圖案化金屬層340電性連接。整體來說，本實施例的導體接觸工藝是通過一次的蝕刻工藝就使不同層的金屬層具有良好的電性連接，而有助於提升相關應用產品的電性品質。
綜上所述，本發明的電子裝置、薄膜電晶體與顯示裝置及導體接觸工藝至少具有以下所述的優點。本發明的電子裝置、薄膜電晶體與顯示裝置利用鋁鎳鑭合金層與實質純鋁層的多層金屬層的結構作為導體圖案，可以避免實質純鋁層受到氧化或是腐蝕而影響導體圖案的導電性。如此，本發明的電子裝置、薄膜電晶體與顯示裝置中的導體圖案可以具有較低的接觸阻抗與良好的電性。再者，鋁、鎳、鑭的價格比鉬便宜，以鋁鎳鑭合金作為多層金屬結構的其中一層，有助於降低製造成本。另外，鋁鎳鑭合金有良好的抗蝕能力，有助於提高本發明的電子裝置、薄膜電晶體與顯示裝置的工藝良率。再者，本發明的導體接觸工藝更有助於在不增加工藝複雜度之前提下，使不同膜層中的金屬層都能與同 一個上層導體層間具有良好的電性連接。
雖然本發明已以優選實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中技術人員，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當視後附的權利要求所界定者為準。
權利要求
1.一種電子裝置，至少具有配置於一襯底上的一導體圖案，該導體圖案包括一實質純鋁層，配置在該襯底上；以及一鋁鎳鑭合金層，配置在該實質純鋁層上。
2. 如權利要求1的電子裝置，更包括一氧化物導電層，配置在該鋁 鎳鑭合金層上，且該氧化物導電層與該鋁鎳鑭合金層直接接觸。
3. 如權利要求1的電子裝置，更包括一導電層，配置在該實質純鋁 層之下，以使該實質純鋁層夾在該導電層以及該鋁鎳鑭合金層之間。
4. 如權利要求3的電子裝置，其中該導電層的材質包括氮化鉬或鉬。
5. 如權利要求1的電子裝置，其中該實質純鋁層的厚度與該鋁鎳鑭 合金層的厚度之間的比例為10:1。
6. 如權利要求1的電子裝置，其中該鋁鎳鑭合金層的厚度為20(^500 A。
7. —種薄膜電晶體，適於配置於一基板上，該薄膜電晶體包括 一柵極，配置在該基板上，該柵極包括一第一實質純鋁層以及一第一鋁鎳鑭合金層，且該第一實質純鋁層位於該第一鋁鎳鑭合金層以及該基板之 間；一柵絕緣層，配置在該基板上並覆蓋該柵極； 一半導體層，配置在該柵極上方的該柵絕緣層上； 一源極與一漏極，配置在該半導體層上，該源極與該漏極分別對應於 該柵極的兩側。
8. 如權利要求7的薄膜電晶體，其中該源極與該漏極由一導電層、 一第二實質純鋁層以及一第二鋁鎳鑭合金層依序迭置所組成，且該導電層與該半導體層接觸。
9. 如權利要求7的薄膜電晶體，其中該第一實質純鋁層的厚度與該 第 一鋁鎳鑭合金層的厚度之間的比例為10:1 。
10. —種薄膜電晶體，適於配置於一基板上，該薄膜電晶體包括 一柵極，配置在該基板上；一柵絕緣層，配置在該基板上並覆蓋該柵極； 一半導體層，配置在該柵極上方的該柵絕緣層上；以及一源極與一漏極，配置在該半導體層上，該源極與該漏極分別對應在 該柵極的兩側，該源極與該漏極由一導電層、 一實質純鋁層以及一鋁鎳鑭合 金層依序迭置所組成，且該導電層與該半導體層接觸。
11.如權利要求10的薄膜電晶體，其中該實質純鋁層的厚度與該鋁鎳鑭合金層的厚度之間的比例為10:1。
全文摘要
本發明涉及電子裝置、薄膜電晶體、顯示裝置及導體接觸工藝。一種電子裝置至少具有配置於襯底上的導體圖案。此導體圖案包括實質純鋁層以及鋁鎳鑭合金層。實質純鋁層配置於襯底上。鋁鎳鑭合金層則配置於實質純鋁層上。此電子裝置的製作成本低廉、電性良好且製作良率佳。
文檔編號H01L29/40GK101645456SQ200810146110
公開日2010年2月10日 申請日期2008年8月6日 優先權日2008年8月6日
發明者林志展, 王程麒, 石世民 申請人:奇美電子股份有限公司