包含溼蝕刻製程以移除氮化矽的半導體結構形成方法
2023-05-29 17:08:01
包含溼蝕刻製程以移除氮化矽的半導體結構形成方法
【專利摘要】本發明涉及包含溼蝕刻製程以移除氮化矽的半導體結構形成方法，揭示於本文的方法包括：提供包含電晶體的半導體結構，該電晶體包含柵極電極與形成於該柵極電極的氮化矽側壁間隔體。執行溼蝕刻製程。該溼蝕刻製程移除該氮化矽側壁間隔體的至少一部分。該溼蝕刻製程包括應用包含氫氟酸與磷酸中的至少一個的蝕刻劑。
【專利說明】包含溼蝕刻製程以移除氮化矽的半導體結構形成方法
【技術領域】
[0001]本揭示內容大體有關於集成電路的領域，且更特別的是，有關於包含氮化矽的材料的選擇性蝕刻。
【背景技術】
[0002]集成電路通常包含許多電路組件，特別是，包括數個場效電晶體。在場效電晶體中，柵極電極可用柵極絕緣層與信道區分開，該柵極絕緣層提供柵極電極與信道區之間的電氣絕緣。形成鄰接信道區的源極區及漏極區。
[0003]信道區、源極區及漏極區可形成於半導體材料中，其中信道區的摻雜與源極區及漏極區的摻雜相反。因此，在源極區、信道區之間以及在信道區、漏極區之間有PN過渡(PNtransition)。取決於施加於柵極電極的電壓，場效電晶體可在開啟狀態(此時源極區與漏極區之間有相對高電導率)與關閉狀態(此時源極區與漏極區之間有相對低電導率)之間切換。
[0004]圖1a的示意橫截面圖圖標在製造場效電晶體102的方法的第一階段的半導體結構100，其包含場效電晶體102。
[0005]半導體結構100包含基板101以及形成於基板101上的半導體層103。場效電晶體102更包括形成於半導體層103中的源極區104與漏極區105，以及用柵極絕緣層107與半導體層103分開的柵極電極108。半導體層103在源極區104與漏極區105之間以及在柵極108下面的部分形成場效電晶體102的信道區。
[0006]源極區104、漏極區105與柵極電極108可各自包含矽化物部分120、121及110。可提供與柵極電極108鄰接的二氧化矽側壁間隔體112及氮化矽側壁間隔體114。第一襯裡層(liner layer) 111可形成於二氧化矽側壁間隔體112、柵極電極108之間，以及第二襯裡層113可形成於氮化矽側壁間隔體114、二氧化矽側壁間隔體112之間。第一襯裡層111可包含氮化矽，以及第二襯裡層113可包含二氧化矽。
[0007]圖1a的半導體結構100可用現有製程形成，特別是，可包括用於加入摻雜材料於半導體層103、源極區104及漏極區105的離子植入製程，使得源極區104及漏極區105的摻雜與信道區的摻雜相反。被二氧化矽側壁間隔體112及/或氮化矽側壁間隔體114吸收的離子可用來提供源極區104及漏極區105的所欲摻雜物分布。
[0008]源極區104、漏極區105與柵極電極108之中的矽化物部分120、121、110可各自改善源極區104、漏極區105與柵極電極108的導電率。矽化物部分120、121、110的形成可通過在半導體結構100上面沉積金屬層以及引發金屬與層103與柵極電極108中的半導體材料的化學反應，例如，用熱活化法。
[0009]在源極區104、漏極區105及矽化物部分120、121、110形成後，可執行選擇性地移除氮化矽側壁間隔體114的一部分的反應性離子蝕刻(RIE)製程，如圖1a以箭頭122示意圖標者。
[0010]反應性離子蝕刻為幹蝕刻製程，其中用在反應氣體中產生的輝光放電(electricglow discharge)提供離子及自由基。在半導體結構100的表面上,可發生半導體結構100的材料與離子及/或自由基的化學反應。另外，半導體結構100的表面可用高能離子轟擊，這可造成該表面的派射(sputtering)。由於該等化學反應以及該派射,可移除半導體結構100的表面的材料。
[0011]可通過適當地選擇反應氣體、以及調整參數(例如反應氣體的壓力以及放電的功率)來選擇反應性離子蝕刻製程122。為了選擇性地移除氮化矽側壁間隔體114，反應性離子蝕刻製程122可經調適而以大於半導體結構100的其它材料的蝕刻速率移除氮化矽側壁間隔體114的氮化矽。因此，在反應性離子蝕刻製程122中，可減少氮化矽側壁間隔體114的尺寸，如圖1b所示。
[0012]圖1b的示意橫截面圖圖標在製程的後面階段的半導體結構100。
[0013]在反應性離子蝕刻製程122後，在半導體結構100上面可形成應力介電層(stressed dielectric layer) 116。應力介電層116可包含氮化娃以及可具有拉伸應力。可包含二氧化矽的蝕刻終止襯裡115可形成於應力介電層116下面。
[0014]有拉伸應力的應力介電層116可改善電子在場效電晶體102的信道區中的移動率(mobility)，如果場效電晶體102為N型信道電晶體，這特別有利。用包括微影及蝕刻的製程可移除半導體結構100的P型信道電晶體的應力介電層116，以及在P型信道電晶體上面，可形成有壓縮應力的應力介電層(未圖標)用以改善電洞在P型信道電晶體的信道區中的移動率。
[0015]通過在形成應力介電層116之前移除部分氮化矽側壁間隔體114，可加大半導體結構100的相鄰場效電晶體的側壁間隔體之間的間距。這允許產生較厚的應力介電層116，同時避免空穴在應力介電層116中形成。在形成場效電晶體102的電接觸時，此類空穴可能被導電材料填滿，例如鎢，而導致電氣短路。較厚的應力介電層116在場效電晶體102的信道區中可產生較高的應力。此外，通過移除部分氮化矽側壁間隔體114，可在離信道區較小的距離處可提供應力介電層116。這也有助於在信道區中提供較高的應力。
[0016]不過，如上述，用反應性離子蝕刻製程蝕刻氮化矽側壁間隔體114可能有與其關連的特定問題，下文會解釋。
[0017]取決於用以形成如圖1a所示的電晶體102的技術，氮化矽側壁間隔體114可具有小懸突(small overhang) 119,其中氮化娃側壁間隔體114由柵極電極108伸出的距離比第二襯裡層113多一點，如圖1a所示。在懸突119下面，半導體層103的部分半導體材料可暴露於鄰近的矽化物部分120、121。由於用於蝕刻氮化矽的典型反應性離子蝕刻製程對於半導體材料(例如，矽)沒有選擇性，所以在半導體層103材料的暴露位置可能形成凹坑(pit) 118，如圖1b所示。凹坑118可能使矽化物部分120、121與電晶體102的信道區之間的電阻增加，這對於電晶體102的效能有不利影響。
[0018]此外，在反應性離子蝕刻製程122期間，矽化物在矽化物部分120、121、110中可能發生濺射，使得矽化物輕微地被攻擊而劣化，以及來自矽化物的金屬粒子被納入應力介電層116在柵極電極108附近的部分。因此，可能形成矽化物冠體(corona) 117，其中應力介電層116的材料包含濺射自部分120、121、110的矽化物的材料。矽化物冠體117可能增加在柵極電極108與經形成成用以提供電連接至源極區104及漏極區105的電接觸之間的邊際容量(fringe capacity)，特別是不移除應力介電層116的N型信道電晶體。這對於N型信道電晶體的AC效能有不利影響。此外，矽化物的劣化作用可能導致矽化物與接觸源極區104及漏極區105的接觸通孔(contact via)之間有較大的接觸電阻,甚至損失至源極區104及/或漏極區105的電接觸。
[0019]鑑於上述情況，本揭示內容是有關於允許改善電晶體的品質的技術，其中形成此類電晶體的製造技術是用蝕刻製程部分或完全移除包含氮化矽的特徵。
【發明內容】
[0020]為供基本理解本發明的一些方面，提出以下簡化的總結。此總結並非本發明的窮舉式總覽。它不是想要識別本發明的關鍵或重要組件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細的說明的前言。
[0021]揭示於本文的一示範方法包括:提供包含電晶體的半導體結構。該電晶體包含柵極電極與形成於該柵極電極的氮化矽側壁間隔體。執行移除該氮化矽側壁間隔體的至少一部分的溼蝕刻製程。該溼蝕刻製程包括應用包含氫氟酸與磷酸中的至少一個的蝕刻劑。
[0022]揭示於本文的另一示範方法包括:提供半導體結構，其包含由包含氮化矽的第一材料形成的第一特徵，以及由包含二氧化娃、氧化鉿、氮氧娃鉿(hafnium siliconoxynitride)、娃、娃/鍺、金屬、娃化物及娃鍺化物(germano_siIicide)中至少一個的第二材料形成的第二特徵。對於該第二特徵有選擇性地蝕刻該第一特徵。該蝕刻步驟包括以在約40至100°C範圍內的溫度暴露該第一特徵及該第二特徵於包含濃度在約0.0057至0.057質量百分比範圍內的氫氟酸的蝕刻劑。
[0023]揭示於本文的又一示範方法包括:提供半導體結構，其包含由包含氮化矽的第一材料形成的第一特徵，以及由包含二氧化矽、氮氧矽鉿、矽、矽/鍺、矽化物及矽鍺化物中的至少一個的第二材料形成的第二特徵。對於該第二特徵有選擇性地蝕刻該第一特徵。該蝕刻步驟包括暴露該第一特徵及該第二特徵於蝕刻劑。在約Iio至150°C範圍內的溫度，該蝕刻劑包含濃度在約60至85質量百分比範圍內的磷酸。
【專利附圖】
【附圖說明】
[0024]參考以下結合附圖的說明可明白本揭示內容，其中類似的組件是以相同的組件符號表不。
[0025]圖1a及圖1b的橫截面圖示意圖標在現有形成半導體結構方法的階段的半導體結構；以及
[0026]圖2a至圖2d的示意橫截面圖根據示範具體實施例圖標在方法的階段的半導體結構。
[0027]儘管本發明容易做成各種修改及替代形式，本文仍以附圖為例圖標幾個本發明的特定具體實施例且詳述其中的細節。不過，應了解本文所描述的特定具體實施例不是想要把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落入由隨附權利要求書定義的本發明精神及範疇內的所有修改、等價及替代性陳述。
[0028]符號說明
[0029]100 半導體結構101、201基板
102、202場效電晶體103、203半導體層
104、204源極區105、205漏極區
107、207柵極絕緣層108、208柵極電極
110、210矽化物部分111、211第一襯裡層
112、212二氧化矽側壁間隔體
113、213第二襯裡層1M、214氮化矽側壁間隔體 115 蝕刻終止襯裡116、216應力介電層
117 矽化物冠體118凹坑
119小懸突120、121、220、221 矽化物部分
122 箭頭200 半導體結構
206 絕緣結構215蝕刻終止層
219懸突222預清洗製程
223物理氣相沉積製程224金屬層
225 液體蝕刻劑。
【具體實施方式】
[0030]以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應了解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應了解，此類開發即複雜又花時間，不過對本技藝一般技術人員而言在閱讀本揭示內容後將會是例行工作。
[0031]此時以參照附圖來描述本發明。示意圖標於附圖的各種結構、系統及裝置僅供解釋以及避免熟諳此藝者所現有的細節混淆本發明。儘管如此，仍納入附圖用來描述及解釋本揭示內容的示範實施例。應使用與相關技藝技術人員所熟悉的意思一致的方式理解及解釋用於本文的字彙及詞組。本文沒有特別定義的術語或詞組(即，與熟諳此藝者所理解的普通慣用意思不同的定義)是想要用術語或詞組的一致用法來暗示。在這個意義上，希望術語或詞組具有特定的意思時(即，不同於熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或詞組的特定定義。
[0032]本揭示內容提供數種方法，其中用溼蝕刻製程對於半導體結構的其它材料有選擇性地蝕刻半導體結構中的氮化矽。由於該溼蝕刻製程的選擇性，暴露於溼蝕刻製程所用的蝕刻劑的氮化矽的蝕刻速率可大於其它材料的蝕刻速率。蝕刻速率的定量表示可用特徵(例如，由特定材料形成的材料層)在該材料暴露於蝕刻劑時在單位時間被移除的部分厚度。通常蝕刻速率的單位為埃/分鐘。
[0033]在數個具體實施例中，用於該溼蝕刻製程的蝕刻劑可包含稀釋氫氟酸。在相對高濃度的氫氟酸及相對低的溫度，使用氫氟酸的溼蝕刻製程所得到的氮化矽蝕刻速率可小於二氧化矽的蝕刻速率。不過，在相對低濃度的氫氟酸(例如，可用相對大量的水稀釋濃氫氟酸得到)，以及在相對高的溫度，該溼蝕刻製程所得到的氮化矽蝕刻速率可大於二氧化矽的蝕刻速率，藉此可對於二氧化矽有選擇性地移除氮化矽。
[0034]在其它具體實施例中，用於該溼蝕刻製程的蝕刻劑可包含磷酸，其中可使用以相對高濃度的磷酸及相對高溫執行的溼蝕刻製程。
[0035]在數個具體實施例中，如上述的溼蝕刻製程可用來選擇性地移除在形成於半導體結構內的場效電晶體的柵極電極形成的氮化矽側壁間隔體。
[0036]由於用於如上述的溼蝕刻製程的蝕刻劑對於用以形成電晶體的半導體材料(例如，矽及/或矽/鍺)可提供相對低蝕刻速率，可避免或至少減少在電晶體中該半導體材料暴露於蝕刻劑的部分形成凹坑。此外，用溼蝕刻製程移除氮化矽側壁間隔體或彼的一部分有助於避免與材料濺射於半導體結構表面上有關的問題，例如，形成於電晶體的源極區、漏極區及/或柵極電極的一部分中的矽化物。
[0037]圖2a的示意橫截面圖根據一具體實施例圖標處於第一製程階段的半導體結構200。半導體結構200包含基板201，在基板201上方形成半導體層203。基板201可為任何適當的承載材料，例如半導體材料、結合絕緣材料的半導體材料及其類似者。
[0038]在數個具體實施例中，半導體層203與基板201可形成絕緣體上覆矽(SOI)組構，其中半導體層203是形成於基板201的絕緣表面部分上，例如形成出半導體晶圓片上的絕緣層的部分表面。
[0039]在其它具體實施例中，半導體層203與基板201可形成塊體組構，其中半導體層203是形成於基板201的實質結晶半導體材料上，及/或半導體層203與基板201為一體。
[0040]半導體層203及/或基板201中的半導體材料可包含矽，例如實質純矽。在其它具體實施例中，半導體層203可包含除實質純矽以外的半導體材料，例如矽/鍺，這有助於提供半導體層203的應變。該應變可增加電子及/或電洞在半導體層203中的移動率。
[0041]半導體結構200更可包含絕緣結構206，在數個具體實施例中，其形式可為分開半導體層203被絕緣結構206圍封的部分與半導體層203的其它部分(未圖標)的淺溝槽隔離。
[0042]半導體層203被絕緣結構206圍封的部分可形成場效電晶體202的主動區，以及可包含特定的阱摻雜(well doping)，這種摻雜是根據場效電晶體202的類型來選定。為了形成N型信道場效電晶體202，半導體層203被圍封絕緣結構206的部從可摻雜P型摻雜物，以及如果形成P型信道場效電晶體202，可摻雜N型摻雜物。
[0043]場效電晶體202包含用柵極絕緣層207與半導體層203分開的柵極電極208。
[0044]柵極絕緣層207可包含電介質常數大於二氧化矽的電介質常數的高k材料。在數個具體實施例中，柵極絕緣層207或彼的一部分可由氧化鉿及/或氮氧矽鉿形成。在其它具體實施例中，柵極絕緣層207可由二氧化矽形成。
[0045]柵極電極208可包含多晶矽及/或一或更多金屬。在數個具體實施例中，柵極電極208可包含由氮化鈦及/或鋁形成的一或更多層。例如，柵極電極208可具有氮化鈦-鋁-氮化鈦組構。在其它具體實施例中，柵極電極208可由多晶矽形成。
[0046]在柵極電極208，可形成二氧化矽側壁間隔體212及氮化矽側壁間隔體214，其中二氧化矽側壁間隔體212可形成於柵極電極208、氮化矽側壁間隔體214之間。可包含氮化矽的第一襯裡層211可形成於柵極電極208、二氧化矽側壁間隔體212之間，以及可包含二氧化矽的第二襯裡層213可形成於二氧化矽側壁間隔體212、氮化矽側壁間隔體214之間。
[0047]部分第一襯裡層211可在二氧化矽側壁間隔體212下面延伸，藉此用第一襯裡層211分開二氧化矽側壁間隔體212與半導體層203。部分第二襯裡層213可在氮化矽側壁間隔體214下面延伸，藉此用第二襯裡層213分開氮化矽側壁間隔體214與半導體層203。
[0048]場效電晶體202更可包含源極區204與漏極區205。源極區204及漏極區205的摻雜可與場效電晶體202中設於柵極電極208下面的信道區的摻雜相反。因此，在場效電晶體202為P型信道場效電晶體的具體實施例中，信道區包含N型摻雜物，以及源極區204與漏極區205包含P型摻雜物。在場效電晶體202為N型信道電晶體的具體實施例中，信道區包含P型摻雜物，以及源極區204與漏極區205包含N型摻雜物。
[0049]柵極電極208可在與圖2a至圖2d的圖紙平面垂直的方向延伸。在一些具體實施例中，柵極電極208可延伸越過圍封場效電晶體202的主動區的絕緣結構206，以及可與鄰接場效電晶體202的場效電晶體(未圖標)的柵極電極形成一體。因此，柵極電壓可同時施加至場效電晶體202及鄰近場效電晶體的柵極電極。
[0050]如圖2a所示的半導體結構200可用公認有效用於形成半導體結構的方法形成，包括微影技術、蝕刻技術、離子植入技術以及沉積及平坦化製程。
[0051]可在源極區204中形成矽化物部分220、221，以及視需要，在柵極電極208中形成矽化物部分210 (參考圖2c)。
[0052]矽化物部分220、221、210的形成可包含預清洗製程，如在圖2a中以箭頭222示意圖標者。該預清洗製程可自源極區204、漏極區205及/或柵極電極208移除汙染物。此夕卜，預清洗製程222可移除源極區204、漏極區205以與柵極電極208 (柵極電極208包含矽的具體實施例)的原生氧化矽。
[0053]預清洗製程222可包括暴露半導體結構200於還原氣體(例如，氫或氨)以及惰性氣體(例如，氬、氦或氮)。另外或替換地，預清洗製程222可包含遠距電漿預清洗，其中提供半導體結構200於反應室中以及暴露於在與該反應室分開的電漿產生室中產生的電漿。在數個具體實施例中，在包含CF4、SF6及/或NF3的蝕刻氣體中可用放電來產生電漿。替換地或附加地，可進行直接在反應室中產生電漿的電漿預清洗製程。在其它的具體實施例中，預清洗製程222可包括利用氫氟酸的溼清洗製程。
[0054]為了移除半導體結構200的原生氧化矽，預清洗製程222可適合移除二氧化矽。因此，在第二襯裡層213包含二氧化矽的具體實施例中，預清洗製程222可影響第二襯裡層213。
[0055]預清洗製程222可為實質等向性，使得二氧化矽由半導體結構200的部分表面移除的速率不取決於該表面部分的取向，或與該表面部分的取向的依賴程度相對低。因此，在預清洗製程222中，可移除第二襯裡層213在氮化矽側壁間隔體214下面的部分，以及可形成氮化矽間隔體214的懸突219 (參考圖2b)。在懸突219下面，可暴露源極區204及漏極區205的半導體材料。
[0056]圖2b的示意橫截面圖在預清洗製程222後的製程階段的半導體結構200。在半導體結構200上面可形成金屬層224。特別是，金屬層224可覆蓋源極區204、漏極區205與柵極電極208。金屬層224可包含鎳。在其它具體實施例中，金屬層224可包含除鎳以外的金屬，例如鈦或鈷。
[0057]金屬層224可用物理氣相沉積製程形成，如圖2b中以箭頭223示意圖標者。物理氣相沉積製程223可包含濺鍍沉積製程，其中是使用由金屬形成供用於金屬層224的靶電極(target electrode)。
[0058]用於形成金屬層224的製程223可為非等向性沉積製程，其中金屬沉積於半導體結構200的實質水平部分(例如，源極區204及漏極區205的表面)與柵極電極208的正面上的速率大於金屬沉積於傾斜表面部分(例如，氮化矽側壁間隔體214的側表面)的速率。甚至在氮化矽側壁間隔體的懸突219下面可得到更低的沉積速率，或實質完全沒有金屬沉積。因此，金屬層224在半導體結構200的表面的實質水平部分有大於傾斜表面部分的厚度，以及在氮化矽側壁間隔體214的懸突219下面可能形成空穴。
[0059]圖2c的示意橫截面圖圖標處於製程的後面階段的半導體結構200。
[0060]在形成金屬層224後,可引發金屬層224的金屬與源極區204、漏極區205與柵極電極208 (視需要)的半導體材料的化學反應。化學反應的引發可包括熱製程，例如，快速退火製程，其中在例如包含氮的惰性氣體環境中，半導體結構200暴露於例如在約300至800°C範圍內的溫度，持續一段相對短的時間，例如約30秒。
[0061]在半導體層203包含矽的具體實施例中，層224的金屬與層203中的矽的化學反應可在源極區204中產生矽化物部分220以及在漏極區205中產生矽化物部分221。在層203的半導體材料包含矽/鍺的具體實施例中，層224的金屬與矽/鍺的化學反應可產生矽鍺化物，使得矽化物部分220、221包含矽鍺化物。此外，在柵極電極208包含矽或矽/鍺的具體實施例中，矽或矽/鍺與金屬的化學反應可各自形成矽化物或矽鍺化物，使得柵極電極208包含含有矽化物及/或矽鍺化物的矽化物部分210。
[0062]在金屬層224的金屬與半導體層203及視需要的柵極電極208的材料化學反應後，可移除未反應金屬。在金屬層224包含鎳的具體實施例中，這可用硫酸與過氧化氫的混合物完成。如果金屬層224包含鈦或鈷，氫氧化銨水溶液與過氧化氫的混合物可用來移除未反應金屬。
[0063]在由半導體結構200移除金屬層224的未反應金屬後，源極區204及漏極區205的矽化物部分220、221的各自矽化物在半導體結構200的表面露出。在柵極電極208包含多晶矽或矽/鍺的具體實施例中，以及金屬層224的金屬與多晶矽或矽/鍺反應，柵極電極208的矽化物部分210在半導體結構200的表面露出。除了矽化物以外，溝槽絕緣結構206、二氧化矽側壁間隔體212及第二襯裡層213的二氧化矽也可在半導體結構的表面露出。此夕卜，氮化娃側壁間隔體214的氮化娃可在半導體結構200的表面露出。
[0064]如果在金屬層224的形成期間在氮化矽側壁間隔體214的懸突219下面形成空穴，如上述，源極區204及漏極區205的矽化物部分220、221不須延伸至第二襯裡層213。反而，在第二襯裡層213與矽化物部分220之間可能存在暴露半導體層203的半導體材料的一或更多部分，特別是在懸突219下面。
[0065]可執行用以移除氮化矽側壁間隔體214的至少一部分的溼蝕刻製程。在該溼蝕刻製程中，使半導體結構200暴露於液體蝕刻劑225，例如把半導體結構200插入液體蝕刻劑225，或噴灑液體蝕刻劑225於半導體結構200的表面。因此，在半導體結構200 (特別是，絕緣結構206)的表面的特徵，源極區204及漏極區205中的矽化物部分220、221，柵極電極208，二氧化矽側壁間隔體212，襯裡層211、213，以及氮化矽側壁間隔體214都暴露於該蝕刻劑。如果部分半導體層203在氮化矽側壁間隔體214的懸突219下面露出，這些部分也可暴露於該蝕刻劑。
[0066]通過提供有適當溫度的蝕刻劑225及/或溼蝕刻製程在其中進行的環境的溫度可調整溼蝕刻製程的執行溫度。在半導體結構200插入蝕刻劑225的具體實施例中，可提供溫度可控蝕刻劑浴槽。在蝕刻劑225噴灑至半導體結構200表面的具體實施例中，在溫度可控室中可進行蝕刻製程。
[0067]蝕刻劑225可經調適成以大於半導體結構200中在半導體結構200表面暴露的其它特徵的材料的蝕刻速率移除氮化矽，藉此以對於在半導體結構200表面暴露的一或更多其它材料有選擇性地移除氮化矽。
[0068]特別是，溼蝕刻製程可經調適成以對於二氧化矽、矽、矽/鍺、矽化物及/或矽鍺化物有選擇性地移除氮化矽側壁間隔體214的氮化矽。在數個具體實施例中，蝕刻劑225也經調適成以對於可能存在於柵極電極的金屬(例如，氮化鈦及鋁)以及可能存在於柵極絕緣層207的高k介電材料(例如，氧化鉿及/或氮氧矽鉿)有選擇性地蝕刻氮化矽。
[0069]在數個具體實施例中，蝕刻劑225可包含氫氟酸。得到對於如上述在半導體結構200表面暴露的其它材料有選擇性地蝕刻氮化矽的蝕刻劑225可通過調整氫氟酸的濃度以及溼蝕刻製程的執行溫度藉此有所欲選擇性的蝕刻製程，下文會有更詳述的解釋。
[0070]調整氫氟酸的濃度可通過用水稀釋濃氫氟酸，其中是選擇稀釋比(為了稀釋濃氫氟酸而混合的水與濃氫氟酸的容積比)，藉此得到有所欲濃度的稀釋氫氟酸。
[0071]在數個具體實施例中，通過稀釋濃度約49質量百分比的濃氫氟酸可得到用作蝕刻劑225的稀釋氫氟酸。
[0072]表I
[0073]
【權利要求】
1.一種方法，包含: 提供包含電晶體的半導體結構，該電晶體包含柵極電極與形成於該柵極電極的氮化矽側壁間隔體；以及 執行移除該氮化矽側壁間隔體的至少一部分的溼蝕刻製程，其中，該溼蝕刻製程包括應用包含氫氟酸與磷酸中的至少一個的蝕刻劑。
2.根據權利要求1所述的方法，其中，該半導體結構更包括鄰接該氮化矽側壁間隔體的源極區及漏極區，以及其中，該源極區、該漏極區及該柵極電極在該溼蝕刻製程中暴露於該蝕刻劑。
3.根據權利要求2所述的方法，其中，該源極區、該漏極區及該柵極電極中的至少一個包含矽化物與矽鍺化物中的至少一個。
4.根據權利要求2所述的方法，其中，該柵極電極包含金屬。
5.根據權利要求2所述的方法，其中，該半導體結構更包括絕緣結構，以及其中，該絕緣結構在該溼蝕刻製程中暴露於該蝕刻劑。
6.根據權利要求2所述的方法，其中，該電晶體更包括在該氮化矽側壁間隔體下方的襯裡層，以及其中，該方法更包括: 執行自該源極區及該漏極區移除汙染物的等向性預清洗製程，該等向性預清洗製程更移除該襯裡層在該氮化矽側壁間隔體下方的一部分，藉此暴露半導體材料在該氮化矽側壁間隔體下方的一部分； 在該半導體結構上方非等向性沉積金屬；以及 引發該金屬與該源極區及該漏極區的半導體材料的化學反應； 其中，該等向性預清洗製程、該金屬的該非等向性沉積以及該化學反應的該引發均在該溼蝕刻製程之前執行。
7.根據權利要求1所述的方法，其中，該半導體結構更包括二氧化矽側壁間隔體，該二氧化矽側壁間隔體是形成於該柵極電極與該氮化矽側壁間隔體之間。
8.根據權利要求1所述的方法，更包括在該溼蝕刻製程後，在該電晶體上方形成應力介電層。
9.根據權利要求8所述的方法，其中，該半導體結構更包括絕緣結構，其中，在該絕緣結構上方形成該柵極電極的一部分。
10.根據權利要求1所述的方法，其中，該蝕刻劑包含氫氟酸，以及其中，該氫氟酸的濃度以及執行該溼蝕刻製程的溫度經調適成使氮化矽的蝕刻速率大於二氧化矽的蝕刻速率、5倍於二氧化矽的蝕刻速率、10倍於二氧化矽的蝕刻速率以及20倍於二氧化矽的蝕刻速率中的至少一個。
11.根據權利要求1所述的方法，其中，該蝕刻劑包含磷酸，以及其中，該磷酸的濃度及執行該溼蝕刻製程的溫度經調適成使氮化矽的蝕刻速率大於二氧化矽的蝕刻速率、5倍於二氧化矽的蝕刻速率、10倍於二氧化矽的蝕刻速率以及20倍於二氧化矽的蝕刻速率中的至少一個。
12.根據權利要求1所述的方法，其中，該蝕刻劑包含濃度在約0.0057至0.057質量百分比、約0.0095至0.032質量百分比以及約0.0095至0.014質量百分比中的至少一個範圍內的氫氟酸。
13.根據權利要求12所述的方法，其中，該溼蝕刻製程以在約40至100°C、約60至100°C以及約70至90°C中的至少一個範圍內的溫度執行。
14.根據權利要求1所述的方法，其中，該蝕刻劑包含濃度在約60至85質量百分比範圍內的磷酸，以及該溼蝕刻製程以在約110至150°C範圍內的溫度執行。
15.根據權利要求1所述的方法，其中，該蝕刻劑為氟化氫的實質純的水溶液。
16.根據權利要求1所述的方法，其中，該蝕刻劑為磷酸的實質純的水溶液。
17.一種方法，包含: 提供半導體結構，包含由包含氮化矽的第一材料形成的第一特徵，以及由包含二氧化矽、氧化鉿、氮氧矽鉿、矽、矽/鍺、金屬、矽化物及矽鍺化物中的至少一個的第二材料形成的第二特徵；以及 對於該第二特徵有選擇性地蝕刻該第一特徵，該蝕刻包括以在約40至100°C範圍內的溫度暴露該第一特徵及該第二特徵於包含濃度在約0.0057至0.057質量百分比範圍內的氫氟酸的蝕刻劑。
18.根據權利要求17所述的方法，其中，該氫氟酸的該濃度在約0.0095至0.032質量百分比範圍內，以及該溫度在約60至100°C範圍內。
19.根據權利要求17所述的方法，其中，該氫氟酸的該濃度在約0.0095至0.014質量百分比範圍內，以及 該溫度在約70至90°C範圍內。
20.一種方法，包含: 提供半導體結構，包含由包含氮化矽的第一材料形成的第一特徵，以及由包含二氧化矽、氮氧矽鉿、矽、矽/鍺、矽化物及矽鍺化物中的至少一個的第二材料形成的第二特徵；以及 對於該第二特徵有選擇性地蝕刻該第一特徵，該蝕刻包括以在約110至150°C範圍內的溫度暴露該第一特徵及該第二特徵於包含濃度在約60至85質量百分比範圍內的磷酸的蝕刻劑。
【文檔編號】H01L21/335GK103779207SQ201310486485
【公開日】2014年5月7日 申請日期:2013年10月17日 優先權日:2012年10月19日
【發明者】B·賴默, S·拜爾, J·馮克盧格 申請人:格羅方德半導體公司