一種採樣保持電路的製作方法
2023-05-29 16:37:31
專利名稱：一種採樣保持電路的製作方法
技術領域：
本發明涉及流水線模數轉換器(ADC)中的採樣保持電路技術領域， 尤其涉及一種應用增益補償技術的低功耗採樣保持電路，顯著的降低了採 樣保持電路對運算放大器增益的要求，減小了採樣保持電路的功耗。
背景技術：
隨著可攜式電子產品的市場擴大，對電路的低功耗要求越來越高。如 圖1所示，圖1為傳統的採樣保持電路的結構示意圖。Phi和ph2為兩相 不交疊時鐘，phle表示比phl下降沿稍微提前。在phl相，採樣電容Cs 底極板接輸入電壓Vin，上極板接運算放大器的反相輸入端，這時運算放 大器反相輸入端與輸出端接在一起成為一個單位增益結構，運算放大器的 失調電壓在圖中由一個接在反相輸入端的電壓源Vos表示，假定運算放大 器的直流增益為Ao，並忽略其它非理想因素，這時輸出電壓為phle變為低電平時採樣結束。在ph2相，採樣電容Cs上極板接運算 放大器反相輸入端，底極板接運算放大器輸出端，由電容的電荷保持不變 可得這時輸出電壓為已formula see original document page 3由運算放大器有限增益引起的輸出電壓的誤差為Vin/(1+A。)，近似與 運算放大器的直流增益成反比。可見，要設計一個高精度的採樣保持電路， 需要一個高直流增益的運算放大器。而一個高增益的運算放大器，通常需 要比較複雜的結構，功耗比較高。同時，由於每一個採樣相運算放大器都 要接成單位增益結構復位，在保持相建立，當輸入與共模電平相差較遠時， 保持相建立需要經歷大信號建立過程和小信號建立過程，影響建立速度。所以，改善樣採保持電路的結構，用簡單的低增益運算放大器達到較 高的精度，從而顯著的降低採樣保持電路的功耗是很必要的。
發明內容
(一) 要解決的技術問題 本發明的目的在於提供一種採樣保持電路的結構，以對傳統的採樣保
持電路進行改進，在與傳統的採樣保持電路具有相同精度的同時，降低採 樣保持電路的功耗。
(二) 技術方案
為達到上述目的，本發明的技術方案是這樣實現的
一種採樣保持電路，該採樣保持電路包括一運算放大器、 一採樣電容
Cs、 一附加電容C1、第一開關S1、第二開關S2、第三開關S3和第四開
關S4;
所述採樣電容Cs的上極板接運算放大器的反相輸入端，底極板接第 一開關S1，所述採樣保持電路的輸入電壓通過第一開關S1和採樣電容Cs 接運算放大器的反相輸入端；
所述附加電容C1的上極板接運算放大器的同相輸入端，底極板接固 定電平，所述採樣保持電路的輸入電壓通過第四開關S4和附加電容Cl接 固定電平；
所述採樣保持電路的輸入電壓通過第一開關Sl和第三開關S3接運算 放大器的輸出端，通過第一幵關S1、採樣電容Cs和第二開關S2接運算 放大器的輸出端，並通過第四幵關S4接運算放大器的同相輸入端。
上述方案中，所述第二開關S2接在運算放大器的反相輸入端與輸出 端之間，所述第四開關S4接在採樣保持電路的輸入與運算放大器的同相 輸入端之間。
上述方案中，在所述採樣保持電路的採樣階段，第一開關S1、第二開 關S2和第四開關S4閉合，第三開關S3斷開，所述採樣電容Cs的底極板 接採樣保持電路的輸入，運算放大器的反相輸入端與輸出端相連接，同相 輸入端與採樣保持電路的輸入相連接，從而使得採樣保持電路的輸出跟蹤輸入。
上述方案中，在所述採樣保持電路的保持階段，第一開關S1、第二開
關S2和第四開關S4斷開，第三開關S3閉合，運算放大器同相輸入端與 採樣保持電路的輸入斷開，附加電容C1上的電壓保持為上一相結束時的
電壓值，運算放大器的反相輸入端與運算放大器的輸出端斷開，採樣電容
Cs的底極板接到運算放大器的輸出端進行保持。
(三)有益效果
上述技術方案可以看出，本發明具有以下有益效果-
1、 利用本發明，由於採用簡單的低增益運算放大器結構可以達到傳 統採樣保持電路採用高增益運算放大器的精度，從而在保證採樣保持電路 精度的情況下有效的降低了採樣保持電路的功耗。
2、 利用本發明，由於採樣保持電路的輸出在採樣相輸出跟蹤輸入， 保持相輸出僅經歷小信號建立過程，所以有效的提高了採樣保持電路在保 持相的建立速度。
3、 利用本發明，由於運算放大器結構簡單，有效的縮短了設計周期， 也大大減小晶片了面積，降低了成本。
圖1為傳統的採樣保持電路的結構示意圖； 圖2為本發明的採樣保持電路的結構示意圖； 圖3為採樣保持電路的時序關係示意圖。
具體實施例方式
為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實 施例，並參照附圖，對本發明進一步詳細說明。
如圖2所示，圖2為本發明的採樣保持電路的結構示意圖。該採樣保 持電路包括一運算放大器、 一採樣電容Cs、 一附加電容C1、第一開關S1、 第二開關S2、第三開關S3和第四開關S4。
其中，採樣電容Cs的上極板接運算放大器的反相輸入端，底極板接第一開關Sl，採樣保持電路的輸入電壓通過第一開關Sl和採樣電容Cs 接運算放大器的反相輸入端。附加電容C1的上極板接運算放大器的同相 輸入端，底極板接固定電平，採樣保持電路的輸入電壓通過第四開關S4 和附加電容Cl接固定電平。採樣保持電路的輸入電壓通過第一開關Sl和 第三開關S3接運算放大器的輸出端，通過第一開關S1、採樣電容Cs和 第二開關S2接運算放大器的輸出端，並通過第四開關S4接運算放大器的 同相輸入端。
在所述採樣保持電路的採樣階段，第一開關S1、第二開關S2和第四 幵關S4閉合，第三開關S3斷開，輸入電壓同時採樣到兩個電容的底極板 上，運算放大器的反相輸入端與輸出短接，使得輸出電壓跟蹤輸入電壓， 假定運算放大器的反相輸入端存在一個失調電壓Vos，運算放大器的直流 增益為Ao,這時的輸出電壓為
formula see original document page 6
所述採樣電容Cs的底極板接採樣保持電路的輸入，運算放大器的反 相輸入端與輸出端相連接，同相輸入端與採樣保持電路的輸入相連接，從 而使得採樣保持電路的輸出跟蹤輸入，同時運算放大器有限增益引起的電 壓誤差被存儲在採樣電容Cs和附加電容C1上。
由於在採樣相採樣保持電路的輸出跟蹤輸入，與傳統釆樣保持電路在 採樣相進行復位相比，本發明的採樣保持電路在保持相運算放大器不經歷 大信號建立，減小了運算放大器建立所需的時間。
在所述採樣保持電路的保持階段，第一開關S1、第二開關S2和第四 開關S4斷開，第三開關S3閉合，由於兩個電容兩端的輸出電壓都保持不 變，可以計算出這時的輸出電壓
由運算放大器的有限增益引起的輸出電壓的誤差為Vin/(l+Ao)2，近似 與運算放大器直流增益的平方成反比，即這個採樣保持電路理論上可以達到傳統採樣保持電路採用增益為A 的運算放大器相同的精度。所以大大 降低了運算放大器設計的難度，使得運算放大器在增益、帶寬、功耗、擺 幅之間的折中比較容易。
運算放大器同相輸入端與採樣保持電路的輸入斷開，附加電容C1上 的電壓保持為上一相結束時的電壓值，運算放大器的反相輸入端與運算放
大器的輸出端斷開，採樣電容Cs的底極板接到運算放大器的輸出端進行
保持，由於採樣相兩個電容上已經存儲了由運算放大器有限增益引起的電 壓誤差，故保持相由運算放大器有限增益引起的輸出電壓的誤差大大減 小，與運算放大器增益的平方成反比。
採樣保持電路的時序如圖3所示，開關Sl的動作滯後於S2和S4。 S2與S4斷開後，在寄生電容可以忽略的情況下，Cs的底極板電荷保持不 變，Cs兩端的電壓也就固定，所以Sl的斷開和S3的閉合不會對最終輸 出電壓產生影響。
以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行 了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而 已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修 改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1. 一種採樣保持電路，其特徵在於，該採樣保持電路包括一運算放大器、一採樣電容Cs、一附加電容C1、第一開關S1、第二開關S2、第三開關S3和第四開關S4；所述採樣電容Cs的上極板接運算放大器的反相輸入端，底極板接第一開關S1，所述採樣保持電路的輸入電壓通過第一開關S1和採樣電容Cs接運算放大器的反相輸入端；所述附加電容C1的上極板接運算放大器的同相輸入端，底極板接固定電平，所述採樣保持電路的輸入電壓通過第四開關S4和附加電容C1接固定電平；所述採樣保持電路的輸入電壓通過第一開關S1和第三開關S3接運算放大器的輸出端，通過第一開關S1、採樣電容Cs和第二開關S2接運算放大器的輸出端，並通過第四開關S4接運算放大器的同相輸入端。
2、 根據權利要求1所述的採樣保持電路，其特徵在於，所述第二開 關S2接在運算放大器的反相輸入端與輸出端之間，所述第四開關S4接在 採樣保持電路的輸入與運算放大器的同相輸入端之間。
3、 根據權利要求1所述的採樣保持電路，其特徵在於，在所述採樣 保持電路的採樣階段，第一開關Sl、第二開關S2和第四開關S4閉合， 第三開關S3斷開，所述採樣電容Cs的底極板接採樣保持電路的輸入，運 算放大器的反相輸入端與輸出端相連接，同相輸入端與採樣保持電路的輸 入相連接，從而使得採樣保持電路的輸出跟蹤輸入。
4、 根據權利要求1所述的採樣保持電路，其特徵在於，在所述採樣 保持電路的保持階段，第一開關S1、第二開關S2和第四開關S4斷開， 第三開關S3閉合，運算放大器同相輸入端與採樣保持電路的輸入斷開， 附加電容C1上的電壓保持為上一相結束時的電壓值，運算放大器的反相 輸入端與運算放大器的輸出端斷開，採樣電容Cs的底極板接到運算放大 器的輸出端進行保持。
全文摘要
本發明公開了一種採樣保持電路，包括運算放大器、採樣電容Cs、附加電容C1、第一開關S1、第二開關S2、第三開關S3和第四開關S4；採樣電容Cs的上極板接運算放大器的反相輸入端，底極板接第一開關S1，採樣保持電路的輸入電壓通過第一開關S1和採樣電容Cs接運算放大器的反相輸入端；附加電容C1的上極板接運算放大器的同相輸入端，底極板接固定電平，採樣保持電路的輸入電壓通過第四開關S4和附加電容C1接固定電平；採樣保持電路的輸入電壓通過S1和S3接運算放大器的輸出端，通過S1、採樣電容Cs和S2接運算放大器的輸出端，並通過S4接運算放大器的同相輸入端。本發明有效的降低了採樣保持電路的功耗。
文檔編號G11C27/02GK101281792SQ20071006517
公開日2008年10月8日 申請日期2007年4月5日 優先權日2007年4月5日
發明者周玉梅, 鄭曉燕 申請人:中國科學院微電子研究所