軌間差分緩衝器輸入級的製作方法
2023-05-29 17:02:16
軌間差分緩衝器輸入級的製作方法
【專利摘要】一種軌間差分緩衝器輸入級包括以電壓跟隨器結構連接到電源軌的n型和p型輸入差分電晶體對。基準電壓生成器包括關於共模輸入電壓產生動態基準電壓的基準差分電晶體對。虛設n型和p型電晶體對具有與輸入差分對並聯連接的電流傳導路徑且由動態基準電壓控制從而當共模輸入電壓比閾值更遠離動態基準電壓時，將電源軌電流從相關聯的輸入差分對中的一個轉移走並使所述一個去活。當共模輸入電壓比閾值更接近動態基準電壓VB時兩個虛設對都導通且兩個輸入差分對都被激活，從而緩衝器輸入級的總跨導保持恆定。
【專利說明】軌間差分緩衝器輸入級
【技術領域】
[0001]本發明涉及輸入緩衝器電路，更特別地，涉及軌(rail)間差分緩衝器輸入級，對於在電源軌處的電壓之間的基本整個電壓差上變化的共模(common mode)輸入電壓,該軌間差分緩衝器輸入級的操作特性得到維持。
【背景技術】
[0002]軌間差分緩衝器輸入級可用於驅動例如運算放大器或比較器。這種電路越來越需要以減小的電源電壓進行操作，尤其是在超大規模集成(VLSI)電路中。同時，由於來自相鄰數字電路的噪聲電平，遭遇到共模模擬輸入電壓的更大變化。差分緩衝器輸入級提供差分輸出電流，其可以相加以放大差分輸入信號，並且阻止共模電壓變化影響輸出信號。
[0003]軌間差分緩衝器輸入級的一種配置包括η型和P型輸入差分電晶體對，諸如金屬氧化物半導體場效應電晶體(M0SFET)，其以電壓跟隨器結構連接到電源軌。η型輸入差分對在共模輸入電壓更接近高電源電壓時導通，P型輸入差分對在共模輸入電壓更接近低電源電壓時導通。當共模輸入電壓處於高和低電源電壓之間的值時，η型和P型輸入差分對二者均導通，輸入級的跨導，也就是對於差分輸入電壓的小單位變化，輸入級的差分輸出電流的變化，是單個輸入差分對的跨導gm的兩倍。然而，可以與η型和P型輸入差分電晶體對並聯地增加由共模輸入電壓驅動而不由輸入級的差分輸入驅動的η型和P型虛設電晶體對。虛設對中的一個或另一個在共模輸入電壓不接近中間電壓時導通並且將尾電流(tailcurrent)直接轉移到該級的輸出，離開相應的輸入差分對,將相應的輸入差分對切換到截止，從而輸入級的跨導對應於另外的單個輸入差分對的跨導gm。當共模輸入電壓接近中間電壓時，兩個虛設電晶體對都導通，使尾電流以及相應輸入差分對中的每個的跨導gm減半，輸入級的總跨導維持在幾乎恆定的值gm。
[0004]虛設差分對導通和截止的中間電壓可以是固定電壓，由形成連接在電源軌之間的分壓器的電阻器鏈限定。然而，分壓器的電阻必須高以避免高的靜態電流消耗，其消耗了大面積的半導體晶片。產生中間電壓的這種以及其他途徑也不能容易地適應製造工藝變化對MOSFET特性的影響，尤其是如果這些運行在亞閾值電壓下的話。
【發明內容】
[0005]示範性實施例提供一種軌間差分緩衝器輸入級，可包括:高電壓電源軌和低電壓電源軌，一對輸入端子和多個輸出路徑；n型和P型輸入差分電晶體對，在激活時用於從所述輸入端子接收差分輸入信號且在各輸出路徑上提供相應的差分輸出電流信號，並且以分壓器結構分別連接到所述低電壓電源軌和所述高電壓電源軌；基準電壓生成器，包括基準差分電晶體對，用於從所述輸入端子接收共模電壓並且產生動態基準電壓，所述動態基準電壓在所述共模電壓小於或大於中間值時分別大於或小於所述共模電壓；以及η型和P型虛設電晶體對，分別具有與所述η型和P型輸入差分電晶體對的電流傳導路徑並聯連接的電流傳導路徑，所述虛設電晶體對由所述動態基準電壓控制，其中，當所述輸入信號的所述共模電壓比閾值更遠離所述動態基準電壓時，所述η型或p型虛設電晶體對導通以使電源軌電流轉移離開相應的η型或P型輸入差分對並使相應的η型或P型輸入差分對去活，當所述輸入信號的所述共模電壓比所述閾值更接近所述動態基準電壓時，兩個所述虛設對和兩個所述輸入差分對都被激活。
【專利附圖】
【附圖說明】
[0006]本發明以示例的方式示於附圖中，但是不被附圖所示的本發明的實施例所限制，附圖中相似的附圖標記指示相似的元件。圖中的元件以簡化和清楚的方式示出，不一定是按比例繪製的。
[0007]圖1是以示例方式給出的根據本發明一實施例的軌間差分緩衝器輸入級的示意性電路圖；
[0008]圖2是以示例方式給出的根據本發明另一實施例的軌間差分緩衝器輸入級的示意性電路圖；
[0009]圖3和4分別是圖1和2的軌間差分緩衝器輸入級中的模塊的跨導與共模輸入電壓的關係曲線；
[0010]圖5是對於不同的製造工藝參數，圖1的軌間差分緩衝器輸入級的總跨導與共模輸入電壓的關係曲線；以及
[0011]圖6是示出對於不同的製造工藝角，圖1的軌間差分緩衝器輸入級中的模塊的電壓規格與動態基準電壓之間的關係的圖。
【具體實施方式】
[0012]圖1和2示出根據本發明實施例的軌間差分緩衝器輸入級100和200的例子。輸入級100和200中的每個包括高電壓電源軌102和低電壓電源軌104、一對輸入端子106和108以及多個輸出路徑110、112、114和116。輸入級100和200中的每個都包括η型輸入差分電晶體對M3和Μ6以及P型輸入差分電晶體對Μ4和Μ5以用於在激活時接收來自輸入端子106、108的差分輸入信號INm-1Np並且在各輸出路徑110、112、114和116上提供相應的差分輸出電流信號IQ1、102> 103和ΙΜ。η型和P型輸入差分電晶體對M3、Μ6和Μ4、Μ5以電壓跟隨器結構分別連接到低電壓電源軌104和高電壓電源軌102。輸入級100和200中的每個還包括基準電壓生成器118、202，其包括基準差分電晶體對Ml和M2用於接收來自輸入端子106、108的共模電壓(ΙΝμ+ΙΝρ)/2並且產生動態基準電壓Vb，動態基準電壓Vb在共模電壓小於或大於中間值時分別大於或小於共模電壓。輸入級100和200中的每個還包括η型虛設電晶體對Μ9和MlO以及P型虛設電晶體對Μ7和Μ8。η型虛設電晶體對Μ9、MlO和P型虛設電晶體對Μ7、Μ8分別具有與η型和ρ型輸入差分電晶體對的電流傳導路徑並聯連接的電流傳導路徑，虛設電晶體對受動態基準電壓Vb控制。當輸入信號的共模電壓(ΙΝΜ+ΙΝΡ) /2比閾值Vth更遠離動態基準電壓Vb時，η型或ρ型虛設電晶體對Μ9、Μ10或Μ7、Μ8導通以將電源軌電流從相應的η型或ρ型輸入差分對的相關聯的電晶體Μ6、Μ3或Μ4、Μ5轉移走並使該電晶體去活，當輸入信號的共模電壓(ΙΝμ+ΙΝρ)/2比閾值Vth更接近動態基準電壓\時，虛設對Μ9、MlO和Μ7、Μ8 二者都導通並且輸入差分對Μ6、M3和Μ4、Μ5 二者都被激活。[0013]在這些例子中，電晶體是金屬氧化物半導體場效應電晶體(M0SFET)。基準差分電晶體對Ml和M2具有與輸入差分對之一近似(例如相同)的溝道寬長比以及工藝特性但是更小的尺寸。在圖1所示的例子的情況下，基準差分電晶體對Ml和M2是η型MOSFET，其具有與η型輸入差分電晶體對M3和Μ6近似的溝道寬長比和工藝特性。在圖2所示的例子的情況下，基準差分電晶體對Ml和M2是ρ型M0SFET，其具有與ρ型輸入差分電晶體對Μ4和Μ5近似的寬長比和工藝特性。
[0014]在這些例子中，虛設電晶體對Μ9、Μ10和Μ7、Μ8具有與輸入差分對Μ6、Μ3和Μ4、Μ5中的相應一個近似(例如相同)的尺寸、溝道寬度和長度以及工藝特性。導通的η型和ρ型虛設電晶體對Μ9、Μ10和Μ7、Μ8將電源軌電流ITm從相應的η型和ρ型輸入差分對的相關聯的電晶體Μ6、M3和Μ4、Μ5轉移走，轉移到它們的輸入信號路徑110、112、114和116。基準差分電晶體對Ml和M2從輸入端子106、108接收共模電壓(ΙΝΜ+ΙΝΡ)/2。基準電壓生成器118,202具有並聯的基準電流傳導路徑120和122，其包括基準差分電晶體對Ml和M2中的相應的一個，第一和第二基準電流源124和126串聯連接在電源軌104和102中的相應電源軌與基準電流傳導路徑120和122的並聯組合之間。第三基準電流源128與第一基準電流源124和基準電流傳導路徑120、122的串聯組合併聯地連接，基準電壓生成器118提供跨第二基準電流源126的動態基準電壓VB。基準電壓生成器可包括串聯在第二基準電流源126與基準電流傳導路徑120、122的並聯組合之間的電阻元件札。
[0015]輸入差分電晶體對M3、M6和M4、M5的電壓跟隨器結構可包括串聯在相應的電源軌104和102與輸入差分電晶體對M3、M6和M4、M5和虛設電晶體對M9、MlO和M7、M8的相關聯的組合之間的電壓跟隨器電流源130、132，基準電流源124、126和128提供比電壓跟隨器電流源130和132更小的電流。基準差分電晶體對Ml和M2可以比輸入差分電晶體對M3、M6和M4、M5尺寸更小。第三基準電流源128可以提供比第一和第二基準電流源124和126更小的電流。
[0016]軌間差分緩衝器輸入級100和200可以與例如運算放大器或比較器級(未示出)連接，其可以以AB類進行操作。對於這種輸出級，各種合適的結構是已知的。
[0017]更具體而言，在圖1和2的軌間差分緩衝器輸入級100和200中，MOSFET Ml至MlO運行在亞Vt區域中，即在它們的漏-源電流傳導路徑中流動的電流是亞閾值小洩漏電流，其隨柵電壓呈指數變化，即使在柵電壓處於閾值電壓Vt以下時。所有MOSFET Ml至MlO具有相同的溝道寬長比。MOSFET Ml和M2是MOSFET M3至MlO的尺寸的1/m，MOSFET M3至MlO全部都是相同尺寸。來自電壓跟隨器電流源130、132的偏置電流ITg是第一和第二基準電流源124和126的電流性能2 σ I的m倍。第三基準電流源128的電流性能是σ I，其是第一和第二基準電流源124和126的一半。
[0018]在輸入端子106、108處的電壓施加到基準差分電晶體對Ml和M2的柵極。在圖1的軌間差分緩衝器輸入級100中，基準差分電晶體對Ml和M2是η型M0SFET。電晶體Ml和M2的源極通過第一基準電流源124連接到低電壓電源軌104 (圖中示為接地)。電晶體Ml和M2的漏極連接到節點134，節點134通過串聯連接的電阻元件R1和第二電流源126連接到高電壓電源軌102 (圖中示為VDD)。動態基準電壓Vb產生在電阻元件R1和第二基準電流源126之間的節點136處。第三基準電流源128連接在節點134與低電壓電源軌104之間。
[0019]圖3示出η型輸入差分電晶體對M3、Μ6的跨導gmn，ρ型輸入差分電晶體對Μ4、M5的跨導gmp，以及兩個對一起的組合跨導gmall。當來自輸入端子106、108的共模電壓(INM+INP)/2接近低電壓電源軌104的電壓(接地)時，基準差分電晶體對Ml和M2傳導很少電流，表現出高電阻。通過第一基準電流源124的電流與通過第三基準電流源128的電流相比是小的。第三基準電流源128的電流性能小於第二基準電流源126，這將節點134處的電壓V1和節點136處的動態基準電壓Vb朝向高電壓電源軌102的電壓Vdd上拉，高於共模電壓(ΙΝμ+ΙΝρ)/2。η型輸入差分電晶體對M3、M6的柵-源電壓小於η型虛設電晶體對M9和MlO的柵-源電壓。η型虛設電晶體對Μ9和MlO導通以將電源軌電流ITAtt從相關聯的電晶體M6、M3轉移走並使該電晶體去活，在該狀況下其跨導gmn為零。ρ型虛設電晶體對M7和M8不從相關聯的電晶體M4、M5轉移走軌電流ITm，其跨導gmp在該狀況下為最大值。
[0020]當來自輸入端子106、108的共模電壓(INM+INP)/2接近高電壓電源軌102的電壓Vdd時，基準差分電晶體對Ml和M2傳導更多電流，表現相對低的電阻。第一基準電流源124的電流性能加上第三基準電流源128的電流性能，一起的電流大於第二基準電流源126的性能。節點134處的電壓V1和節點136處的動態基準電壓Vb被朝向低電壓電源軌104的電壓(接地)下拉，低於共模電壓(ΙΝμ+ΙΝρ)/2。ρ型輸入差分電晶體對M4、M5的柵-源電壓大於P型虛設電晶體對M7和M8的柵-源電壓。ρ型虛設電晶體對M7和M8導通以將電源軌電流1皿從相關聯的電晶體M4、M5轉移走並使該電晶體去活，在該狀況下其跨導gmp為零。η型虛設電晶體對Μ9和MlO不將軌電流ITg從相關聯的電晶體M6、M3轉移走，其跨導g?在該狀況下為最大值。
[0021]當來自輸入端子106、108的共模電壓(INm+INp)/2處於高電壓電源軌102的電壓Vdd與低電壓電源軌104的電壓(接地)之間的中間值時，基準差分電晶體對Ml和M2適度地傳導更多電流，從而第一基準電流源124開始將它們的源極電壓下拉。在輸入端子106、108處的共模電壓(INm+INp) /2使基準差分電晶體對Ml和M2的柵-源電壓增大，直到節點134處的電壓V1和節點136處的動態基準電壓Vb處於與共模電壓(INM+INP)/2近似的電平。兩個虛設電晶體對M7、M8和M`9、MlO 二者都導通，但是僅將軌電流的一半ITAtt/2從相關聯的電晶體M4、M5和M6、M3轉移走，它們不被去活，但是它們的跨導gmp和g?在該狀況下減半。總跨導gmp+gmn=gmall在這些狀況的所有三個中幾乎維持恆定。在軌間差分緩衝器輸入級100的一個例子中，兩個輸入差分電晶體對M4、M5和M6、M3 二者都導通時的總跨導gmall與輸入差分電晶體對M4、M5和M6、M3中的僅一個電晶體對導通時的總跨導gmall之間的差異不超過4% ο
[0022]圖2的軌間差分緩衝器輸入級200與圖1的緩衝器輸入級100之間的差異在於基準電壓生成器202與圖1的基準電壓生成器118相比被顛倒。基準電壓生成器202具有ρ型基準差分電晶體對Ml和M2，而不是基準電壓生成器118的η型基準差分電晶體對Ml和M2。第一和第二基準電流源124和126分別串聯連接在高電壓電源軌104和低電壓電源軌102與基準電流傳導路徑120和122的並聯組合之間。第三基準電流源128與第一基準電流源124和基準電流傳導路徑120、122的串聯組合併聯地連接。
[0023]將理解，基準電壓生成器202和電晶體M3至MlO的操作與圖1所示的基準電壓生成器118和電晶體M3至MlO相比類似但相反。圖4示出軌間差分緩衝器輸入級200的η型輸入差分電晶體對M3和Μ6的跨導gmn、ρ型輸入差分電晶體對M7和M8的跨導gmp、以及兩個對一起的組合跨導gmall。[0024]與基準電壓Vb由連接在電源軌之間的高電阻分壓器產生時相比，基準電壓生成器118和202佔據更小的晶片面積。此外，軌間差分緩衝器輸入級100和200對製造工藝變化有容忍性。圖5示出例如用不同的極端製造條件(統稱為工藝角(process corner))製造的軌間差分緩衝器輸入級100的架構類似樣品的總跨導gmall的變化。圖5所示的工藝角為最佳情況(bcs)、最佳η最差ρ (bnwp)、中間(typ)、最差情況(wcs)和最差η最佳p (wnbp)。將看出，不同的工藝角全部都在相同的共模輸入電壓處切換跨導。
[0025]圖6示出例如不同工藝角下的軌間差分緩衝器輸入級100的架構類似樣品的總跨導的變化和動態基準電壓Vb對不同工藝角典型-典型(TT)、快η慢ρ (FNSP)和慢η快ρ(SNFP)的適應。陰影區域示出這些工藝角正確地切換時的最大和最小動態基準電壓VB。如果不同工藝角切換跨導時的動態基準電壓Vb是固定的，那麼將有跨導切換不可接受的工藝角。然而，緩衝器輸入級100和200的動態基準電壓Vb動態地適應於不同工藝角，使得跨導切換能夠保持為可接受，即使對於需要不同基準電壓Vb的工藝角。
[0026]在前面的說明書中，已經參照本發明的實施例的具體示例描述了本發明。然而，將顯然的是，可以在其中進行各種修改和變化而不偏離所附權利要求所闡述的本發明的更寬泛的思想和範圍。
[0027]這裡論述的連接可以是適於例如經由中間器件傳輸來往於各節點、單元或器件的信號的任意類型的連接。因此，除非另外地暗示或說明，否則連接可以是直接連接或間接連接。連接可以圖示或描述為單個連接、多個連接、單向連接或雙向連接。然而，不同的實施例可以改變連接的實現。例如，可以使用單獨的單向連接而不是雙向連接，反之亦可。此外，可以用串行地或者以分時復用方式傳輸多個信號的單個連接代替多個連接。類似地，傳輸多個信號的單個連接可以被分成傳輸這些信號的子集的各種不同連接。因此，對於傳輸信號存在許多選擇。
[0028]儘管在例子中已經描述了具體導電類型或電勢極性，但是將理解，導電類型和電勢極性可以反轉。
[0029]本領域技術人員將意識到，功能塊之間的邊界僅是示範性的，替選實施例可以合併功能塊或電路元件或者對各種功能塊或電路元件進行功能的替代分解。因此將理解，這裡繪示的架構僅是示例性的，實際上可以實施許多其他架構，其實現相同的功能。類似地，實現相同功能的部件的任何布置被有效地「關聯」，從而實現期望的功能。因此，組合來實現特定功能的任意兩個部件可以看作彼此「關聯」從而實現期望功能，而無視架構或中間部件。類似地，這樣關聯的任意兩個部件也可以視為彼此「操作上連接」或「操作上耦合」以實現期望功能。
[0030]在權利要求書中，措辭「包括」或「具有」不排除權利要求中所列的那些之外的其他元件或部件的存在。此外，術語「一」、「一個」在這裡使用時定義為一個或多個。此外，權利要求中引入性短語諸如「至少一個」和「一個或更多」的使用不應理解為暗示由不定冠詞「一」引入的另一權利要求元素將包含這種所引入的權利要求元素的任何特定權利要求限制為僅包括一個這種元素的發明，即使相同權利要求包括引入性短語「一個或更多」或「至少一個」和不定冠詞諸如「一」或「一個」。這也適用於定冠詞的使用。除非另外說明，否則術語諸如「第一」和「第二」用於這種術語描述的元素之間的任意區分。因此，這些術語不一定意在表示這種元素的時間或其他優先級。某些手段描述於相互不同的權利要求中的事實並不表示這些手段的組合不能被有利地使用。
【權利要求】
1.一種軌間差分緩衝器輸入級，包括: 高電壓電源軌和低電壓電源軌，一對輸入端子和多個輸出路徑； η型和P型輸入差分電晶體對，在激活時用於從所述輸入端子接收差分輸入信號且在各輸出路徑上提供相應的差分輸出電流信號，並且以分壓器結構分別連接到所述低電壓電源軌和所述高電壓電源軌； 基準電壓生成器，包括基準差分電晶體對，用於從所述輸入端子接收共模電壓並且產生動態基準電壓，所述動態基準電壓在所述共模電壓小於或大於中間值時分別大於或小於所述共模電壓；以及 η型和P型虛設電晶體對，分別具有與所述η型和P型輸入差分電晶體對的電流傳導路徑並聯連接的電流傳導路徑，所述虛設電晶體對由所述動態基準電壓控制， 其中，當所述輸入信號的所述共模電壓比閾值更遠離所述動態基準電壓時，所述η型或P型虛設電晶體對導通以使電源軌電流轉移離開相應的η型或P型輸入差分對並使相應的η型或P型輸入差分對去活，當所述輸入信號的所述共模電壓比所述閾值更接近所述動態基準電壓時，兩個所述虛設對和兩個所述輸入差分對都被激活。
2.如權利要求1所述的軌間差分緩衝器輸入級，其中，所述電晶體是金屬氧化物半導體場效應電晶體MOSFET。
3.如權利要求2所述的軌間差分緩衝器輸入級，其中，所述基準差分電晶體對具有與所述輸入差分對之一近似的溝道寬長比和工藝特性但是更小的尺寸。
4.如權利要求2所述的軌間差分緩衝器輸入級，其中，所述虛設電晶體對具有與所述輸入差分對中的相應的一個近似的尺寸、溝道寬長比和工藝特性。
5.如權利要求1所述的軌間差分緩衝器輸入級，其中，導通的所述η型和P型虛設電晶體對將電源軌電流從相應的η型和P型輸入差分對的相關聯的電晶體轉移到它們的輸出信號路徑。
6.如權利要求1所述的軌間差分緩衝器輸入級，其中，所述基準差分電晶體對從所述輸入端子接收所述共模電壓，所述基準電壓生成器具有包括所述基準差分電晶體對中的相應的一個的並聯基準電流傳導路徑、串聯連接在所述電源軌中的相應的一個與所述並聯基準電流傳導路徑的並聯組合之間的第一和第二基準電流源、以及與所述第一基準電流源和所述基準電流傳導路徑的串聯組合併聯連接的第三基準電流源，所述基準電壓生成器提供跨所述第二基準電流源的基準電壓。
7.如權利要求6所述的軌間差分緩衝器輸入級，其中，所述基準電壓生成器包括串聯在所述基準電流傳導路徑的並聯組合與所述第二基準電流源之間的電阻元件。
8.如權利要求6所述的軌間差分緩衝器輸入級，其中，所述輸入差分電晶體對的所述電壓跟隨器結構包括串聯在相應的電源軌與輸入差分電晶體對和虛設電晶體對的關聯組合之間的電壓跟隨器電流源，所述基準電流源提供比電壓跟隨器電流源更小的電流。
9.如權利要求8所述的軌間差分緩衝器輸入級，其中，所述基準差分電晶體對比所述輸入差分電晶體對尺寸更小。
10.如權利要求6所述的軌間差分緩衝器輸入級，其中，所述第三基準電流源提供比所述第一和第二基準電流源更小的電流。
【文檔編號】H03K19/0185GK103825598SQ201210468156
【公開日】2014年5月28日 申請日期:2012年11月19日 優先權日:2012年11月19日
【發明者】王洋, 吳建舟, 徐秀強, 張義忠 申請人:飛思卡爾半導體公司