具有噪聲消除的電流模式混合拓撲電路的製作方法
2023-05-30 02:16:36
具有噪聲消除的電流模式混合拓撲電路的製作方法
【專利摘要】提供一種混合拓撲（blixer）電路，其能夠改善線性度並降低其他傳統混合拓撲（blixer）電路設計的噪聲。為做到這一點，這裡所提供的混合拓撲（blixer）電路使用差動放大器和/或其混頻電路內的虛擬路徑來執行降噪（及改善線性度）。在所述示例中，裝置包括跨導電路（202），其產生來自輸入信號（VIN）的放大信號。混頻電路（204-1）將放大信號和具有為本地振蕩器信號的一部分（一般為50％或25％）的佔空比的混頻信號（LOF1）混頻，以致差動放大器（214）和阻抗網絡（例如，電阻器R7、R8和開關S2，或電阻器R9、RIO和開關SI）可以執行降噪。該混頻通過為典型的無源混頻器（例如，Gilbert單元無源混頻器）的混頻器（210、212）來執行。
【專利說明】具有噪聲消除的電流模式混合拓撲電路【技術領域】
[0001]本發明一般涉及射頻(RF)電路，並且，更具體地，涉及一種混合拓撲電路(blixer電路)。
【背景技術】
[0002]圖1示出傳統混合拓撲電路(blixer電路)100的示例。blixer電路(B卩，100)是結合換衡器、低噪放大器(LNA)和I/Q混頻器的電路。如圖所示，blixer電路100 —般包括耦合至開關四芯電路或開關核心電路(其一般包括NMOS電晶體Q3至Q6和電阻電容(RC)網絡102-1和102-2)的換衡器-LNA核心電路(其一般包括NMOS電晶體Ql和Q2、電感器L、電容器Cl和電阻器Rl)。在操作中，提供RF輸入信號至換衡器-LNA核心電路(其還接收偏置電壓VBIASl和VBIAS2)。由於電晶體Q2是電晶體Ql的尺寸的η倍，電晶體Q2的跨導gm2是電晶體Ql的跨導gml的η倍(或gm2=n*gml)。來自換衡器-LNA核心電路的信號(其為gml*VIN和gm2*VIN)施加到開關核心電路的低阻抗節點，以便與差動本地振蕩信號LOP和LOM進行混頻。為了實現所需中頻信號IFP和IFM，電晶體Q4和Q5是電晶體Q3和Q6側(side)的η倍。此外，104-1到104-4的每個RC網絡具有阻抗Z2,其為每個RC網絡102-1和102-2的阻抗Zl的l/η (或Z2=Z1AiX然而，所述blixer電路100是有噪聲的，並且由於電晶體Q1-Q6的堆疊，可用於信號擺動的頂部空間的量會受到嚴重的限制，限制了可實現的增益。此外，由電源電壓引起的這種頂部空間限制也限制了 blixer電路100的線性度。因此，希望改善該blixer電路100的線性度並減少其噪聲。
[0003]傳統blixer 電路 的不例在 Blaakmeer 等人，「The BLIXER, a widebandbalun-LNA-1/Q-mixer topology,，，IEEE J.Solid-State Circuits, vol.43, N0.12,pp.2706-2715，Dec.2008 中描述。
【發明內容】
[0004]本發明所公開的實施例提供了一種裝置。該裝置包括跨導電路，其接收輸入信號並產生第一放大信號和第二放大信號；以及混頻電路，其具有:第一混頻器，其耦合至跨導電路，以便接收第一放大信號，其中第一混頻器將第一放大信號與混頻信號混頻，其中混頻信號具有為本地振蕩器的佔空比的一部分的佔空比；第二混頻器，其耦合至跨導電路，以便接收第二放大信號，其中第二混頻器將第二放大信號與混頻信號混頻；第一阻抗網絡，其耦合至第一和第二混頻器中的每個，其中第一阻抗網絡適於具有反饋阻抗；第二阻抗網絡，其耦合至第一和第二混頻器中的每個，其中第二阻抗網絡適於具有反饋阻抗；以及差動放大器，其耦合至每個阻抗網絡。
[0005]在實施例中，混頻電路進一步包括第一電容器，其耦合在跨導電路和第一混頻器之間；以及第二電容器，其耦合在跨導電路和第二混頻器之間。
[0006]在實施例中，第一阻抗網絡進一步包括:第一電阻器，其耦合至第一混頻器；第二電阻器，其與第一電阻器串聯耦合，其中第一和第二電阻器的總阻抗約等於反饋阻抗，並且其中第二混頻器耦合至第一和第二電阻器之間的節點；以及第一開關，其與第一電阻器並聯耦合。
[0007]在實施例中，第一阻抗網絡進一步包括:第三電阻器，其耦合至第一混頻器；第四電阻器，其與第三電阻器串聯耦合，其中第三和第四電阻器的總阻抗約等於反饋阻抗，並且其中第二混頻器耦合至第一和第二電阻器之間的節點；以及第二開關，其與第一電阻器並聯耦合。
[0008]在實施例中，第一阻抗網絡進一步包括具有反饋阻抗的第一電阻器，並且其中第二阻抗網絡進一步包括具有反饋阻抗的第二電阻器。
[0009]在實施例中，混頻電路進一步包括耦合至第二電容器的虛擬路徑。
[0010]在實施例中，差動放大器進一步包括第一差動放大器，並且其中虛擬路徑進一步包括:耦合至第二電容器的第三混頻器；以及耦合至第三混頻器的第二差動放大器。
[0011]在實施例中，部分進一步包括第一部分，並且其中混頻信號進一步包括第一混頻信號，並且其中第三混頻器將第二放大信號與具有為本地振蕩器的佔空比的第二部分的佔空比的第二混頻信號進行混頻。
[0012]在實施例中，來自第一和第二混頻器中每個的電晶體具有第一尺寸，並且其中來自第三混頻器的電晶體具有第二尺寸。
[0013]在實施例中，一種裝置包括:產生第一放大信號和第二放大信號的跨導電路，其中跨導電路包括:第一電流源，其具有第一電流；第二電流源，其具有第二電流，其中第二電流是第一電流的K倍；第一電晶體，其耦合至第一電流源並且接收第一偏置電壓；第二電晶體，其耦合至第一電晶體並且接收輸入信號和第二偏置電壓；第三電晶體，其耦合至第二電流源並且接收第一偏置電壓；以及第四電晶體，其耦合至第三電晶體並且接收輸入信號和第二偏置電壓；以及混頻電路，其具有:第一混頻器，其耦合至跨導電路，以便接收第一放大信號，其中第一混頻器將第一放大信號與混頻信號混頻，其中混頻信號具有為本地振蕩器的佔空比的一部分的佔空比；第二混頻器，其耦合至跨導電路，以便接收第二放大信號，其中第二混頻器將第二放大信號與混頻信號混頻；第一阻抗網絡，其耦合至第一和第二混頻器中的每個，其中第一阻抗網絡適於具有反饋阻抗；第二阻抗網絡，其耦合至第一和第二混頻器中的每個，其中第二阻抗網絡適於具有反饋阻抗；以及差動放大器，其耦合至每個阻抗網絡。
[0014]在實施例中，跨導電路進一步包括:電阻器，其耦合至第四電晶體並且接收第二偏置電壓；以及電容器，其耦合至第四電晶體並且接收輸入信號。
【專利附圖】
【附圖說明】
[0015]示例性實施例參考附圖來描述，其中:
[0016]圖1是傳統blixer電路的電路圖；以及
[0017]圖2至4是在實施例中的blixer電路的示例的電路圖。
【具體實施方式】
[0018]圖2示出本發明的示例blixer電路200_1的實施原理。blixer電路200_1 —般包括跨導器電路202和混頻電路204-1。在操作中，跨導電路202 —般接收輸入信號VIN並從輸入信號VIN產生放大信號。然後混頻電路204-1可以將這些放大信號和具有佔空比為本地振蕩器信號的一部分(一般為50%或25%)的混頻信號LOFl進行混頻，以致差動放大器214和阻抗網絡(一般是電阻器R7和R8與開關S2或電阻器R9和RlO以及開關SI) —般可以執行噪聲消除或降噪。混頻一般由混頻器210和212執行，其為典型的無源混頻器(其可以是，例如，是Gilbert單元混頻器)。
[0019]為了產生放大信號，跨導器電路202 —般使用兩個支路，其中每個支路產生一個放大信號。輸入信號VIN —般在NMOS電晶體Q9 (其可以被偏置電壓VBIAS3偏置並且一般具有跨導gm3)的源極被接收，並且，結合電流源206 (其可以產生電流10)和NMOS電晶體Q7 (其可以被偏置電壓VBIAS4偏置)，電晶體Q9產生放大信號(其一般為VIN*gm3)。此夕卜，NMOS電晶體QlO —般通過電容器C6接收輸入電壓VIN (其也是通過電阻器R6被偏置電壓VBIAS3偏置)。電晶體QlO —般具有K*gm3的跨導，並且結合電晶體Q8(其一般被偏置電壓VBIAS4偏置)和電流源208 (其產生Κ*Ι0的電流)，電晶體QlO產生放大信號(其一般為VIN*K*gm3)。這些放大信號隨後可以提供給交流耦合電容C7和C8。
[0020]為了提供噪聲消除，開關SI和S2可以被驅動以改變阻抗網絡的阻抗。通常情況下，電阻器R8和RlO具有K*RL的電阻並且電阻器R7和R9通常具有(K_l) RL/K的電阻。當開關SI和S2被驅動時，各個阻抗網絡的總電阻(或所示電路的阻抗)是RL。因此，當開關SI和S2被驅動時，差動放大器214用於使用阻抗網絡的總阻抗來執行降噪，然而在正常操作中(當開關SI和S2都打開時)，使用K*RL的電阻。
[0021]圖3示出blixer電路200-2的另一個示例。在此配置中，blixer電路200-1的阻抗網絡已經被電阻器Rll和R12 (其一般有RL的電阻)取代並且已包括虛擬路徑216-1。虛擬路徑216-1 —般包括混頻器220-1 (這通常為具有電晶體的無源混頻器，該電晶體與用於混頻器210和220的電晶體具有大約相同的尺寸或縱橫比(信道寬度比信道長度))、差動放大器218，以及電阻器R13和R14 (其中每個通常具有RL的電阻)。通常情況下，混頻器220-1將來自電容器C7的放大輸出信號與具有為本地振蕩器的佔空比的一部分或幾倍(即，K-2倍)的佔空比的混頻信號L0F2進行混頻。虛擬路徑216-1 —般從主要路徑「抽取」額外的信號電流。此外，通過適當控制放大器218周圍的濾波器的大小，虛擬路徑216-1可用於RF濾波。
[0022]在另一個替代方案中，如圖4所示，blixer電路200_3—般使用虛擬路徑216_2而不是虛擬路徑216-1。虛擬路徑216-1和216-2之間的差異在於混頻器220-1和220-2之間的差異。也就是說，混頻器220-2使用混頻信號LOFl，但是在混頻器220-2中使用的電晶體是用於混頻器210和212的電晶體尺寸的K-1倍。這種用於blixer電路200-3的布置一般提供與用於blixer電路200-2的布置基本類似的功能，但可提供一種有利的布局。
[0023]由於使用blixer電路200-1、200-2或200-3，可以實現幾個優勢。S卩，由於在跨導電路202的輸出的低信號擺動，blixer電路100上的線性度改善了。由於可用的信號擺動，還有更大的中頻增益。此外，由於混頻電路204-1、204-2以及204-3的無源性質，一般很少或幾乎沒有閃爍噪聲。為了顯示改善的性能，表I提供如下，其將blixer電路100與blixer 電路 200_1、200_2 和 200-3 作比較。
[0024]
【權利要求】
1.一種裝置，其包括: 跨導電路，其接收輸入信號並產生第一放大信號和第二放大信號；以及 混頻電路，其具有: 第一混頻器，其耦合至所述跨導電路，以便接收所述第一放大信號，其中所述第一混頻器將所述第一放大信號與混頻信號混頻，其中所述混頻信號具有為本地振蕩器的佔空比的一部分的佔空比； 第二混頻器，其耦合至所述跨導電路，以便接收第二放大信號，其中所述第二混頻器將第二放大信號與所述混頻信號混頻； 第一阻抗網絡，其耦合至第一和第二混頻器中的每個，其中所述第一阻抗網絡適於具有反饋阻抗； 第二阻抗網絡，其耦合至第一和第二混頻器中的每個，其中所述第二阻抗網絡適於具有所述反饋阻抗；以及 差動放大器，其耦合至每個阻抗網絡。
2.根據權利要求1所述的裝置，其中所述混頻電路進一步包括:第一電容器，其耦合在所述跨導電路和所述第一混頻器之間；以及第二電容器，其耦合在所述跨導電路和所述第二混頻器之間。
3.根據權利要求2所 述的裝置，其中所述第一阻抗網絡進一步包括:第一電阻器，其耦合至所述第一混頻器；第二電阻器，其與所述第一電阻器串聯耦合，其中所述第一和第二電阻器的總阻抗約等於所述反饋阻抗，並且其中所述第二混頻器耦合至所述第一和第二電阻器之間的節點；以及第一開關，其與所述第一電阻器並聯耦合。
4.根據權利要求3所述的裝置，其中所述第一阻抗網絡進一步包括:第三電阻器，其耦合至所述第一混頻器；第四電阻器，其與所述第三電阻器串聯耦合，其中所述第三和第四電阻器的總阻抗約等於所述反饋阻抗，並且其中所述第二混頻器耦合至所述第一和第二電阻器之間的節點；以及第二開關，其與所述第一電阻器並聯耦合。
5.根據權利要求2所述的裝置，其中所述第一阻抗網絡進一步包括具有所述反饋阻抗的第一電阻器，並且其中所述第二阻抗網絡進一步包括具有所述反饋阻抗的第二電阻器。
6.根據權利要求5所述的裝置，其中所述混頻電路進一步包括耦合至第二電容器的虛擬路徑。
7.根據權利要求5所述的裝置，其中所述差動放大器進一步包括:第一差動放大器，並且其中所述虛擬路徑進一步包括耦合至所述第二電容器的第三混頻器；以及耦合至所述第三混頻器的第二差動放大器。
8.根據權利要求7所述的裝置，其中所述部分進一步包括第一部分，並且其中所述混頻信號進一步包括第一混頻信號，並且其中所述第三混頻器將所述第二放大信號與具有為本地振蕩器的佔空比的第二部分的佔空比的第二混頻信號進行混頻。
9.根據權利要求7所述的裝置，其中來自第一和第二混頻器中的每個的電晶體具有第一尺寸，並且其中來自第三混頻器的電晶體具有第二尺寸。
10.根據權利要求1所述的裝置，其中所述跨導電路包括: 第一電流源，其具有第一電流； 第二電流源，其具有第二電流，其中所述第二電流是所述第一電流的K倍；第一電晶體，其耦合至所述第一電流源並且接收第一偏置電壓； 第二電晶體，其耦合至所述第一電晶體並且接收輸入信號和第二偏置電壓； 第三電晶體，其耦合至所述第二電流源並且接收第一偏置電壓；以及 第四電晶體，其耦合至所述第三電晶體並且接收所述輸入信號和所述第二偏置電壓。
11.根據權利要求10所述的裝置，其中所述跨導電路進一步包括:電阻器，其耦合至所述第四電晶體並且接收所述第二偏置電壓；以及電容器，其耦合至所述第四電晶體並且接收所述輸入信號。
12.根據權利要求10所述的裝置，其中所述混頻電路進一步包括:第一電容器，其耦合在所述跨導電路和所述第一混頻器之間；以及第二電容器，其耦合在所述跨導器電路和所述第二混頻器之間。
13.根據權利要求12所述的裝置，其中所述第一阻抗網絡進一步包括: 第一電阻器，其耦合至所述第一混頻器； 第二電阻器，其與所述第一電阻器串聯耦合，其中所述第一和第二電阻器的總阻抗約等於所述反饋阻抗，並且其中所述第二混頻器耦合至所述第一和第二電阻器之間的節點；以及 第一開關，其與所述第一電阻器並聯耦合。
14.根據權利要求13所述的裝置，其中所述第一阻抗網絡進一步包括: 第三電阻器，其耦合至所述第一混頻器； 第四電阻器，其與所述第三電阻器串聯耦合，其中所述第三和第四電阻器的總阻抗約等於所述反饋阻抗，並且其中所述第二混頻器耦合至所述第一和第二電阻器之間的節點；以及 第二開關，其與所述第一電阻器並聯耦合。
15.根據權利要求12所述的裝置，其中所述第一阻抗網絡進一步包括具有所述反饋阻抗的第一電阻器，並且其中所述第二阻抗網絡進一步包括具有所述反饋阻抗的第二電阻器。
16.根據權利要求15所述的裝置，其中所述混頻電路進一步包括耦合至第二電容器的虛擬路徑。
【文檔編號】H03D7/00GK103733513SQ201280040113
【公開日】2014年4月16日 申請日期:2012年6月18日 優先權日:2011年6月16日
【發明者】V·B·瑞塔拉, V·斯裡尼瓦桑, S·M·若馬斯萬邁, B·S·哈龍 申請人:德克薩斯儀器股份有限公司