陣列印刷電路板、替換單印刷電路板的方法和製造方法
2023-06-24 02:42:01
陣列印刷電路板、替換單印刷電路板的方法和製造方法
【專利摘要】提供了一種陣列印刷電路板(PCB)，在其中可以容易地替換有缺陷的單PCB。還提供了替換有缺陷的單PCB的方法和製造電子裝置的方法。該陣列PCB可以包括多個單PCB。軌部分可以圍繞多個單PCB部分。多個接片通路部分連接多個單PCB部分到軌部分，每個接片通路部分包括至少一對貫穿電極。測試端子部分可以形成在軌部分的一側並且可以包括多個測試端子。至少一對貫穿電極可以包括鄰近於軌部分布置並且電連接到對應的測試端子的第一貫穿電極和鄰近於對應的單PCB部分布置並且電連接到該對應的單PCB的第二貫穿電極。
【專利說明】陣列印刷電路板、替換單印刷電路板的方法和製造方法
【技術領域】
[0001]在此公開的發明構思涉及陣列印刷電路板(PCB)、替換陣列PCB的有缺陷的PCB的方法、和使用陣列PCB的電子裝置的製造方法。更具體地，發明構思提供在其中有缺陷的PCB容易被替換的陣列PCB、替換陣列PCB的有缺陷的PCB的方法、和使用陣列PCB的電子裝置的製造方法。
【背景技術】
[0002]陣列PCB由多個單PCB形成。當包括在陣列PCB中的多個單PCB中的一個或多個有缺陷時，整個陣列PCB會被丟棄。然而，不幸地，由於陣列中的一個或多個有缺陷的PCB導致丟棄整個陣列PCB降低了 PCB製造工藝的產率。因此，已經採用了包括一個或多個有缺陷的單PCB的陣列PCB的再利用方法。例如，有缺陷的單PCB可從陣列PCB去除，無缺陷的單PCB可接合到有缺陷的單PCB從其去除的空間中。
[0003]然而，當使用修復的陣列PCB製造電子裝置時，應該在從修復的陣列PCB分離出每個單PCB之後執行對於電子裝置的測試，因此測試用於電子裝置的陣列PCB是費時的且產率降低。
【發明內容】
[0004]發明構思提供一種陣列印刷電路板(PCB)，在其中可以容易地替換有缺陷的單PCB，其還允許在製造該陣列PCB之後進行電子裝置的測試而不從陣列PCB分離出每個單PCB。
[0005]發明構思還提供一種容易地替換陣列PCB的有缺陷的單PCB的方法。
[0006]根據發明構思的方面，一種陣列印刷電路板(PCB)包括多個單PCB部分，每個單PCB部分具有形成在其上表面上的電子裝置安裝區。軌部分圍繞多個單PCB部分，多個接片通路部分連接多個單PCB部分到軌部分，多個接片通路部分的每個包括從每個接片通路部分的上表面朝向其內部延伸的至少一對貫穿電極。測試端子部分可以形成在軌部分的一偵牝該測試端子部分包括多個測試端子。至少一對貫穿電極可以包括鄰近於軌部分布置的第一貫穿電極和鄰近於對應的單PCB部分布置的第二貫穿電極。第一導電圖案可以延伸通過軌部分以電連接第一貫穿電極到測試端子部分的測試端子。第二導電圖案可以電連接到第二貫穿電極並且延伸到對應的單PCB部分。
[0007]多個單PCB部分、軌部分和多個接片通路部分每個可以由多個絕緣層和多個導電材料層形成。更具體地，多個導電材料層可以被多個絕緣層分開。第一和第二導電圖案可以提供至少一些導電材料層並且可以布置在同一層中，插置在絕緣層之間。
[0008]第一貫穿電極和第二貫穿電極可以從對應的接片通路部分的上表面分別延伸到第一導電圖案或第二導電圖案。
[0009]第一貫穿電極和第二貫穿電極可以從對應的接片通路部分的上表面朝向該對應的接片通路部分的下表面分別穿透第一導電圖案和第二導電圖案。
[0010]第一導電圖案和第二導電圖案可以彼此連接。
[0011]第一導電圖案和第二導電圖案可以在對應的接片通路部分中彼此間隔開。
[0012]陣列PCB可以還包括第一通孔墊和第二通孔墊，該第一通孔墊和第二通孔墊可以形成在對應的接片通路部分的上表面上並且可以分別連接到第一貫穿電極和第二貫穿電極。
[0013]多個單PCB部分、軌部分和多個接片通路部分可以由多個絕緣層和多個導電材料層形成，其中多個導電材料層通過多個絕緣層而分開。第一導電圖案可以包括多個第一導電圖案，每個第一導電圖案連接測試端子部分的測試端子到多個接片通路部分的第一貫穿電極。多個第一導電圖案中的至少一些可以提供至少一些導電材料層，其中至少兩個導電材料層插置在多個絕緣層之間。
[0014]根據發明構思的另一方面，一種陣列PCB可以包括:多個單PCB部分，每個單PCB部分具有形成在其上表面上的電子裝置安裝區；軌部分，圍繞多個單PCB部分；多個接片通路部分，連接多個單PCB部分到軌部分。多個接片通路部分的每個可以包括:從接片通路部分的上表面朝向其內部延伸的至少一對貫穿電極；和測試端子部分，形成在軌部分的一側。該測試端子部分可以包括多個測試端子，其中所述成對的貫穿電極包括鄰近於軌部分布置且電連接到對應的測試端子的第一貫穿電極和鄰近於對應的單PCB部分布置且電連接到該對應的單PCB部分的第二貫穿電極。
[0015]對應的測試端子和第一貫穿電極可以經由陣列PCB中的第一導電圖案彼此連接。對應的單PCB部分和第二貫穿電極可以經由陣列PCB中的第二導電圖案彼此連接。
[0016]第一導電圖案和第二導電圖案可以形成在從陣列PCB的上表面起的同一水平上。
[0017]第一導電圖案可以是在陣列PCB中延伸的多層圖案。
[0018]第一導電圖案可以包括將多層圖案中的各個圖案彼此連接的至少一個通孔插塞。
[0019]第一導電圖案中的至少一個圖案和第二導電圖案可以形成在從陣列PCB的上表面起的同一水平上。
[0020]發明構思還提供了一種使用陣列PCB的電子裝置的製造方法。
[0021]根據發明構思的另一方面，提供了替換陣列PCB的有缺陷的單PCB部分的方法。該陣列PCB包括:多個單PCB部分，每個單PCB部分具有形成在其上表面上的電子裝置安裝區；軌部分，圍繞多個單PCB部分；多個接片通路部分，用於連接多個單PCB部分到軌部分。每個接片通路部分包括鄰近於軌部分布置的第一貫穿電極和鄰近於對應的單PCB部分布置的第二貫穿電極，其中第一和第二貫穿電極從接片通路部分的上表面朝向接片通路部分的內部延伸。測試端子部分形成在軌部分的一側，該測試端子部分包括多個測試端子。該方法包括:通過切割多個單PCB部分中的無缺陷單PCB部分而從陣列PCB分離無缺陷單PCB部分，其中該分離的無缺陷單PCB部分包括接片通路部分的其中形成第二貫穿電極的部分。從陣列PCB的多個單PCB部分當中去除有缺陷的單PCB部分。在去除有缺陷的單PCB部分之後，接合分離的無缺陷單PCB部分到陣列PCB。形成焊料層用於電連接第一貫穿電極到第二貫穿電極。去除有缺陷的單PCB部分可包括沿著在連接到有缺陷的單PCB部分的接片通路部分中的第一貫穿電極和第二貫穿電極之間的線切割。
[0022]延伸通過軌部分以電連接第一貫穿電極到測試端子部分的測試端子的第一導電圖案和電連接到第二貫穿電極並且延伸到對應的單PCB部分的第二導電圖案的每個可以形成在陣列PCB中。
[0023]形成焊料層可以包括電連接第一導電圖案到第二導電圖案。
[0024]陣列PCB可以還包括第一通孔墊和第二通孔墊，第一通孔墊和第二通孔墊形成在對應的接片通路部分的上表面上並且分別連接到第一貫穿電極和第二貫穿電極。
[0025]形成焊料層可以包括形成從第一通孔墊的表面延伸到第二通孔墊的表面的焊料層。
[0026]多個單PCB部分的每個可以包括設置在電子裝置安裝區中的多個電子裝置墊部分。形成焊料層可以包括在多個電子裝置墊部分的每個上形成焊料層。
[0027]根據發明構思的另一方面，提供了一種利用陣列PCB製造電子裝置的方法。陣列PCB可以包括:多個單PCB部分，每個單PCB部分具有形成在其上表面上的電子裝置安裝區；軌部分，圍繞多個單PCB部分；和多個接片通路部分，連接多個單PCB部分到軌部分。每個接片通路部分可以包括鄰近於軌部分布置的第一貫穿電極和鄰近於對應的單PCB部分布置的第二貫穿電極，其中第一和第二貫穿電極從每個接片通路部分的上表面朝向每個接片通路部分的內部延伸。測試端子部分可以形成在軌部分的一側，該測試端子部分包括多個測試端子。第一導電圖案可以延伸通過軌部分以電連接第一貫穿電極到測試端子部分的測試端子。第二導電圖案可以電連接到第二貫穿電極並且延伸到對應的單PCB部分。該方法包括:形成焊料層，用於電連接第一貫穿電極到第二貫穿電極；附接電子裝置到電子裝置安裝區；以及從陣列PCB分離多個單PCB部分的每個。
[0028]多個單PCB部分的每個可以包括設置在電子裝置安裝區中的多個電子裝置墊部分。形成焊料層可以包括在多個電子裝置墊部分的每個上形成焊料層。該方法可還包括在附接電子裝置之後在焊料層上執行回流工藝。
[0029]分別連接到第一貫穿電極和第二貫穿電極的第一通孔墊和第二通孔墊可以形成在對應的接片通路部分的上表面上。形成焊料層可以包括形成從第一通孔墊的表面延伸到第二通孔墊的表面的焊料層。
[0030]該方法可以還包括在分離多個單PCB部分的每個之前，經由測試端子部分測試具有附接到其上的電子裝置的多個單PCB部分。
[0031]分離多個單PCB部分的每個可以包括從連接到其的對應的接片通路部分分離多個單PCB部分的每個。
【專利附圖】
【附圖說明】
[0032]通過下文結合附圖的詳細描述，將更清楚地理解發明構思的示範實施方式，其中:
[0033]圖1是根據發明構思的實施例的陣列印刷電路板(PCB)的平面圖。
[0034]圖2A至2E是沿根據發明構思的不同實施例的陣列PCB的導電圖案組獲得的圖1的陣列PCB的一部分的截面圖；
[0035]圖3是根據發明構思的實施例的陣列PCB的第一導電圖案的截面圖；
[0036]圖4A是根據發明構思的實施例的陣列PCB的平面圖，單PCB部分已經從該陣列PCB去除；
[0037]圖4B是根據發明構思的實施例的無缺陷單PCB的平面圖；
[0038]圖5A和5B是沿根據發明構思的實施例的圖4B的陣列PCB的第一導電圖案獲得的截面圖，有缺陷的單PCB部分已經從該陣列PCB去除；
[0039]圖6是根據發明構思的實施例的具有接合到其的無缺陷單PCB的陣列PCB的平面圖；
[0040]圖7A和7B是沿根據發明構思的實施例的圖6的陣列PCB的導電圖案組獲得的截面圖，該陣列PCB具有接合到其的無缺陷單PCB ；
[0041]圖8是根據發明構思的實施例的具有形成在其上的焊料層的陣列PCB的平面圖；
[0042]圖9A和9B是沿根據發明構思的實施例的圖8的陣列PCB的導電圖案組獲得的截面圖，具有形成在其上的焊料層的無缺陷單PCB被接合到該陣列PCB ；
[0043]圖1OA和1B是沿根據發明構思的實施例的圖8的陣列PCB的導電圖案組獲得的截面圖，該陣列PCB具有形成在其上的焊料層；
[0044]圖1lA和IlB是沿根據發明構思的一些實施例的陣列PCB的導電圖案組獲得的截面圖，具有安裝在其上的電子設備的無缺陷單PCB已經接合到該陣列PCB ；
[0045]圖12是沿根據發明構思的實施例的陣列PCB的導電圖案組獲得的截面圖，該陣列PCB具有安裝在其上的電子設備；
[0046]圖13是根據發明構思的實施例的陣列PCB的平面圖，在該陣列PCB中回流工藝已經在焊料層上執行；
[0047]圖14是沿根據發明構思的實施例的圖13的陣列PCB 10的導電圖案組獲得的截面圖，無缺陷單PCB接合到該陣列PCB 10並且在該陣列PCB 10中回流工藝在焊料層上執行；
[0048]圖15是沿根據發明構思的實施例的圖13的陣列PCB 10的導電圖案組獲得的截面圖，在該陣列PCB 10中回流工藝在焊料層上執行；
[0049]圖16是根據發明構思的實施例的電子裝置的平面圖；
[0050]圖17是根據發明構思的實施例的圖16的電子裝置的局部截面圖；
[0051]圖18是流程圖，示出根據發明構思的另一方面的替換陣列PCB的有缺陷的單PCB部分的方法和使用該陣列PCB的電子設備的製造方法；
[0052]圖19是根據發明構思的實施例的電子裝置的框圖；
[0053]圖20是使用根據發明構思的實施例的電子裝置的電子系統的框圖；和
[0054]圖21是用於包括根據發明構思的實施例的電子裝置的伺服器系統的網絡系統的框圖。
【具體實施方式】
[0055]現在將參考其示例在附圖中示出的示範實施例以幫助本領域技術人員理解發明構思的結構和原理。然而，發明構思不限於此後闡述的實施例。而是，提供在此公開的實施例以提供對於發明構思的範圍和精神的容易且完整的理解。在附圖中，為了清晰可以誇大元件的尺寸和形狀，各個元件之間的尺寸比例可以被誇大，其可能比實際值更大或更小。
[0056]可以理解當元件諸如層、區域或基板被稱為在另一元件「上」、「連接到」或「聯接至IJ」另一元件時，它可以直接在其他元件上或直接連接到、聯接到另一元件，或者可以存在居間元件。相反，當元件被稱為「直接」在另一元件或層「上」、「直接連接到」或「直接聯接至IJ」另一元件或層時，則沒有居間元件或層存在。描述構成元件之間的關係的其他表述，諸如，「在...之間」和「直接在...之間」可以以相同的方式解釋。
[0057]術語諸如「第一」和「第二」用於此僅描述各種元件，但是這些元件不受這些術語限制。而是，這些術語只用於區分一個元件與另一元件。例如，第一元件可以被稱為第二元件，反之亦然，而不背離發明構思的範圍。
[0058]在本說明書中的單數形式表述，諸如「一」和「該」，也可包括複數形式，除非內容清楚地指示另外的意思。同樣，術語諸如「包括」或「包含」可解釋為說明某個特徵、數量、步驟、操作、元件、或其組合，但是不應解釋為排除一個或更多其他特徵、數量、步驟、操作、元件、或其組合的存在或可能的添加。
[0059]除非另有界定，否則這裡使用的所有術語，包括技術和科學術語，具有發明構思所屬領域的普通技術人員共同理解的相同的意思。這裡所用的術語「和/或」包括相關列舉項目的一個或更多的任何和所有組合。當諸如中的至少一個」的表述在一列元件之前時，修飾整列的元件而不修飾該列中的單獨元件。
[0060]在下文，將參考附圖詳細描述發明構思的實施例。
[0061]圖1是根據發明構思的實施例的陣列印刷電路板(PCB) 10的平面圖。
[0062]參考圖1，陣列PCB 10包括多個單PCB部分100。多個單PCB部分100可分別包括例如第一至第三單PCB部分10aUOOb和100c。雖然圖1的陣列PCB 10包括三個單PCB部分，但發明構思不限於此。例如，陣列PCB 10可包括兩個單PCB部分，或者它可包括四個或更多個單PCB部分。
[0063]陣列PCB是在其中多個單PCB彼此連接以形成更大的陣列的PCB。在本說明書中，多個單PCB部分100的每個表示連接到陣列PCB 10的單PCB，單PCB可通過從陣列PCB 10分離多個單PCB部分100而獲得以製造電子裝置。
[0064]陣列PCB 10還包括軌部分200和多個接片通路部分300。軌道是包括增加到多個單PCB的每個的側部的額外PCB材料，使得在裝配工藝期間易於握住陣列PCB。在此實施例中，軌部分200是在陣列PCB 10中提供用於將多個單PCB部分100彼此連接的額外區域。雖然圖1的軌部分200圍繞多個單PCB部分100的每個的四側邊，但是發明構思不限於此。在一些情況下，軌部分200可僅形成在多個單PCB部分100的每個的兩側邊處。即，可形成軌部分200，使得其僅鄰近於多個單PCB部分100的每個的一部分。
[0065]接片通路是允許單PCB附接到另一單PCB或軌道的小接片。在此實施例中，多個接片通路部分300是陣列PCB 10的將軌部分200和多個單PCB部分100連接到一起的部分。雖然圖1中的接片通路部分300僅形成在軌部分200與多個單PCB部分100的每個之間，但是發明構思不限於此。例如，接片通路部分300可形成在相鄰的單PCB部分100之間。圖2A至2E的貫穿電極320或320a形成在其中的接片通路在此被稱為接片通路部分300，圖2A至2E的貫穿電極320或320a沒有形成在其中的接片通路在此被稱為虛設接片通路部分300d。圖2A至2E的貫穿電極320或320a將在後面描述。不必形成虛設接片通路部分300d。即，形成在陣列PCB 10中的所有接片通路可以是貫穿電極320或320a形成在其中的接片通路部分300，虛設接片通路部分300d可被省略。
[0066]因此，根據此實施例，陣列PCB 10可包括多個單PCB部分100、圍繞多個單PCB部分100的軌部分200、和將多個單PCB部分100連接到軌部分200的多個接片通路部分300。
[0067]每個單PCB部分100可包括形成在其上表面上的電子裝置安裝區102，多個電子裝置墊110可布置在電子裝置安裝區102中。必要時，電子裝置安裝區和多個電子裝置墊也可形成在每個單PCB部分100的下表面上。電子裝置(未示出)可附接到電子裝置安裝區102並且電連接到電子裝置墊110。多個電子裝置端子120可形成在每個單PCB部分100的上表面上。然而，發明構思不限於此。例如，電子裝置端子120可形成在每個單PCB部分100的例部、上表面和下表面上。替換地，端子120可僅形成在每個單PCB部分100的側部上，或者它們可經由每個單PCB部分100的側部從每個單PCB部分100的上表面延伸到每個單PCB部分100的下表面。利用單個PCB部分100形成的電子裝置可經由電子裝置端子120電連接到外部，電子裝置端子120可用於接收電源電壓或用於傳輸或接收信號。
[0068]測試端子部分400可形成為具有在軌部分200的一部分中布置的多個測試端子410，位於陣列PCB 10的一個邊緣處。測試端子部分400可以是連接到軌部分200的獨立部分。替換地，測試端子部分400可以是測試端子410形成在其中的一部分軌部分200。雖然圖1的測試端子部分400僅形成在一部分軌部分200中，但是發明構思不限於此。例如，測試端子部分400可形成在軌部分200的兩個或更多部分中，例如位於陣列PCB 10的相反邊緣處。測試端子部分400例如可包括軌部分200的四個部分，其位於陣列PCB 10的四個邊緣中的每個處。或者，測試端子部分400可形成在軌部分200的任何地方。S卩，在測試端子部分400提供為軌部分200的一部分的情況下，其中可形成測試端子410的軌部分200的所有部分可相應於測試端子部分400。
[0069]雖然測試端子410可形成在測試端子部分400的上表面上，但是發明構思不限於此。例如，測試端子410可形成在測試端子部分400的上表面和下表面上。替換地，它們可形成在測試端子部分400的側部上，或可沿著測試端子部分400的側部從測試端子部分400的上表面延伸到測試端子部分400的下表面。
[0070]包括單PCB部分100、軌部分200、接片通路部分300和測試端子部分400的陣列PCB 10可形成為單個大型PCB。分離間隔350可形成在每個單PCB部分100和軌部分200之間。分離間隔350例如可通過在單個大型PCB ( S卩，陣列PCB 10)中去除PCB材料的圍繞單PCB部分100的部分而形成。分離間隔350可形成以允許單PCB部分100在後續工藝中容易地彼此分開。接片通路部分300和虛設接片通路部分300d可以是當其他部分被去除以形成分離間隔350時保持在單PCB部分100之間連接的部分的PCB材料。分離間隔350不必在所有情況下形成。在沒有形成分離間隔350的情況下，大型PCB的圍繞單PCB部分100布置且其中沒有形成貫穿電極320或320a的所有部分可相應於虛設接片通路部分300d。
[0071]如圖2A至2E所示，陣列PCB 10可包括多個絕緣層12和布置在多個層14a、14b處的多個導電材料層14c，該多個層14a、14b通過多個絕緣層12彼此分開。
[0072]S卩，陣列PCB 10可通過層疊大量薄的絕緣基板12而形成，並且可還包括布線圖案14c,該布線圖案14c形成在薄的絕緣基板12之間並在陣列PCBlO的上表面和下表面上。貫穿電極150、322、324、420穿透薄的絕緣基板12並且將布線圖案14c彼此電連接。
[0073]形成在薄的絕緣基板12之間並在陣列PCB 10的上表面和下表面上的布線圖案14c可構成布置在層14a、14b處且通過薄的絕緣基板12彼此分開的多個導電材料層14。例如，當陣列PCB 10由七個薄的絕緣基板12形成(如圖2A至2E所示)時，布線圖案14c可布置在八個層14處，其包括六個內層14a (布置在成對的薄的絕緣基板12之間)和兩個外層14b (布置在陣列PCB 10的上表面和下表面上)。陣列PCB 10的內部可表示PCB 10的設置在陣列PCB 10的上表面和陣列PCB 10的下表面之間的部分。在陣列PCB 10中延伸的布線圖案(或導電圖案)可表示在形成陣列PCB 10的兩個薄的絕緣基板12之間延伸的布線圖案(或導電圖案)。例如，當陣列PCB 10由七個薄的絕緣基板12形成時，在陣列PCB 10中延伸的布線圖案(或導電圖案)14c可表示這樣的布線圖案(或導電圖案)14c:其延伸以形成六個層14b中的至少一個，該六個層14b布置在形成陣列PCB 10的七個薄的絕緣基板12之間。
[0074]另外參考圖3，從測試端子部分400通過軌部分200延伸到接片通路部分300的第一導電圖案510a、510b和510c可形成在陣列PCB 10中。第一導電圖案510a、510b和510c可延伸通過陣列PCB 10的內部。第一導電圖案510a、510b和510c可沿著陣列PCB 10中的相同層延伸。替換地，第一導電圖案510a、510b和510c可以是延伸為形成陣列PCB 10中的多個層的多層圖案。第一導電圖案510a、510b和510c的每個可電連接到測試端子部分400中的至少一個測試端子410。
[0075]至少一對通孔墊310可形成在每個接片通路部分300的上表面上。一對通孔墊310可由第一通孔墊312和第二通孔墊314形成。雖然，如圖1所示，兩對通孔墊310 (即，兩個第一通孔墊312和兩個第二通孔墊314)可形成在每個接片通路部分300的上表面上，但是發明構思不限於此。替換地，例如，僅僅一個第一通孔墊312和一個第二通孔墊314可形成在一個接片通路部分300的上表面上，或者三個或更多的第一通孔墊312和三個或更多的第二通孔墊314可形成在一個接片通路部分300的上表面上。雖然布置在接片通路部分300上的通孔墊的數目可改變，但是形成在一個接片通路部分300的上表面上的第一通孔墊312和第二通孔墊314的數目可以是相同的。
[0076]第一通孔墊312和第二通孔墊314可在接片通路部分300的上表面上分別鄰近於軌部分200和單PCB部分100布置。S卩，第一通孔墊312可鄰近於軌部分200設置，第二通孔墊314可鄰近於單PCB部分100設置。雖然形成該對通孔墊310的第一通孔墊312和第二通孔墊314在附圖中示為具有相同的平面形狀，但是發明構思不限於此。例如，第一通孔墊312可具有相對大面積的平面形狀，第二通孔墊414可具有相對小面積的平面形狀，反之亦然。當兩個或更多成對的通孔墊310形成在一個接片通路部分300的上表面上時，一對通孔墊310中的第一通孔墊312可具有大於那對通孔墊310中的第二通孔墊314的面積的平面形狀，另一對通孔墊310中的第二通孔墊314可具有大於那對通孔墊310中的第一通孔墊312的面積的平面形狀。
[0077]第一通孔墊312可電連接到第一導電墊510a、510b和510c中任意一個。S卩，形成在一個接片通路部分300的上表面上的一個第一通孔墊312可電連接到從測試端子部分400延伸到對應的接片通路部分300的第一導電墊510a、510b和510c中的至少一個。
[0078]從接片通路部分300延伸到單PCB部分100的第二導電圖案520a、520b和520c可形成在陣列PCB 10中。第二導電圖案520a、520b和520c可延伸通過陣列PCB 10的內部。第二導電圖案520a、520b和520c可沿著陣列PCBlO中的相同層延伸。
[0079]第二通孔墊314可電連接到第二導電圖案520a、520b和520c中的任意一個。即，形成在一個接片通路部分300的上表面上的一個第二通孔墊314可電連接到從對應的接片通路部分300延伸到對應的單PCB部分100的第二導電圖案520a、520b和520c中的至少一個。
[0080]在圖1中，第一導電圖案510a、510b和510c的路徑和第二導電圖案520a、520b和520c的路徑以虛線示意地示出。第一導電圖案510a、510b和510c以及第二導電圖案520a、520b和520c例如可延伸通過陣列PCB 10的內部或沿著陣列PCB 10的上表面延伸。
[0081]分別在單PCB部分100a、100b和10c中的第二導電圖案520a、520b和520c的路徑可根據對單PCB部分100a、10b和10c的期望的測試而不同地形成，這在下文描述。因此，第二導電圖案520a、520b和520c的路徑可從接片通路部分300延伸到單PCB部分100並且可不同地形成而不限制在單PCB部分100中。在附圖中，在單PCB部分100a、10b和10c中，第二導電圖案520a、520b和520c的詳細路徑被省略。發明構思不限於第二導電圖案的任何特定路徑。
[0082]從測試端子部分400到第一單PCB部分10a形成的第一導電圖案510a和第二導電圖案520a可被稱為第一導電圖案組500a。從測試端子部分400到第二單PCB部分10b形成的第一導電圖案510b和第二導電圖案520b可被稱為第二導電圖案組500b。從測試端子部分400到第三單PCB部分10c形成的第一導電圖案510c和第二導電圖案520c可被稱為第三導電圖案組500c。形成第一導電圖案組500a的第一導電圖案510a和第二導電圖案520a可在對應的接片通路部分300中彼此分開或可彼此連接。形成第二導電圖案組500b的第一導電圖案510b和第二導電圖案520b可在對應的接片通路部分300中彼此分開或可彼此連接。形成第三導電圖案組500c的第一導電圖案510c和第二導電圖案520c可在對應的接片通路部分300中彼此分開或可彼此連接。
[0083]圖2A至2E是沿根據發明構思的實施例的圖1的陣列PCB 10的導電圖案組獲得的截面圖。圖2A至2E所示的導電圖案組500可提供圖1所示的導電圖案組500a、500b和500c中的一些或全部。因此，雖然圖2A至2E所示的導電圖案組500具有不同的形狀，但是它們全部使用相同的參考數字500描述。另外，圖2A至2E的每個中示出的單PCB部分100可表示圖1的單PCB部分100a、10b和10c中的一些或全部。例如，圖2A至2E的每個所示的導電圖案組500和單PCB部分100可表示沿圖1所示的導電圖案組500a、500b和500c中任意一個獲得的截面圖，該導電圖案組500a、500b和500c連接到單PCB部分100a、10b和10c中對應一個。
[0084]現在具體參考圖2A至2E，陣列PCB 10可包括多個絕緣層12和沿著多個層14布置的導電材料層14c (包括110、140、310、410和500)，該多個層14通過多個絕緣層12彼此分開。多個層14可包括位於多個絕緣層12中相鄰的絕緣層之間的內層14a以及布置在陣列PCB 10的上表面和下表面上的外層14b。S卩，陣列PCB 10可通過多個絕緣層12彼此貼附而形成，導電材料層14c (包括110、140、310、410和500)可沿著在多個絕緣層12之間的內層14a形成以及形成在對應於最上面的絕緣層12的上表面和最下面的絕緣層12的下表面的外層14b上。導電材料層14c可包括形成在單PCB部分100的上表面或下表面上的電子裝置墊110、形成在接片通路部分300的上表面上的通孔墊310、形成在測試端子部分400中的測試端子410、以及沿著單PCB部分100的一個或多個內層14a形成的布線圖案140和導電圖案組500。
[0085]例如，當陣列PCB 10如在此示出的包括七個絕緣層12時，導電材料層14c可沿著設置在七個絕緣層12中相鄰的絕緣層之間的六個內層14a中任意內層形成或者形成在對應於最上面的絕緣層12的上表面和最下面的絕緣層12的下表面的兩個外層14b中的任何一個上。然而，發明構思不限於此。例如，陣列PCB 10可通過將兩個或更多絕緣層12彼此貼附而形成。在此情況下，陣列PCB 10可以包括布置在三個或更多層14中的導電材料層14c，該三個或更多層14包括一個或多個內層14a和兩個外層14b。
[0086]每個絕緣層12可由絕緣材料形成。例如,絕緣材料可以是剛性材料,諸如雙馬來醯亞胺-三嗪(BT)或阻燃劑4 (FR4)，或者柔性材料，諸如聚醯亞胺(PI)或聚酯(PET)。
[0087]導電材料層14c可由銅(Cu)或包括Cu的金屬材料形成。此外，導電材料層14c可通過在由Cu或包括Cu的金屬材料形成的圖案上局部地鍍敷諸如鎳(Ni)或金(Au)的材料而形成。電子裝置墊110、通孔墊310和測試端子410每個可以是在形成於陣列PCB 10的外層14b上的導電材料層之中被阻焊劑層(未示出)暴露的部分。
[0088]陣列PCB 10可還包括將沿著不同層布置的導電材料層14c彼此連接的貫通孔(即，420、320和150)。例如，貫通孔可包括用於電連接第一導電圖案510到測試端子410的測試貫穿電極420、用於電連接導電圖案組500到通孔墊310的貫穿電極320、和用於電連接布置在不同層處的布線圖案140或用於電連接一布線圖案140到一個或多個電子裝置墊110的布線貫穿電極150。S卩，貫通孔420、320和150可電連接布置在陣列PCB 10中的不同層處的導電材料層。
[0089]包括多個絕緣層12、導電材料層14c和貫通孔420、320和150的陣列PCB 10可利用普通的多層PCB製造方法形成。因此將省略製造方法的詳細說明。
[0090]多個絕緣層12、電子裝置墊110、布線圖案140和連接電子裝置墊110到布線圖案140的布線貫穿電極150可形成在單PCB部分100中。如上所述，電子裝置墊110和布線圖案140可以是布置在PCB中不同層14處的不同的導電材料層14c，該不同的層14通過多個絕緣層12中的一個或多個而彼此分開。布線貫穿電極150將沿著不同層14布置的不同導電材料層14c(即，電子裝置墊110和布線圖案140)彼此電連接。上文所述的電子裝置墊110、布線圖案140和布線貫穿電極150之間的連接關係僅是一個示例，然而，發明構思不限於此。例如，電子裝置墊110和布線圖案140之間的連接關係可根據利用單PCB部分100將形成的電子裝置的構造和設計而改變。
[0091]雖然在此示出的導電圖案組500的第二導電圖案520從接片通路部分300延伸到單PCB部分100的電子裝置墊110的下部，但是發明構思不限於此。第二導電圖案520可延伸到電子裝置墊110的下部，或可延伸到不同於電子裝置墊110的下部的部分。雖然在圖2A至2E中沒有示出第二導電圖案520和電子裝置墊110之間的連接關係，但是第二導電圖案520和電子裝置墊110可通過形成在單PCB部分100的其他部分中的布線圖案140和布線貫穿電極150而彼此連接。替換地，它們可以根本不彼此連接。例如，多個電子裝置墊110中的一些可電連接到單PCB部分100中的第二導電圖案520。多個電子裝置墊110中的一些可以不電連接到單PCB部分100中的第二導電圖案520。第二導電圖案520和電子裝置墊110之間的連接關係或者導電圖案520和布線圖案140之間的連接關係可根據利用單PCB部分100將形成的電子裝置的類型和測試方法而改變。
[0092]現在將參考圖2A至2E更詳細地描述陣列PCB 100的導電圖案組500。
[0093]參考圖2A，導電圖案組500可包括第一導電圖案510和第二導電圖案520。
[0094]接片通路部分300可包括從接片通路部分300的上表面朝向接片通路部分300的內部延伸的一對貫穿電極320，並且可以連接軌部分200和單PCB部分100。該對貫穿電極320可包括鄰近於軌部分200設置的第一貫穿電極322和鄰近於單PCB部分100設置的第二貫穿電極324。由第一通孔墊312和第二通孔墊314形成的通孔墊310可形成在接片通路部分300的上表面上。第一通孔墊312和第二通孔墊314可分別電連接到第一貫穿電極322和第二貫穿電極324。第一通孔墊312和第二通孔墊314可與第一貫穿電極322和第二貫穿電極324分別形成。然而，替換地，第一通孔墊312和第二通孔墊314可分別包括暴露在接片通路部分300的上表面上的一部分第一貫穿電極322和一部分第二貫穿電極324。
[0095]第一導電圖案510可電連接測試端子部分400的測試端子410到第一通孔墊312。第二導電圖案520可電連接到第二通孔墊314，並且可延伸到單PCB部分100。第一導電圖案510和第二導電圖案520可以沿著從陣列PCBlO的上表面起測量的相同水平延伸通過陣列PCB 10的內部。
[0096]如上所述，陣列PCB 10可包括單PCB部分100、軌部分200、接片通路部分300和測試端子部分400，並且可由多個絕緣層12和布置在多個層14上的導電材料層14c形成，該多個層14通過多個絕緣層12彼此分開。第一導電圖案510和第二導電圖案520可提供一些導電材料層14c並且可沿著彼此相同的內層14a形成。第一導電圖案510和第二導電圖案520可在接片通路部分300中彼此間隔開。第一導電圖案510和第二導電圖案520也可沿著在接片通路部分300的同一水平上的內層14a彼此間隔開。
[0097]第一貫穿電極322可從接片通路部分300的上表面延伸到第一導電圖案510。第二貫穿電極324可從接片通路部分300的上表面延伸到第二導電圖案520。
[0098]如圖2A所不,第一導電圖案510和第二導電圖案520可彼此電絕緣。S卩，測試端子410和單PCB部分100可彼此電絕緣。
[0099]參考圖2B，第一導電圖案510和第二導電圖案520可在接片通路部分300中彼此連接。更具體地，第一導電圖案510和第二導電圖案520可布置在從陣列PCB 10的上表面起的同一水平上，並且可延伸以穿過陣列PCB 10的內部彼此連接。
[0100]如圖2B所示，第一導電圖案510和第二導電圖案520可彼此電連接。S卩，測試端子410和單PCB部分100可彼此電連接。
[0101]如所示，圖2A的陣列PCB 10中的第一導電圖案510和第二導電圖案520在接片通路部分300中彼此分開，而圖2B的陣列PCB 10中的第一導電圖案510和第二導電圖案520在接片通路部分300中彼此連接。除了這個差別以外，圖2B的陣列PCB 10與圖2A的陣列PCB 10基本相同，因此將省略對圖2B的陣列PCB 10的更詳細說明。
[0102]參考圖2C，貫穿電極320a可延伸以從接片通路部分300的上表面到其下表面穿透導電圖案組500。更具體地，第一貫穿電極322a可延伸以從接片通路部分300的上表面到其下表面穿透第一導電圖案510。第二貫穿電極324a可延伸以從接片通路部分300的上表面到其下表面穿透第二導電圖案520。雖然在圖2C中第一貫穿電極322a和第二貫穿電極324a被示出為從接片通路部分300的上表面延伸到其下表面，但是發明構思不限於此。例如，第一貫穿電極322a和第二貫穿電極324a可從接片通路部分300的上表面朝向接片通路部分300的下表面延伸以分別穿透第一導電圖案510和第二導電圖案520，但是可以不一直延伸到接片通路部分300的下表面。
[0103]比較圖2A和圖2C，圖2A的陣列PCB 10中的貫穿電極320從接片通路部分300的上表面延伸到導電圖案組500，而圖2C的陣列PCB 10中的貫穿電極320a從接片通路部分300的上表面延伸到接片通路部分300的下表面並且穿透導電圖案組500。除了這個差別以外，圖2C的陣列PCB 10與圖2A的陣列PCB 10基本相同，因此將省略對圖2C的陣列PCB10的更詳細說明。
[0104]另外，雖然在圖2B中貫穿電極320從接片通路部分300的上表面延伸到導電圖案組500，但是貫穿電極320可與圖2C中示出的貫穿電極320相似地形成，以從接片通路部分300的上表面延伸到接片通路部分300的下表面，穿透導電圖案組500。
[0105]參考圖2D，第一導電圖案510可以是沿著陣列PCB 10中的多個層延伸的多層圖案。第一導電圖案510例如可包括多個單層導電圖案512和多個通孔插塞514。多個單層導電圖案512可沿著不同的內層14a形成，多個通孔插塞514可將多個單層導電圖案512(即，形成第一導電圖案510的多層圖案)彼此電連接。
[0106]雖然第一導電圖案510在圖2D中示出為由四個單層導電圖案512形成，但是發明構思不限於此。例如，第一導電圖案510可由兩個、三個、五個或更多單層導電圖案512形成。
[0107]形成第一導電圖案510的多個單層導電圖案512之一(即，沿著多層圖案之中的多個層之一形成的圖案)和第二導電圖案520可沿著陣列PCB 10的內層14a中的單個層形成，布置在從陣列PCB 10的表面起的同一水平上。
[0108]比較圖2A和圖2D，圖2A的陣列PCB 10中的第一導電圖案510是沿著一個內層14a形成的單層圖案，而圖2D的陣列PCB 10中的第一導電圖案510是沿著不同的內層14a形成的多層圖案。除了這個差別以外，圖2D的陣列PCB 10與圖2A的陣列PCB 10基本相同，因此將省略對圖2D的陣列PCB 10的更詳細說明。
[0109]現在參考圖2E，與其他單層導電圖案相結合以形成第一導電圖案510的多個單層導電圖案512中的一個(S卩，沿著第一導電圖案510的多層圖案之中的一個層形成的圖案)和第二導電圖案520可沿著陣列PCB 10的內層14a中處於從陣列PCB 10的表面起同一水平的同一內層14a形成。第一導電圖案510的單個圖案和第二導電圖案520可在接片通路部分300中彼此連接。
[0110]在圖2D的陣列PCB 10中，由第一導電圖案510的多層圖案當中形成的圖案與第二導電圖案520在接片通路部分300中彼此分開。另一方面，在圖2E的陣列PCB 10中，由第一導電圖案510的多層圖案當中形成的圖案與第二導電圖案520在接片通路部分300中彼此連接。除了這個差別以外，圖2E的陣列PCB 10與圖2D的陣列PCB 10基本相同，因此將省略對圖2E的陣列PCB 10的更詳細說明。
[0111]雖然未不出，但是提供第一導電圖案510的多層圖案(如圖2D所不)也可應用於圖2C的陣列PCB 10。
[0112]圖3是圖1的陣列PCB 10的截面圖，示出根據發明構思的實施例的導電圖案510a,510b 和 510c。
[0113]參考圖1和3，陣列PCB 10可包括形成在其中的多個第一導電圖案510a、510b和510c。多個第一導電圖案510a、510b和510c可延伸到接片通路部分300，該接片通路部分300連接到單PCB部分100a、10b和10c中的至少兩個。形成第一導電圖案510a、510b和510c的每個的圖案層數可彼此不同。
[0114]例如，延伸到與第一單PCB部分10a連接的接片通路部分300的第一導電圖案510a可以是單層圖案。延伸到與第二單PCB部分10b連接的接片通路部分300的第一導電圖案510b和延伸到與第三PCB部分10c連接的接片通路部分300的第一導電圖案510c例如可以是多層圖案。
[0115]從測試圖案端子400到與第一單PCB部分10a連接的接片通路部分300延伸的第一導電圖案510a的長度、從測試圖案端子400到與第二單PCB部分10b連接的接片通路部分300延伸的第一導電圖案510b的長度、以及從測試圖案端子400到與第三單PCB部分10c連接的接片通路部分300延伸的第一導電圖案510c的長度可彼此不同。第一導電圖案510a、510b和510c的電阻也可根據圖案的長度而彼此不同。第一導電圖案510a、510b和510c的每個的電阻之間的差異可以通過使得形成第一導電圖案510a、510b和510c的圖案層數彼此不同而被最小化。每個圖案的層數可以基於第一導電圖案510a、510b和510c的各自長度而選擇。
[0116]雖然形成第一導電圖案510a、510b和510c的圖案層數在圖3中不出為彼此不同，但是發明構思不限於此。根據包括在陣列PCB 10中的單PCB部分10aUOOb和10c的布置以及用於測試單PCB部分10aUOOb和10c的容許電阻容限，多個第一導電圖案510a、510b和510c中的一些可具有相等的圖案層數，而多個第一導電圖案510a、510b和510c中的一些可具有不同的圖案層數。替換地，全部第一導電圖案510a、510b和510c可具有相等的圖案層數。
[0117]圖4A是根據發明構思的實施例的圖1的陣列PCB 10的平面圖，其中單PCB部分已經從該陣列PCB 10去除。
[0118]參考圖4A，一個或多個單PCB部分(在此情況下，圖1中的第二單PCB部分100b)可以從陣列PCB 10去除。去除的單PCB部分可以是有缺陷的單PCB部分或無缺陷單PCB部分。
[0119]圖4B是根據發明構思的實施例的無缺陷單PCB 100-G的平面圖。
[0120]參考圖4B，無缺陷單PCB部分(例如，第二單PCB部分100b)可以與圖1所示的陣列PCB 10分離，以獲得無缺陷單PCB 100-G。有缺陷的單PCB部分可以從另一個陣列PCB10分離且被去除，如圖4A所示。有缺陷的單PCB的外視圖與無缺陷單PCB 100-G的相同或相似，因此，有缺陷的單PCB沒有在附圖中單獨繪示。
[0121]有缺陷的單PCB部分可以是陣列PCB 10中的沒有通過陣列PCB 10的製造商進行的測試的任意一個單PCB部分，並且被標記為有缺陷。有缺陷的單PCB部分不能用於電子裝置的製造，因此被切掉並且從陣列PCB 10去除。
[0122]圖5A和5B是根據發明構思的實施例的沿陣列PCB 10的第一導電圖案獲得的截面圖，有缺陷的單PCB部分已經從該陣列PCB 10去除。圖5A是截面圖，示出有缺陷的單PCB部分100已經從圖2A的陣列PCB 10去除的情況。圖5B是截面圖，示出有缺陷的單PCB部分100已經從圖2B的陣列PCB 10去除的情況。圖2C、2D和2E所示的陣列PCB 10的每個僅在貫穿電極320a的形狀和/或第一導電圖案510的形狀方面不同於圖2A或圖2B所示的陣列PCB 10。因此省略了對其更詳細的說明。然而，圖2C、2D和2E所示的貫穿電極320a的形狀和/或第一導電圖案510的形狀可以應用於圖5A和5B所不的實施例。
[0123]參考圖2A至2E和4A至5B，為了從陣列PCB 10去除一個或多個單PCB部分100，連接到其的接片通路部分300和虛設接片通路部分300d可以被切割。例如，為了從陣列PCB 10去除第二單PCB部分100b，可以沿著在連接到第二單PCB部分10b的接片通路部分300中的第一貫穿電極322和第二貫穿電極324之間的線進行切割。當第一通孔墊312和第二通孔墊314形成在連接到第二單PCB部分10b的接片通路部分300的上表面上時，可以沿著第一通孔墊312和第二通孔墊314之間的線進行切割以去除第二單PCB部分100b。對於虛設接片通路部分300d，虛設接片通路部分300d可以被切割以從陣列PCB 10去除第二單PCB部分100b。
[0124]因此，在第二單PCB部分10b從陣列PCB 10去除之後，每個被切割的接片通路部分300的其中形成了第一通孔墊312和/或第一貫穿電極322的部分可保留在陣列PCB 10中。被切割的接片通路部分300的其中形成了第二通孔墊314和/或第二貫穿電極324的部分也可保留在從陣列PCB 10去除的單個PCB 100-G中。單個PCB 100-G可以通過去除測試端子部分400、軌部分200和接片通路部分300的其中形成第一通孔墊312和/或第一貫穿電極322的部分而在圖2A至2E的截面中示出。
[0125]第二單PCB部分10b可以通過切割連接到其的接片通路部分300和虛設接片通路部分300d而從陣列PCB 10去除，使得切割面22是彎曲面。換句話說，當在平面圖看時，切割面22可具有彎曲形狀。
[0126]在後續工藝中，無缺陷單PCB 100-G可以接合到去除了有缺陷的單PCB部分100的陣列PCB 10。因此，有缺陷的單PCB部分100與陣列PCB 10分離和無缺陷單PCB部分100與陣列PCB 10分離可以根據期望選擇性進行。
[0127]例如，當陣列PCB 10中的有缺陷的單PCB部分100的數目小於無缺陷單個PCB部分100的數目時，有缺陷的單PCB部分可以與陣列PCB 10分離以去除它們。另一方面，當陣列PCB 10中的無缺陷單PCB部分100的數目小於有缺陷的單PCB部分100的數目時，無缺陷單個PCB部分100可以與陣列PCB 10分離以獲得無缺陷的單個PCB 100-G。當存在大量已經去除了有缺陷的單PCB部分100的陣列PCB 10時，一個或多個無缺陷單PCB部分100可以與具有許多無缺陷單PCB部分100的一陣列PCB 10分離以獲得即將接合到一陣列PCB 10的無缺陷單PCB 10-G0
[0128]圖6是根據發明構思的實施例的具有無缺陷單PCB 10b-G的陣列PCBlO的平面圖，該無缺陷單PCB 10b-G接合到在其中有缺陷的單PCB部分10b被去除的區域。
[0129]參考圖6，無缺陷單PCB 10b-G可以接合到已經去除了有缺陷的單PCB部分10b的陣列PCB 10。
[0130]為了將無缺陷單PCB 10b-G接合到陣列PCB 10，連接層20可以形成在無缺陷單PCB 10b-G和陣列PCB 10之間。為了形成連接層20，絕緣樹脂可以注入在陣列PCB 10和無缺陷單PCB 10b-G之間，然後可以通過施加能量諸如熱到其而硬化。當切割面22是彎曲面(如參考圖4A至5B所述)時，陣列PCB 10和無缺陷單PCB 10b-G之間的接觸面積可以增大，由此增大其間的接合強度。
[0131]圖7A和7B是根據發明構思的實施例的沿具有接合到其的無缺陷單PCB的陣列PCB 10的導電圖案組獲得的截面圖。圖7A是截面圖，示出接合到圖5A所示的陣列PCB 10的無缺陷單PCB，圖7B是截面圖，示出接合到圖5B所示的陣列PCB 10的無缺陷單PCB。
[0132]參考圖7A和7B，無缺陷單PCB 100-G可以接合到去除了有缺陷的單PCB部分的陣列PCB 10。在圖2A所示的導電圖案組500中，第一導電圖案510和第二導電圖案520可彼此間隔開。在圖2B所示的導電圖案組500中，第一導電圖案510和第二導電圖案520彼此連接。然而，在圖7A和7B中，陣列PCB 10的第一導電圖案510和無缺陷單PCB 100-G的第二導電圖案520通過連接層20彼此間隔開，因此可以在接片通路部分300中電絕緣，而不考慮初始陣列PCB 10是圖2A所示的實施例還是圖2B所示的實施例。
[0133]圖8是根據發明構思的實施例的具有形成在其上的焊料層600的陣列PCB 10的平面圖。
[0134]參考圖6和8，焊料層600可以形成在陣列PCB 10的上表面上。焊料層600可包括形成在第一和第二通孔墊312和314上的第一焊料層610以及形成在電子裝置墊110上的第二焊料層620。第一焊料層610和第二焊料層620可以一起形成。
[0135]例如,焊料層600可以通過在陣列PCB 10的表面上貼附鏤空掩模(stencil mask)然後塗覆焊料材料而形成。該焊料層600可包括一個或多個導電材料，諸如錫(Sn)、銀(Ag)、銅(Cu)、鈀(Pd)、鉍(Bi)和銻(Sb)。雖然在圖8示出的實施例中焊料層600沒有形成在電子裝置端子120和測試端子410上，但是發明構思不限於此。如果需要，焊料層600可以形成在電子裝置端子120和測試端子410上。
[0136]圖9A和9B是沿根據發明構思的實施例的陣列PCB 10的導電圖案組獲得的截面圖，具有形成在其上的焊料層的無缺陷單PCB接合到該陣列PCB10。圖9A是截面圖，示出其中焊料層形成在圖7A的陣列PCB 10中的實施例，圖9B是其中焊料層形成在圖7B的陣列PCB 10中的實施例的截面圖。
[0137]參考圖9A和9B，焊料層600可以形成在陣列PCB 10的上表面上。第一貫穿電極322和第二貫穿電極324可以通過焊料層600的第一焊料層610彼此電連接。因此，分別連接到第一貫穿電極322和第二貫穿電極324的第一導電圖案510和第二導電圖案520可以通過第一焊料層610彼此電連接。
[0138]在形成了分別接觸第一貫穿電極322和第二貫穿電極324的第一通孔墊312和第二通孔墊314的情況中，第一焊料層610可從第一通孔墊312的表面延伸到第二通孔墊314的表面以電連接第一通孔墊312和第二通孔墊314。因此，分別連接到第一通孔墊312和第二通孔墊314的第一貫穿電極322和第二貫穿電極324可以彼此電連接。
[0139]因此，當圖7A和7B示出的第一和第二導電圖案510和520在接片通路部分300中電絕緣時，圖9A和9B所示的第一第二導電圖案510和520通過第一焊料層610彼此電連接。
[0140]圖1OA和1B是根據發明構思的實施例的沿具有形成在其上的焊料層的陣列PCB10的導電圖案組獲得的截面圖。更具體地，圖1OA和1B是沿沒有從陣列PCB 10去除的無缺陷單PCB部分100的導電圖案組獲得的截面圖。圖1OA是其中焊料層形成在圖2A的陣列PCB 10中的實施例的截面圖，圖1OB是其中焊料層形成在圖2B的陣列PCB 10中的實施例的截面圖。
[0141]參考圖1OA和10B，焊料層600可以形成在陣列PCB 10的上表面上。第一貫穿電極322和第二貫穿電極324可以通過焊料層600的第一焊料層610彼此電連接。因此，分別連接到第一貫穿電極322和第二貫穿電極324的第一導電圖案510和第二導電圖案520可以通過第一焊料層610彼此電連接。
[0142]在形成了分別接觸第一貫穿電極322和第二貫穿電極324的第一通孔墊312和第二通孔墊314的情況中，第一焊料層610可從第一通孔墊312的表面延伸到第二通孔墊314的表面以電連接第一通孔墊312和第二通孔墊314。因此，分別連接到第一通孔墊312和第二通孔墊314的第一貫穿電極322和第二貫穿電極324可以彼此電連接。
[0143]雖然圖1OA示出的第一導電圖案510和第二導電圖案520在接片通路部分300中電絕緣，但是第一導電圖案510和第二導電圖案520可以通過第一焊料層610彼此電連接。另一方面，雖然圖1OB所示的第一導電圖案510和第二導電圖案520在接片通路部分300中彼此電連接，但是第一導電圖案510和第二導電圖案520可以通過第一焊料層610另外彼此電連接。
[0144]S卩，在圖2A所示的陣列PCB 10中，第一導電圖案510和第二導電圖案520保持電絕緣直到形成第一焊料層610，並且可以通過第一焊料層610彼此電連接，如圖1OA所示。然而，在圖2B所示的陣列PCB 10中，第一導電圖案510和第二導電圖案520保持彼此電連接直到對應的有缺陷的單PCB部分被去除。當對應的有缺陷的單PCB部分用無缺陷單PCB替換時，第一導電圖案510和第二導電圖案520僅在有缺陷的單PCB部分用無缺陷單PCB替換的區域處電絕緣。然後，第一導電圖案510和第二導電圖案520可以通過第一焊料層610再次彼此電連接。
[0145]此外，在圖2A所示的陣列PCB 10的所有單PCB部分100是無缺陷單PCB部分的情況中，第一導電圖案510和第二導電圖案520可以通過第一焊料層610彼此電連接。在此情況下，由於第一焊料層610與下文將描述的用於附接電子裝置的第二焊料層620 —起形成，所以不需要附加工藝以形成第一焊料層610。
[0146]因此，可以使用根據發明構思的實施例的陣列PCB 10，而不考慮是否需要用無缺陷單PCB替換有缺陷的單PCB部分。也可採用發明構思，而不考慮第一導電圖案510和第二導電圖案520是初始彼此電絕緣還是初始彼此連接。
[0147]圖1lA和IlB是沿根據發明構思的另外實施例的陣列PCB 10的導電圖案組獲得的截面圖，其上安裝有電子裝置的無缺陷單PCB接合到該陣列PCB10。圖1lA是其中電子裝置安裝在圖9A的陣列PCB 10上的實施例的截面圖，圖1lB是其中電子裝置安裝在圖9B的陣列PCB 10上的實施例的截面圖。
[0148]圖12是沿根據發明構思的實施例的陣列PCB 10的導電圖案組獲得的截面圖，電子設備安裝在該陣列PCB 10上。圖12是其中電子裝置安裝在圖1OA的陣列PCB 10上的實施例的截面圖。
[0149]圖1OA所示的陣列PCB 10和圖1OB所示的陣列PCB 10僅關於接片通路部分300不同。因此，其中電子裝置安裝在圖1OB的陣列PCB 10上的實施例與圖12所示的實施例基本相同，除了關於接片通路部分300之外，因此省略了對其的單獨描述。
[0150]參考圖1lA和12，電子裝置50可以安裝在電子裝置安裝區102上。電子裝置50可以安裝在電子裝置安裝區102上以接觸第二焊料層620。額外的焊料層60可以選擇性形成在電子裝置50旁邊。額外的焊料層60可以用於增強第二焊料層620和電子裝置50之間的電連接，但是根據電子裝置50而可以不需要該額外的焊料層60。
[0151]圖13是示出根據發明構思的實施例的陣列PCB的平面圖，在該陣列PCB中已經在焊料層上執行回流工藝。圖14是沿根據發明構思的實施例的具有接合到其的無缺陷單PCB的陣列PCB 10的導電圖案組獲得的截面圖，其中已經在焊料層上執行了回流工藝。圖15是沿根據發明構思的實施例的陣列PCB 10的導電圖案組獲得的截面圖，在該陣列PCB 10中已經在焊料層上執行了回流工藝。
[0152]參考圖13至15，利用能量諸如熱或超聲的回流工藝可以在焊料層600上執行以電連接電子裝置50到單PCB部分100。
[0153]例如，當利用單PCB部分100將要形成的電子裝置50是固態盤(SSD)時，電子裝置50可包括存儲器控制器52和非易失存儲器件54。然而，發明構思不限於此。
[0154]電子裝置50可包括系統大規模集成電路(LSI)、快閃記憶體、動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)、電可擦可編程只讀存儲器(EEPR0M)、相變RAM(PRAM)、磁性RAM(MRAM)或電阻RAM。電子裝置50可包括各種類型的獨立裝置。獨立裝置可包括各種微電子器件，例如，諸如互補金屬絕緣體半導體(CMOS)電晶體的金屬氧化物半導體場效應電晶體(MOSFET)、系統LS1、諸如CMOS成像傳感器(SIS)的圖像傳感器、微電-機系統(MEMS)、有源器件、無源器件等。替換地，電子裝置50可以是無源器件，諸如電阻器、電容器或感應器，或可以是有源器件，諸如二極體或電晶體。
[0155]在電連接電子裝置50到單PCB部分100之後，對於多個單PCB部分100的測試可以經由測試端子部分400的測試端子410而進行。測試可以關於多個單PCB部分100的每個平行地同時進行。由於上文所述的導電圖案組500a、500b和500c的第一導電圖案510a、510b和510c通過第一焊料層610分別連接到導電圖案組500a、500b和500c的第二導電圖案520a、520b和520c，測試端子410可以通過導電圖案組500a、500b和500c分別電連接到多個單PCB部分100的每個。
[0156]雖然在圖1lA至15中電子裝置50利用焊料層600附接到單PCB部分100，但是附接電子裝置50到單PCB部分100的方法不限於此。例如，當附接多個電子裝置到多個單PCB部分100時，多個電子裝置中的一些可以利用使用焊料層600的表面安裝技術(SMT)附接到多個單PCB部分100中的一些，其他電子裝置可以利用其他方法諸如引線接合技術、倒裝晶片接合技術等附接到其他單PCB部分100。
[0157]圖16是根據發明構思的實施例的電子裝置的平面圖。圖17是示出根據發明構思的實施例的電子裝置的截面圖。
[0158]參考圖13至17，單PCB部分100可以與陣列PCB 10分開以形成電子裝置I。更具體地，為了形成電子裝置1，單PCB部分100可以在陣列PCBlO中與連接到其的接片通路部分300和虛設接片通路部分300d分開。例如，單PCB部分100與接片通路部分300之間的間隔以及單PCB部分100與虛設接片通路部分300d之間的間隔可以被切割以形成電子裝置I。替換地，軌部分200、接片通路部分300和測試端子部分400可以從圖2A至2E所示的陣列PCB 10去除以形成電子裝置I。因此，不管圖2A至2E所示的陣列PCBlO中的哪個用來形成電子裝置1，電子裝置I自身的構造不改變。
[0159]圖18是流程圖，示出根據發明構思的實施例的替換陣列PCB的有缺陷的單PCB部分的方法和使用陣列PCB製造電子裝置的方法。
[0160]參考圖18和圖1至3，在第一步驟(SlO)中，陣列PCB 10被提供為具有連接到對應的接片通路部分300的多個單PCB部分100，該對應的接片通路部分300具有形成在其中的一對貫穿電極320。在後面的步驟(S100)中，確定陣列PCB 10是否包括任何有缺陷的單PCB部分。
[0161]現在參考圖18和圖4A至5B，在另一步驟(S20)中，無缺陷單PCB 100-G可以通過在陣列PCB 10中切割接片通路部分300和虛設接片通路部分300d使得成對貫穿電極320中的一個保留在無缺陷單PCB 100-G上而獲得。
[0162]參考圖18和圖4A、5A和5B，在步驟(S200)中，當陣列PCB 10中的多個單PCB 100中任意一個是有缺陷的時，通過切割相應於有缺陷的單PCB部分的接片通路部分300使得成對貫穿電極320中的一個保持連接到陣列PCB 10而去除有缺陷的單PCB。
[0163]參考圖18和圖6至7B，在後面的操作(S300)中，無缺陷單PCB 100-G可以在有缺陷的單PCB部分從其去除的位置處接合到陣列PCB 10。
[0164]參考圖18和圖8至10B，在步驟(S400)中，焊料層600可以形成為電連接形成在陣列PCB 10的接片通路部分300中的一對貫穿電極320。在此情況下，陣列PCB 10可以是不包括有缺陷的單PCB部分的陣列PCB，或可以是在從陣列PCB 10去除有缺陷的單PCB之後通過接合無缺陷單PCB到陣列PCB 10而獲得的陣列PCB。
[0165]參考圖18和圖1lA至12，電子裝置50可以在後面的步驟(S500)中附接到陣列PCB 10的多個單PCB 100中相應的單PCB 100。
[0166]參考圖18和圖13至15，對於陣列PCB 10的測試操作(S600)可以在回流工藝之後在形成於陣列PCB 10中的焊料層600上執行。
[0167]參考圖18和圖16和17，多個單PCB部分的每個可以通過分離工藝(S700)與陣列PCB 10分離以形成電子裝置I。
[0168]圖19是根據發明構思的實施例的電子裝置10000的框圖。
[0169]參考圖19，電子裝置10000可包括存儲系統1000和主機系統2000。存儲系統1000可包括存儲器控制器1100和存儲器件1200。
[0170]存儲系統1000例如可實現為SSD。圖17或圖18中示出的電子裝置I可例如應用於圖19中示出的存儲系統1000。
[0171]主機系統2000產生用於在存儲系統1000中存儲數據或從存儲系統1000讀取數據的主機命令,並傳輸產生的主機命令到存儲系統1000。
[0172]存儲器控制器1100可根據主機命令處理從主機系統2000傳輸的數據並且可執行用於存儲處理過的數據到存儲器件1200中的寫操作。此外，存儲器控制器1100可根據主機命令從存儲器件1200讀取數據並可執行用於處理讀取的數據並傳輸處理過的數據到主機系統2000的操作。
[0173]存儲器件1200例如可以是快閃記憶體件、PRAM、鐵電RAM (FRAM)、MRAM等。此外，存儲器件1200可具有在其中兩種非易失存儲器件被混合的形式。
[0174]圖20是使用根據發明構思的另一實施例的電子裝置的電子系統20000的框圖。
[0175]參考圖20，電子系統20000可以包括處理器2100、RAM 220、輸入/輸出裝置2300、電源2400和存儲系統1000。雖然圖20中未示出，但是電子系統20000可還包括可以與視頻卡、音效卡、存儲卡、通用串行總線(USB)器件等通訊的埠，或可以與其他的電子裝置通訊。電子系統20000可以實現在個人計算機或移動電子裝置(諸如，筆記本計算機、行動電話、個人數字助理(PDA)、照相機等)中或以個人計算機或移動電子裝置實現。
[0176]圖17或18中示出的電子裝置I可以應用於圖20中示出的存儲系統1000。
[0177]處理器2100可進行特定的計算或任務。處理器2100可以是微處理器或中央處理器(CPU)。處理器2100可以經由總線2500諸如地址總線、控制總線和數據總線與RAM2200、輸入/輸出裝置2300和存儲系統1000通訊。處理器2100也可連接到擴展總線，諸如外圍部件互連(PCI)總線。
[0178]RAM 2200可存儲電子系統20000的操作所需的數據。例如，RAM 2200可以以DRAM、移動 DRAM、SRAM、PRAM、FRAM、RAM 和 / 或 MRAM 實現。
[0179]輸入/輸出設備2300可包括諸如鍵盤、鍵區、滑鼠等的輸入裝置和諸如印表機、顯示器等的輸出裝置。電源2400可供應電子系統20000的操作所需的操作電壓。
[0180]圖21是框圖，示出用於包括根據發明構思的實施例的電子裝置的伺服器系統的網絡系統30000。
[0181]參考圖21，網絡系統30000可包括伺服器系統3100和多個終端3300、3400和3500，其經由網絡3200彼此連接。伺服器系統3100可包括處理從多個終端3300、3400和3500接收的請求的伺服器3110以及存儲與從多個終端3300、3400和3500接收的請求相應的數據的電子裝置3120。在此情況下，圖17或18中示出的電子裝置I可以應用於電子裝置3120。電子裝置3120可以是SSD。
[0182]上文所述的根據發明構思的實施例的電子裝置可以通過利用各種類型的封裝安裝在系統上。例如，上文所述的電子裝置可以使用以下的封裝方式安裝，諸如:層疊封裝(PoP)、球柵陣列(BGA)、晶片級封裝(CSP)、帶引線的塑料晶片載體(PLCC)、塑料雙列直插式封裝(ΗΠΡ)、窩伏爾組件中管芯封裝(DWP)、晶圓式管芯(DWF)、板上晶片(C0B)、陶瓷雙列直插式封裝(CERDIP)、塑料公制四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)^jWF型集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄小外型封裝(TSOP)、系統級封裝(SIP)、多晶片封裝(MCP)、晶圓級製造封裝(WFP)、晶圓級處理堆疊封裝(WSP)等。
[0183]雖然已經參考其示範實施方式具體顯示和描述了發明構思，然而將理解的是在不脫離權利要求的精神和範圍的情況下，可以作出形式和細節上的不同變化。
[0184]本申請要求於2013年9月13日向韓國專利局提交的韓國專利申請N0.10-2013-0110619的優先權，其全部內容通過引用結合在此。
【權利要求】
1.一種陣列印刷電路板(PCB)包括: 多個單印刷電路板部分，每個所述單印刷電路板部分具有形成在其上表面上的電子裝置安裝區； 軌部分，圍繞所述多個單印刷電路板部分； 多個接片通路部分，連接所述多個單印刷電路板部分到所述軌部分，所述多個接片通路部分的每個包括從每個接片通路部分的上表面朝向其內部延伸的至少一對貫穿電極，其中所述至少一對貫穿電極包括鄰近於所述軌部分布置的第一貫穿電極和鄰近於對應的單印刷電路板部分布置的第二貫穿電極； 測試端子部分，形成在所述軌部分的一側，所述測試端子部分包括多個測試端子； 第一導電圖案，延伸通過所述軌部分以電連接所述第一貫穿電極到所述多個測試端子中對應的一個；和 第二導電圖案，電連接到所述第二貫穿電極並且延伸到對應的一個單印刷電路板部分。
2.如權利要求1所述的陣列印刷電路板，其中所述多個單印刷電路板部分、所述軌部分和所述多個接片通路部分每個包括多個絕緣層和多個導電材料層，其中所述多個導電材料層被所述多個絕緣層分開，其中所述第一導電圖案和第二導電圖案包括至少一些所述導電材料層並且沿著插置在一對絕緣層之間的同一層布置。
3.如權利要求1所述的陣列印刷電路板，其中所述第一貫穿電極和所述第二貫穿電極從對應的接片通路部分的上表面分別延伸到所述第一導電圖案和所述第二導電圖案。
4.如權利要求1所述的陣列印刷電路板，其中所述第一貫穿電極和所述第二貫穿電極從對應的接片通路部分的上表面朝向該對應的接片通路部分的下表面分別穿透所述第一導電圖案和所述第二導電圖案。
5.如權利要求1所述的陣列印刷電路板，其中所述第一導電圖案和所述第二導電圖案彼此連接。
6.如權利要求1所述的陣列印刷電路板，其中所述第一導電圖案和所述第二導電圖案在對應的接片通路部分中彼此間隔開。
7.如權利要求1所述的陣列印刷電路板，還包括第一通孔墊和第二通孔墊，所述第一通孔墊和第二通孔墊形成在對應的接片通路部分的上表面上並且分別連接到所述第一貫穿電極和所述第二貫穿電極。
8.如權利要求1所述的陣列印刷電路板，其中所述多個單印刷電路板部分、所述軌部分和所述多個接片通路部分每個包括多個絕緣層和多個導電材料層，所述多個導電材料層包括通過所述多個絕緣層中對應的絕緣層而彼此分開的多個層，其中所述第一導電圖案包括多個第一導電圖案，每個第一導電圖案連接所述測試端子部分的測試端子到所述多個接片通路部分的第一貫穿電極，其中所述多個第一導電圖案中的至少一些是包括至少兩個層的導電材料層。
9.一種陣列印刷電路板(PCB)，包括: 多個單印刷電路板部分，每個所述單印刷電路板部分具有形成在其上表面上的電子裝置安裝區； 軌部分，圍繞所述多個單印刷電路板部分； 多個接片通路部分，連接所述多個單印刷電路板部分到所述軌部分，所述多個接片通路部分的每個包括從每個接片通路部分的上表面朝向其內部延伸的至少一對貫穿電極；和 測試端子部分，形成在所述軌部分的一側，所述測試端子部分包括多個測試端子， 其中所述至少一對貫穿電極包括鄰近於所述軌部分布置且電連接到對應的測試端子的第一貫穿電極和鄰近於對應的單印刷電路板部分布置且電連接到該對應的單印刷電路板部分的第二貫穿電極。
10.如權利要求9所述的陣列印刷電路板，其中所述對應的測試端子和所述第一貫穿電極經由在所述陣列印刷電路板中延伸的第一導電圖案而彼此連接，其中所述對應的單印刷電路板部分和所述第二貫穿電極經由在所述陣列印刷電路板中延伸的第二導電圖案而彼此連接。
11.如權利要求10所述的陣列印刷電路板，其中所述第一導電圖案和所述第二導電圖案形成在從所述陣列印刷電路板的上表面起的同一水平上。
12.如權利要求10所述的陣列印刷電路板，其中所述第一導電圖案是在所述陣列印刷電路板中延伸的多層圖案。
13.如權利要求12所述的陣列印刷電路板，其中所述第一導電圖案包括將所述多層圖案中的圖案彼此連接的至少一個通孔插塞。
14.如權利要求12所述的陣列印刷電路板，其中所述第一導電圖案的所述多層圖案當中的至少一個層的圖案和所述第二導電圖案形成在從所述陣列印刷電路板的上表面起的同一水平上。
15.一種在陣列印刷電路板(PCB)中用無缺陷單印刷電路板替換有缺陷的單印刷電路板的方法，該陣列印刷電路板包括:多個單印刷電路板部分，每個所述單印刷電路板部分具有形成在其上表面上的電子裝置安裝區；軌部分，圍繞所述多個單印刷電路板部分；多個接片通路部分，用於連接所述多個單印刷電路板部分到所述軌部分，每個接片通路部分包括鄰近於所述軌部分的第一貫穿電極和鄰近於對應的單印刷電路板部分的第二貫穿電極，其中所述第一貫穿電極和第二貫穿電極從每個接片通路部分的上表面朝向每個接片通路部分的內部延伸；和測試端子部分，形成在所述軌部分的一側，所述測試端子部分包括多個測試端子，該方法包括: 通過切割所述多個單印刷電路板部分中的無缺陷單印刷電路板部分而從所述陣列印刷電路板分離無缺陷單印刷電路板部分，其中所述分離的無缺陷單印刷電路板部分包括所述接片通路部分的其中形成所述第二貫穿電極的部分； 從所述陣列印刷電路板的所述多個單印刷電路板部分當中去除有缺陷的單印刷電路板部分； 在去除所述有缺陷的單印刷電路板部分之後接合所述分離的無缺陷單印刷電路板部分到所述陣列印刷電路板；和 形成焊料層，用於電連接所述第一貫穿電極到所述第二貫穿電極， 其中去除所述有缺陷的單印刷電路板部分包括沿著在連接到所述有缺陷的單印刷電路板部分的接片通路部分中的所述第一貫穿電極和所述第二貫穿電極之間的線切割。
16.如權利要求15所述的方法，其中延伸通過所述軌部分以電連接所述第一貫穿電極到所述測試端子部分的測試端子的第一導電圖案和電連接到所述第二貫穿電極並且延伸到所述對應的單印刷電路板部分的第二導電圖案形成在所述陣列印刷電路板中，其中形成所述焊料層包括電連接所述第一導電圖案到所述第二導電圖案。
17.如權利要求15所述的方法，其中所述陣列印刷電路板還包括形成在對應的接片通路部分的上表面上並且分別連接到所述第一貫穿電極和所述第二貫穿電極的第一通孔墊和第二通孔墊，其中形成所述焊料層包括形成從所述第一通孔墊的表面延伸到所述第二通孔墊的表面的所述焊料層。
18.如權利要求17所述的方法，其中所述多個單印刷電路板部分的每個包括設置在所述電子裝置安裝區中的多個電子裝置墊部分，其中形成所述焊料層包括在所述多個電子裝置墊部分的每個上形成所述焊料層。
19.一種利用陣列印刷電路板(PCB)製造電子裝置的方法，該陣列印刷電路板包括:多個單印刷電路板部分，每個所述單印刷電路板部分具有形成在其上表面上的電子裝置安裝區；軌部分，圍繞所述多個單印刷電路板部分；多個接片通路部分，連接所述多個單印刷電路板部分到所述軌部分，每個接片通路部分包括鄰近於所述軌部分布置的第一貫穿電極和鄰近於對應的單印刷電路板部分布置的第二貫穿電極，其中所述第一貫穿電極和第二貫穿電極從所述接片通路部分的上表面朝向所述接片通路部分的內部延伸；測試端子部分，形成在所述軌部分的一側，所述測試端子部分包括多個測試端子，其中延伸通過所述軌部分以電連接所述第一貫穿電極到所述測試端子部分的測試端子的第一導電圖案和電連接到所述第二貫穿電極並且延伸到對應的單印刷電路板部分的第二導電圖案形成在所述印刷電路板中，該方法包括: 形成焊料層，用於電連接所述第一貫穿電極到所述第二貫穿電極； 附接一個或多個電子裝置到所述電子裝置安裝區；和 從所述陣列印刷電路板分離所述多個單印刷電路板部分的每個。
20.如權利要求19所述的方法，其中所述多個單印刷電路板部分的每個包括設置在所述電子裝置安裝區中的多個電子裝置墊部分，其中形成所述焊料層包括在所述多個電子裝置墊部分的每個上形成所述焊料層，其中該方法還包括在附接所述電子裝置之後在所述焊料層上執行回流工藝。
21.如權利要求19所述的方法，其中第一通孔墊和第二通孔墊形成在對應的接片通路部分的上表面上並且分別連接到所述第一貫穿電極和所述第二貫穿電極，其中形成所述焊料層包括形成從所述第一通孔墊的表面延伸到所述第二通孔墊的表面的所述焊料層。
22.如權利要求19所述的方法，還包括在分離所述多個單印刷電路板部分的每個之前，經由所述測試端子部分測試具有附接到其上的所述電子裝置的所述多個單印刷電路板部分。
23.如權利要求19所述的方法，其中分離所述多個單印刷電路板部分的每個包括從連接到其的對應的接片通路部分分離所述多個單印刷電路板部分的每個。
24.—種陣列印刷電路板(PCB)，包括: 多個單印刷電路板部分； 軌部分，圍繞所述多個單印刷電路板部分； 多個接片通路部分，連接所述多個單印刷電路板部分到所述軌部分； 成對的貫穿電極，布置在連接到對應的一個單印刷電路板部分的一個或多個接片通路部分中，所述貫穿電極從所述接片通路部分的上表面朝向其內部延伸； 測試端子部分，布置在所述軌部分的一個或多個側部，所述測試端子部分包括多個測試端子； 在所述成對的貫穿電極當中的第一貫穿電極，鄰近於所述軌部分布置並且電連接到對應的測試端子； 在所述成對的貫穿電極當中的第二貫穿電極，鄰近於所述對應的單印刷電路板部分布置並且電連接到所述對應的單印刷電路板部分；和 焊料層，電連接所述第一貫穿電極到所述第二貫穿電極。
25.一種從權利要求24所述的裝置的所述多個單印刷電路板部分當中替換有缺陷的單印刷電路板部分的方法，該方法包括: 通過切割在對應的成對貫穿電極中的貫穿電極之間的對應接片通路部分而分離所述有缺陷的單印刷電路板部分； 去除包括所述成對貫穿電極中對應的一個貫穿電極的所述有缺陷的單印刷電路板部分並在所述陣列印刷電路板的所述接片通路部分中留下所述成對貫穿電極中的另一個貫穿電極； 插入無缺陷單個印刷電路板部分到通過去除的有缺陷的單印刷電路板部分而騰空的空間中，所述無缺陷單個印刷電路板部分包括與在所述去除的有缺陷印刷電路板部分上的所述貫穿電極對應的貫穿電極；和 形成所述焊料層以將所述無缺陷的印刷電路板部分上的所述貫穿電極電連接到保留在所述接片通路部分中的所述貫穿電極。
【文檔編號】H05K3/36GK104470205SQ201410466763
【公開日】2015年3月25日 申請日期:2014年9月15日 優先權日:2013年9月13日
【發明者】金榮勳, 崔現碩, 李柱翰, 崔*慧 申請人:三星電子株式會社