用於減少的電荷注入的cmos圖像傳感器開關電路的製作方法
2023-06-24 03:19:56 3
用於減少的電荷注入的cmos圖像傳感器開關電路的製作方法
【專利摘要】本申請案涉及一種用於減少的電荷的CMOS圖像傳感器開關電路。本發明涉及一種包含用以減少電荷注入的效應的結構的開關電路。在一實施例中，所述開關電路的第一電晶體用以接收第一信號，且所述開關電路的第一及第二虛擬電晶體各自用以接收第二信號，其中所述第一電晶體連接在所述第一與第二虛擬電晶體之間。所述第二信號與所述第一信號互補。在另一實施例中，所述第一電晶體、所述第一虛擬電晶體及所述第二虛擬電晶體各自經由相應主體連接而連接到第一低供應電壓。
【專利說明】用於減少的電荷注入的CMOS圖像傳感器開關電路
【技術領域】
[0001]實施例不同地涉及開關電路，且特定來說(但非排他性地)涉及此開關電路在互補金屬氧化物半導體(「CMOS」)圖像傳感器的讀出電路中的使用。
【背景技術】
[0002]開關電路通常存在於例如CMOS圖像傳感器的半導體裝置中。受歡迎的形式的開關電路為可在例如數據轉換及開關電容器濾波的許多應用中操作的取樣與保持電路。圖1展示常規開關電路100的電路圖。開關電路100包含彼此串聯連接在輸入埠與輸出埠之間的η溝道MOS(NMOS)電晶體110及電容器120。當接通NMOS電晶體110時，通過斷言控制信號CTRL130，開關電路100閉合以允許對電容器120的充電。當將CTRL130解除斷言時，開關電路100斷開。關於開關電路100 (與類似開關一樣)的一個問題是由於CTRL130被解除斷言而發生的電荷注入。電荷注入重新分布NMOS電晶體110的溝道中的電荷，此往往向NMOS電晶體110的輸出端子引入噪聲。
[0003]用於解決電荷注入的常規技術是藉助控制信號CTRL130的經升壓版本來操作開關電路100。然而，隨時間向NMOS電晶體110的柵極施加經升壓的控制電壓會導致加速的裝置失效。用於解決電荷注入的另一技術是在NMOS電晶體110與電容器120之間連接虛擬電路，例如虛擬電晶體150。虛擬電晶體150響應於控制信號CTRLB135而作為MOS電容器操作以減少從NMOS電晶體110到電容器120的電荷注入。CTRLB135實質上為CTRL130的逆。
[0004]隨著集成電路製作技術繼續改進，連續幾代的更小及/或更快的半導體裝置對信號噪聲源(例如電荷注入)越來越敏感。
【發明內容】
[0005]在本發明的一個方面中，一種開關電路包括:第一電晶體，其用以接收第一信號；第一虛擬電晶體及第二虛擬電晶體，其各自用以接收第二信號，其中所述第一電晶體連接在所述第一虛擬電晶體與所述第二虛擬電晶體之間，所述第一信號及所述第二信號用於控制開關輸入節點與開關輸出節點之間的交換，其中所述第二信號與所述第一信號互補，且其中所述第一電晶體、所述第一虛擬電晶體及所述第二虛擬電晶體各自經由相應主體連接而連接到第一低供應電壓；第一負載電晶體，其連接在所述第一虛擬電晶體與所述開關輸入節點之間；以及第二負載電晶體，其連接在所述第二虛擬電晶體與所述開關輸出節點之間。
[0006]在本發明的另一方面中，一種方法包括:用開關電路控制開關輸入節點與開關輸出節點之間的交換，所述控制包含:將第一信號提供到所述開關電路的第一電晶體；以及將第二信號提供到所述開關電路的第一虛擬電晶體及所述開關電路的第二虛擬電晶體；其中所述第一電晶體連接在所述第一虛擬電晶體與所述第二虛擬電晶體之間，其中所述第二信號與所述第一信號互補，其中所述第一電晶體、所述第一虛擬電晶體及所述第二虛擬電晶體各自經由相應主體連接而連接到第一低供應電壓，其中第一負載電晶體連接在所述第一虛擬電晶體與所述開關輸入節點之間，且其中第二負載電晶體連接在所述第二虛擬電晶體與所述開關輸出節點之間。
[0007]在本發明的另一方面中，一種圖像傳感器包括:像素陣列，其包含用以捕獲圖像數據的多個像素單元；位線，其耦合到所述多個像素單元中的第一像素單元；以及讀出電路，其經耦合以從所述位線讀取所述圖像數據，所述讀出電路包含開關電路，所述開關電路包括:第一電晶體，其用以接收第一信號；第一虛擬電晶體及第二虛擬電晶體，其各自用以接收第二信號，其中所述第一電晶體連接在所述第一虛擬電晶體與所述第二虛擬電晶體之間，所述第一信號及所述第二信號用於控制開關輸入節點與開關輸出節點之間的交換，其中所述第二信號與所述第一信號互補，且其中所述第一電晶體、所述第一虛擬電晶體及所述第二虛擬電晶體各自經由相應主體連接而連接到第一低供應電壓；第一負載電晶體，其連接在所述第一虛擬電晶體與所述開關輸入節點之間；以及第二負載電晶體，其連接在所述第二虛擬電晶體與所述開關輸出節點之間。
【專利附圖】
【附圖說明】
[0008]在附圖的各圖中，以舉例方式而非限制方式圖解說明本發明的各種實施例，且附圖中:
[0009]圖1是圖解說明常規開關電路的元件的電路圖。
[0010]圖2是圖解說明根據一實施例的開關電路的元件的電路圖。
[0011]圖3是圖解說明根據一實施例的開關電路的元件的電路圖。
[0012]圖4是圖解說明根據一實施例的用於操作開關電路的方法的要素的流程圖。
[0013]圖5是圖解說明根據一實施例的圖像傳感器的元件的框圖。
[0014]圖6是圖解說明根據一實施例的讀出電路的元件的電路圖。
[0015]圖7是圖解說明根據一實施例的用於開關電路的電力供應電路的元件的電路圖。
【具體實施方式】
[0016]實施例不同地提供具有減少電荷注入特性的開關電路的操作。在一實施例中，開關電路的兩個虛擬電晶體連接到所述開關電路的第一電晶體的不同相應端子(例如，源極及漏極)以用於輸入節點與輸出節點之間的切換式交換。舉例來說，此些虛擬電晶體可使跨越所述第一電晶體的源極及漏極端子的電荷注入平衡。
[0017]所述第一電晶體及所述兩個虛擬電晶體可各自具有較小溝道，例如，與包含在所述開關電路中及/或耦合到所述開關電路的一個或一個以上其它電晶體的溝道相比。較小溝道可允許第一電晶體及兩個虛擬電晶體中的每一者由較低電壓驅動以在比包含在所述開關電路中或給所述開關電路供電的其它電路的電壓範圍窄的電壓範圍中操作。
[0018]舉例來說，可使用第一高供應電壓DVDD及/或第一低供應電壓DVSS給所述第一電晶體及所述兩個虛擬電晶體的操作供電，例如，其中此些電晶體各自經由相應主體連接而連接到第一低供應電壓DVSS。可使用第二高供應電壓VDD及/或第二低供應電壓VSS給所述開關電路的一個或一個以上其它電路元件供電。舉例來說，第二高供應電壓VDD的電平可高於第一高供應電壓DVDD的電平。替代地或另外，第二低供應電壓VSS的電平可低於第一低供應電壓DVSS的電平。
[0019]在一實施例中，給所述開關電路供電的電力供應電路可允許供應電壓DVSS、DVDD的電平在VSS與VDD之間的電壓範圍內浮動。供應電壓DVSS、DVDD的此浮動可適應半導體裝置的不同地從電力供應電路汲取的多個開關電路。舉例來說，所述電力供應電路可減少所述多個開關電路的操作中的差異的效應，其中此些差異是由於由IC製作產生的電路變化所致。與先前像素陣列讀出技術相比，浮動的DVDD及DVSS允許某些實施例不同地提供讀出不匹配的顯著減少。
[0020]圖2圖解說明根據一實施例的開關電路200的元件。開關電路200可包含用於控制開關輸入節點與開關輸出節點之間的交換的電晶體210、第一虛擬電晶體220a及第二虛擬電晶體220b。舉例來說，電晶體210可連接在第一虛擬電晶體220a與第二虛擬電晶體220b之間，例如以用於控制輸入埠 Pl處的開關輸入節點與輸出埠 P2處的開關輸出節點之間的交換。或者，所述開關輸入節點及開關輸出節點可為開關電路200集成到其中的較大電路的節點。
[0021]在一實施例中，電晶體210用以接收第一信號250，且第一虛擬電晶體220a及第二虛擬電晶體220b各自用以接收第二信號255。第一信號250及第二信號255可提供對輸入埠 Pl與輸出埠 P2之間的切換式交換的控制。在一個實施例中，埠 P1、P2可各自為雙向埠。以圖解說明而非限制的方式，可在電晶體210的柵極處提供第一信號250且可在第一虛擬電晶體220a及第二虛擬電晶體220b的相應柵極處提供第二信號255，其中在一個或一個以上方面中，第一信號250與第二信號255彼此互補。舉例來說，在某一給定時間處，第一信號250可處於表示第一邏輯狀態(例如，邏輯高或「I」)的電壓電平，而第二信號255處於表不不同邏輯狀態(例如,邏輯低或「O」)的電壓電平。在一實施例中，第一信號250可在以下時間處或附近在邏輯狀態之間轉變(例如，邏輯低到邏輯高):第二信號255經歷在所述邏輯狀態之間的相反轉變(例如，邏輯高到邏輯低)時。
[0022]電晶體210、第一虛擬電晶體220a及第二虛擬電晶體220b相對於彼此的相對配置、第一信號250及第二信號255的不同提供及/或開關電路200的一個或一個以上其它特徵可減少電荷注入對輸入埠 /節點Pl與輸出埠 /節點P2之間的切換式交換的影響。
[0023]在一實施例中，電晶體210、第一虛擬電晶體220a及第二虛擬電晶體220b各自經由相應主體連接240、242、244而連接到第一低供應電壓DVSS。如本文中關於電晶體所使用，術語「主體連接」指代所述電晶體的主體端子到某一電路組件、供應電壓或其它特徵的某一連接。
[0024]在一實施例中，第一信號250及/或第二信號255的產生可基於第一低供應電壓DVSS0以圖解說明而非限制的方式，開關電路200可包含或連接到用以輸出第一信號250及第二信號255中的一者的反相器(未展示)，其中對所述反相器的供電至少部分地由第一低供應電壓DVSS實施。在一實施例中，此反相器可進一步由第一高供應電壓DVDD供電。可至少相對於第一高供應電壓DVDD將第一低供應電壓DVSS視為低的，例如，其中第一低供應電壓DVSS比第一高供應電壓DVDD的電平低。
[0025]開關電路200可進一步包含用以提供輸入負載的一個或一個以上電路元件及/或用以提供輸出負載的一個或一個以上電路元件。以圖解說明而非限制的方式，開關電路200可包含連接在第一虛擬電晶體220a與開關輸入節點(由說明性輸入埠 Pl表示)之間的第一負載電晶體230a。替代地或另外，開關電路200可包含連接在第二虛擬電晶體220b與開關輸出節點(由說明性輸出埠 P2表示)之間的第二負載電晶體230b。第一負載電晶體230a及第二負載電晶體230b的相應柵極可各自連接到第二高供應電壓VDD，但某些實施例在此方面不受限制。舉例來說，第二高供應電壓VDD的電平可高於第一高供應電壓DVDD的電平。在一實施例中，第一負載電晶體230a及第二負載電晶體230b各自經由相應主體連接(未展示)連接到第二低供應電壓VSS。舉例來說，第一低供應電壓DVSS的電平可高於此第二低供應電壓VSS的電平。可至少相對於第二高供應電壓VDD將第二低供應電壓VSS視為低的，例如，其中第二低供應電壓VSS的電平低於第二高供應電壓VDD的電平。
[0026]在一實施例中，電晶體210的溝道的寬長比為虛擬電晶體220a、220b中的一者的溝道的寬長比的約兩倍大。如本文中參考電晶體所使用，「溝道長度」指代在電晶體的源極與電晶體的漏極之間測量的總距離，且「溝道寬度」指代沿著此源極及漏極測量的溝道的總距離。如本文中關於電晶體溝道的尺寸或其它參數所使用的術語「約」指代此尺寸或其它參數相對於某一值的偏差在10%內的特性。
[0027]另外或替代地，負載電晶體230a、230b中的一者的溝道的長度可為虛擬電晶體220a、220b中的一者的溝道的長度的約四倍大。另外或替代地，負載電晶體230a、230b中的一者的溝道的寬度可為虛擬電晶體220a、220b中的一者的溝道的寬度的約四倍大。舉例來說，電晶體210的溝道的長度可約等於虛擬電晶體220a、220b中的一者的溝道的長度。
[0028]圖3圖解說明根據一個實施例的開關電路300的元件。舉例來說，開關電路300可包含開關電路200的特徵中的一些或全部。在一個實施例中，可在CMOS圖像傳感器的讀出電路中使用來自圖3的開關電路300。
[0029]開關電路300可包括開關組件305及負載組件307a、307b。開關組件305可包括虛擬電晶體330a、330b及電晶體340，舉例來說，所述電晶體分別提供虛擬電晶體220a、220b及電晶體210的對應功能性。
[0030]電晶體340可連接在第一節點360與第二節點365之間，例如，其中虛擬電晶體330a連接到第一節點360且虛擬電晶體330b連接到第二節點365。在一實施例中，電晶體340及虛擬電晶體330a、330b可為NMOS電晶體。另外或替代地，電晶體340及虛擬電晶體330a、330b可經由相應主體連接341、331及336不同地連接到第一低供應電壓DVSS。在替代實施例中，電晶體340及虛擬電晶體330a、330b各自為經由相應主體連接不同地連接到第一高供應電壓DVDD的PMOS電晶體，例如，其中CTRL用於低啟用控制信令。
[0031]在說明性實施例中，負載組件307a、307b分別包含負載電晶體350a及負載電晶體350b。然而，根據不同實施例，負載組件307a、307b可各自包含多種額外或替代電路元件中的任一者。舉例來說，負載電晶體350a可耦合在節點360與第一埠 Pl之間。另外或替代地，負載電晶體350b可耦合在節點365與第二埠 P2之間。
[0032]在一實施例中，可將控制信號CTRLl提供到電晶體340且可將另一控制信號CTRL2提供到虛擬電晶體330a、330b中的每一者，例如，其中CTRLl及CTRL2分別用以提供第一信號250及第二信號255的控制功能性。CTRLl及CTRL2可由開關電路300 (例如，由開關組件305的反相器310、320)不同地產生。基於輸入控制信號CTRL，反相器310及320可分別輸出CTRL的互補版本CTRL2及經延遲版本CTRLl。
[0033]在所圖解說明的實施例中，第一高供應電壓DVDD及第一低供應電壓DVSS分別為反相器310及320提供高供應電壓及低供應(例如，接地)電壓。舉例來說，反相器310(及/或反相器320)可包括彼此串聯連接在第一高供應電壓DVDD與第一低供應電壓DVSS之間的NMOS電晶體及PMOS電晶體(未展示)。以圖解說明而非限制的方式，反相器310的NMOS電晶體的源極及主體可連接到第一低供應電壓DVSS，其中PMOS電晶體的源極及主體連接可連接到第一高供應電壓DVDD。在一實施例中，第二高供應電壓VDD及第二低供應電壓VSS給負載電晶體350a、350b的操作供電。反相器310、320可用於使控制信號CTRLl及CTRL2的上升沿及下降沿為銳利的。舉例來說，相當小溝道的電晶體在反相器310、320中的使用可允許反相器310、320在第一低供應電壓DVSS與第一高供應電壓DVDD之間的窄電壓範圍中的操作。在此窄電壓範圍中的操作可允許CTRLl及/或CTRL2具有在邏輯狀態之間的相當銳利的轉變。在某些實施例中，電力供應電路可使第一低供應電壓DVSS及第一高供應電壓DVDD浮動。在此些實施例中，在開關電路300的設計中包含反相器310、320可促成多個此種開關電路的操作中的減少的不匹配，例如，其中此不匹配是由於在IC製作期間導致的電路變化所致。
[0034]CTRL的經延遲版本CTRLl可連接到電晶體340的柵極，且CTRL的互補版本CTRL2可連接到虛擬電晶體330a、330b的相應柵極中的每一者。在圖3的說明性實施例中，虛擬電晶體330a、330b可選擇性地作為MOS電容器操作。以圖解說明而非限制的方式，對於虛擬電晶體330a、330b中的每一者，所述虛擬電晶體的源極及漏極可連接在一起以形成雙端子電容器的一個端子，其中虛擬電晶體的柵極形成所述電容器的第二端子。當斷言CTRL2時，虛擬電晶體330a、330b可各自實質上作為電容器操作，而當將CTRL2解除斷言時，虛擬電晶體330a、330b可實質上作為短路操作。A因此，當斷言CTRLl時，可將CTRL2解除斷言，且可閉合開關電路300以促進開關輸入節點與開關輸出節點(由相應埠 P1、P2表示)之間的交換。當將CTRLl解除斷言時，可斷言CTRL2且可斷開開關電路300以防止埠 P1、P2之間的交換。在另一實施例中，從開關電路300的外部提供CTRLl及CTRL2。
[0035]虛擬電晶體330a、330b可經布置以在將CTRLl解除斷言且斷言CTRL2時減少電荷注入。舉例來說，虛擬電晶體330a、330b可各自經不同地配置以存儲開關電路200在電晶體340的操作的情況下原本可能注入的相應電荷量，例如，全部電荷的約一半。在一實施例中，虛擬電晶體330a、330b的相應溝道具有約相同的寬度、約相同的長度及/或約相同的寬長比。替代地或另外，虛擬電晶體330a、330b的溝道可具有各自與電晶體340的一個或一個以上對應溝道特性相關的相應特性。以圖解說明而非限制的方式，虛擬電晶體330a、330b的相應溝道可各自具有約某一值NW的寬度及約某一值L的長度，例如，從而導致虛擬電晶體330a、330b的相應溝道各自具有約NW/L的寬長比。舉例來說，值NW及L可分別為約0.1 μ m及0.1 μ m，但某些實施例在此方面不受限制。
[0036]在一實施例中，電晶體340的溝道可具有約2NW/L的寬長比，例如，其中電晶體340的溝道具有約2NW的寬度及約L的長度。在一實施例中，值L為一個或一個以上電晶體的最小特徵大小。以圖解說明而非限制的方式，開關組件305的全部元件可具有最小特徵大小L。舉例來說，反相器310及320可各自包含也具有最小特徵大小L的一個或一個以上電晶體(未展示)，例如，包含PMOS及/或NMOS電晶體。
[0037]在圖3的所圖解說明的實施例中，負載電晶體350a、350b為NMOS電晶體，其各自具有連接到第二高供應電壓VDD的相應柵極。通過如此提供VDD，負載電晶體350a、350b可始終接通，每一電晶體在埠 P1、P2中的相應一者處提供恆定阻抗電平。負載電晶體350a、350b可經由相應主體連接進一步連接到第二低供應電壓VSS。為了使到電晶體340的兩側的電荷注入平衡，負載307a、307b在電晶體340的兩側上的負載可約相等。可使用電晶體建模及模擬來估計電晶體340的每一側上的實際負載或阻抗以確定負載電晶體350a、350b所需的阻抗。
[0038]在一實施例中，負載組件307a、307b的相應元件各自具有不同於開關組件305的最小特徵大小的最小特徵大小。舉例來說，負載電晶體350a、350b可各自包括NMOS電晶體，其中負載電晶體350a、350b的相應溝道各自具有約值DW的寬度及/或約值DL的長度。舉例來說，值DW及DL可分別為約0.4 μ m及0.4 μ m，但某些實施例在此方面不受限制。
[0039]在一個實施例中，值DW為值NW的約四倍大且值DL為值L的約四倍大。舉例來說，負載307a、307b的相應元件可具有最小特徵大小DL。在另一實施例中，負載電晶體350a的溝道寬度及/或長度具有不同於負載電晶體350b的尺寸的尺寸。
[0040]在另一實施例中，負載電晶體350a、350b為PMOS電晶體，其中每一電晶體具有連接到第二低供應電壓VSS的柵極，其中主體連接各自將PMOS電晶體的相應主體連接到第二高供應電壓VDD。在又一實施例中，負載307a、307b包含相應電阻器，例如多晶矽電阻器，例如，代替負載電晶體350a、350b。
[0041]開關組件305的一個或一個以上NMOS電晶體的相應主體連接可連接到第一低供應電壓DVSS，而開關組件305的一個或一個以上PMOS電晶體的相應主體連接可連接到第一高供應電壓DVDD。通常，半導體製作中的變化可導致完全接通或關斷常規開關電路的元件所需的電壓在晶片間變化。因此，製作於半導體晶片上的一個開關電路(例如CMOS圖像傳感器)所需要的供應電壓電平可不同於製作於同一晶片上的另一開關電路所需要的對應供應電壓電平。可在某些實施例中提供浮動的第一低供應電壓DVSS及第一高供應電壓DVDD以補償此些製作變化。
[0042]在一實施例中，第一低供應電壓DVSS可大於第二低供應電壓VSS，且第二高供應電壓VDD可大於第一高供應電壓DVDD。舉例來說，VSS、DVSS、DVDD及VDD可具有相應值OV、+0.8V、+2.0V及+3.0V，但某些實施例在此方面不受限制。同VSS與VDD之間的範圍相比，DVSS與DVDD之間的較窄範圍可限制反相器(例如反相器310、320中的一者或兩者)的操作中的電壓擺幅的效應。
[0043]圖4圖解說明根據一實施例的用於操作開關電路的方法400的要素。舉例來說，方法400可操作具有開關電路200的特徵中的一些或全部的開關電路。替代地或另外，方法400可操作開關電路300。
[0044]在一實施例中，方法400包括控制開關輸入節點與開關輸出節點之間的交換。此控制可包含在410處將第一信號提供到開關電路的第一電晶體。舉例來說，在410處提供信號可包含在電晶體210處提供第一信號250。
[0045]開關輸入節點與開關輸出節點之間的交換的控制可進一步包含在420處將第二信號提供到開關電路的第一虛擬電晶體及開關電路的第二虛擬電晶體。舉例來說，在420處提供信號可包含在虛擬電晶體220a、220b、210中的每一者處提供第二信號255。在一實施例中，第二信號可與第一信號互補。
[0046]在一實施例中，所述第一電晶體連接在第一虛擬電晶體與第二虛擬電晶體之間。另外或替代地，第一電晶體、第一虛擬電晶體及第二虛擬電晶體可各自經由相應主體連接而連接到第一低供應電壓。第一負載電晶體可連接在第一虛擬電晶體與開關輸入節點之間。另外或替代地，第二負載電晶體可連接在第二虛擬電晶體與開關輸出節點之間。在一實施例中，第一負載電晶體及第二負載電晶體各自經由相應主體連接而連接到第二低供應電壓，例如，其中第一低供應電壓的電平高於第二低供應電壓的電平。舉例來說，第一信號及第二信號中的一者可由以第一高電壓供應及第一低電壓供應供電的反相器輸出。第一負載電晶體及第二負載電晶體可(例如)經由相應柵極端子進一步連接到第二高供應電壓，其中第一高供應電壓的電平低於第二高供應電壓的電平。
[0047]在一實施例中，第一電晶體的溝道的寬長比為第一虛擬電晶體及第二虛擬電晶體中的一者的溝道的寬長比的約兩倍大。第一電晶體的溝道的長度可約等於第一虛擬電晶體及第二虛擬電晶體中的一者的溝道的長度。替代地或另外，第一負載電晶體及第二負載電晶體中的一者的溝道的長度為第一虛擬電晶體及第二虛擬電晶體中的一者的溝道的長度的約四倍大。另外或替代地，第一負載電晶體及第二負載電晶體中的一者的溝道的寬度可為第一虛擬電晶體及第二虛擬電晶體中的一者的溝道的寬度的約四倍大。
[0048]圖5是CMOS圖像傳感器500的功能框圖。CMOS圖像傳感器500包括像素陣列505、讀出電路510、功能邏輯515及控制電路520。
[0049]像素陣列505可為成像傳感器單元或像素單元(例如，像素P1、P2、…、Pn)的二維(2D)陣列。在一個實施例中，每一像素單元為互補金屬氧化物半導體(CMOS)成像像素。可將像素陣列505實施為前側照明式圖像傳感器或背側照明式圖像傳感器。如所圖解說明，每一像素單元可被布置到一行(例如，行Rl到Ry)及一列(例如，列Cl到Cx)中以獲取人、地點或對象的圖像數據，接著可使用所述圖像數據再現所述人、地點或對象的圖像。
[0050]在像素已獲取其圖像數據(例如，圖像電荷)之後，可經由相應讀出線(或位線)507將所述圖像數據從像素陣列505讀出到讀出電路510且傳送到功能邏輯515。舉例來說，讀出電路510可包含列放大電路、模/數(ADC)轉換電路及/或類似電路。功能邏輯515可存儲所述圖像數據且在某些實施例中操縱所述圖像數據，例如，通過應用後圖像效果(例如，剪裁、旋轉、移除紅眼、調整亮度、調整對比度及/或類似效果)。在一個實施例中，讀出電路510可沿著讀出列線一次讀出一行圖像數據或可使用多種其它技術讀出所述圖像數據，包含但不限於:串行讀出、沿著讀出行線的列讀出、全部像素的同時全並行讀出及/或類似技術。術語「行」及「列」的使用僅打算將兩個軸相對於彼此區分開。
[0051]控制電路520可連接到像素陣列505且包含用於控制像素陣列505的操作特性的邏輯與驅動器電路。舉例來說，可由控制電路520產生復位、行選擇、傳送及/或其它此種信號。在某些實施例中，控制電路520可包含行驅動器及/或其它控制邏輯。
[0052]圖6圖解說明根據一實施例的包含開關650的讀出電路600的元件。讀出電路600可提供用於經由讀出線507從像素單元(例如，CMOS像素單元)讀取圖像數據的功能性，例如讀出電路510的功能性。在一實施例中，開關650包含開關電路200的特徵中的一些或全部，例如，其中開關650包含開關電路300。讀出電路600中的開關650的操作可允許CMOS圖像傳感器的可選擇動態增益。舉例來說，讀出電路600可包含用以接收經由讀出線605從像素陣列讀出的圖像數據信號的運算放大器610。
[0053]讀出電路600可進一步包含電容器630及比較器620，其用於基於閾值電壓VRDF而與開關650 —起操作以確定將提供高動態增益還是低動態增益。讀出線605可連接到放大器610的輸入埠 Pl及開關650的埠 Pl兩者。放大器610的輸出埠 P2可經由電容器630連接到比較器620的一個輸入。比較器620的輸出可連接到開關650的控制信號輸入CTRL。電容器630可進一步連接在開關650的埠 P2與放大器610的輸出之間。
[0054]在一實施例中，開關650可操作以經由電容器630選擇性地控制放大器610的輸入與輸出之間的交換。在某一時間點處，比較器620可確定放大器610的輸出處的經放大圖像數據信號是否大於閾值電壓VRDF。可響應於放大器610的輸出大於閾值電壓VRDF而斷言從比較器620輸出的用以控制輸入CTRL的信號。所述信號在控制輸入CTRL處的斷言可閉合開關650，從而導致跨越放大器610的增益的減小。低增益模式對於實現高動態增益來說可為有利的，例如，此在亮光圖像捕獲情形中為合意的。
[0055]或者,可在放大器610的輸出小於閾值電壓VRDF時將從比較器620輸出的用以控制輸入CTRL的信號解除斷言。在控制輸入CTRL處將所述信號解除斷言可斷開開關650，從而防止電容器630減小跨越放大器610的增益。高增益放大器對於實現低動態增益來說可為有利的，例如，此在低光圖像捕獲情形中為合意的。
[0056]在一實施例中，讀出電路600進一步包含用於放大器610的一個或一個以上額外反饋路徑(未展示)。以圖解說明而非限制的方式，反饋電容器及均衡器開關為針對列放大器電路或其它此種讀出電路通常包含的額外組件。在一個實施例中，讀出電路600進一步包含與開關650及電容器630並聯稱合在運算放大器610的輸入與輸出之間的均衡器開關。舉例來說，此均衡開關可選擇性地耦合運算放大器610的輸入及輸出以用於放大器偏移消除。另外或替代地，讀出電路600可進一步包含與開關650及電容器630並聯且在一實施例中進一步與此均衡開關並聯耦合在運算放大器610的輸入與輸出之間的反饋電容器。
[0057]圖7圖解說明根據一實施例的用於開關電路的浮動電力供應器700的元件。浮動電力供應器700可為半導體晶片上的一個或一個以上開關電路提供第一低供應電壓DVSS及第一高供應電壓DVDD。舉例來說，浮動電力供應器700可將供應電壓DVSS及DVDD提供到包含開關電路200的特徵中的一些或全部的電路，例如，其中此電路包含開關電路300。在其它實施例中，可使用電壓調節器來產生第一低供應電壓DVSS及第一高供應電壓DVDD。
[0058]在說明性實施例中，浮動電力供應器700包括增倍元件710、電流鏡720、數字反相器730、運算放大器(「 OP-AMP 」)740、運算放大器745、驅動器750、驅動器755及電容器760、762、764及766。除非圖7中以其它方式展示，否則浮動電力供應器700中的PMOS電晶體通過主體連接而連接到第二高供應電壓VDD，且浮動電力供應器700中的NMOS電晶體通過主體連接而連接到第二低供應電壓VSS。
[0059]在所圖解說明的實施例中，增倍元件710等效於圖6的讀出電路600的放大器610。在其它實施例中，增倍元件710可等效於另一有源或無源電路元件，其中此元件的輸入及輸出通過由浮動電力供應器700供電的開關電路選擇性地連接在一起。
[0060]增倍元件710的輸入及輸出可連接在一起以在節點715處維持為放大器的均衡點的電壓。參考電流IREF可連接到電流鏡720的輸入以將偏置電流提供到浮動電力供應器700。電流鏡720的輸出可連接到節點725以在節點725處提供為節點715處的電壓與數字反相器730的電壓降的和的電壓。
[0061]在一實施例中，構成數字反相器730的PMOS及NMOS電晶體的相應漏極及柵極端子可連接在一起。構成數字反相器730的PMOS及NMOS電晶體的主體連接可分別連接到節點725及715。構成數字反相器730的PMOS及NMOS電晶體的相應源極連接可分別連接到節點725及715。在此配置的情況下，節點725與715之間的電壓擺幅可受穿過數字反相器730的電壓降的限制。與利用常規電壓步升或步降電路相比，利用增倍元件710及數字反相器730來確定第一高供應電壓DVDD及第一低供應電壓DVSS的電壓電平可提供半導體製作中的變化的更大公差。舉例來說，在半導體裝置中使用常規電壓步升或步降電路往往導致無法完全及/或一致地接通及關斷電路元件且甚至可能損壞此些電路元件的供應及/或接地電壓。
[0062]在一實施例中，運算放大器740、745的相應非反相端子可分別連接到節點725及715。運算放大器740、745的反相端子可分別連接到驅動器750、755的輸出。在此配置中，運算放大器740、745可充當(舉例來說)提供約相同的緩衝電壓特性的電壓緩衝器。
[0063]在一實施例中，電容器760可連接到節點725，且電容器762可連接到節點715。電容器764可連接到運算放大器740的輸出且電容器766可連接到運算放大器745的輸出。電容器760、762、764及766可減少噪聲使得開關高電壓及低電壓各自為約DC或恆定的。在所圖解說明的實施例中，電容器760、762、764及766可為連接到第二低供應電壓VSS的NMOS電容器。在其它實施例中，電容器760、762、764及766可為連接到第二高供應電壓VDD的PMOS電容器。
[0064]驅動器750、755的輸出可分別為第一高供應電壓DVDD及第一低供應電壓DVSS。在一實施例中，驅動器750包括PMOS電晶體751及753。PMOS電晶體751的柵極連接可連接到正偏置電壓信號PBl且PMOS電晶體753的柵極連接可連接到運算放大器740的輸出。PMOS電晶體751可連接在第二高供應電壓VDD與第一高供應電壓DVDD之間，而PMOS電晶體753可連接在第一高供應電壓DVDD與第二低供應電壓VSS之間。PMOS電晶體753的主體連接可連接到第一高供應電壓DVDD。
[0065]另外或替代地，驅動器755可包括NMOS電晶體752及754。NMOS電晶體752的柵極連接可連接到負偏置電壓信號NBl且NMOS電晶體754的柵極連接可連接到運算放大器745的輸出。NMOS電晶體754可連接在第二高供應電壓VDD與第一低供應電壓DVSS之間，且NMOS電晶體752可連接在第一低供應電壓DVSS與第二低供應電壓VSS之間。NMOS電晶體754的主體連接可連接到第一低供應電壓DVSS。
[0066]本文中描述用於切換信號的技術及架構。在以上描述中，出於解釋的目的，闡述眾多特定細節以便提供對某些實施例的透徹理解。然而，所屬領域的技術人員將明了，可在沒有這些特定細節的情況下實踐某些實施例。在其它實例中，以框圖形式展示了若干結構及裝置以避免使描述模糊。
[0067]在本說明書中對「一個實施例」或「一實施例」的提及意指結合所述實施例所描述的特定特徵、結構或特性包含於本發明的至少一個實施例中。在本說明書中的各個位置中短語「在一個實施例中」的出現未必全部指代同一實施例。
[0068]如本文中所使用，術語「連接」意指所連接物項之間的直接電連接，而無任何中間裝置。術語「耦合」意指所連接物項之間的直接電連接或通過一個或一個以上無源或有源中間裝置的間接連接。術語「電路」意指單個組件或耦合在一起以提供所要功能的多個組件(有源及/或無源)。術語「信號」意指至少一個電流、電壓、電荷、數據或其它信號。[0069]本文中的詳細描述的一些部分是就算法及對計算機存儲器內的數據位的操作的符號表示的方面而呈現。這些算法描述及表示是計算領域的技術人員用來最有效地向所屬領域的其它技術人員傳達其工作實質的手段。本文且一般來說將算法設想為能達到所要結果的自相容的步驟序列。所述步驟是需要對物理數量進行物理操縱的步驟。通常(但未必)，這些量採取能夠存儲、傳送、組合、比較及以其它方式進行操縱的電信號或磁信號的形式。已證明，主要出於常用的原因，將這些信號稱作位、值、元素、符號、字符、項、數字或類似物有時較為方便。
[0070]然而，應記住，全部這些術語及類似術語將與適當的物理數量相關聯，且僅僅為應用於這些物理數量的方便標記。除非從本文中的論述顯而易見另有具體陳述，否則應了解，在本描述通篇中，利用例如「處理」或「計算」或「運算」或「確定」或「顯示」或類似詞語的術語進行的論述指代計算機系統或類似電子計算裝置的如下動作及過程:將在計算機系統的寄存器及存儲器內的表示為物理(電子)數量的數據操縱且變換成在計算機系統存儲器或寄存器或其它此類信息存儲、傳輸或顯示裝置內類似地表示為物理數量的其它數據。
[0071]某些實施例還涉及用於執行本文中的操作的設備。此設備可專門針對所需目的而構造，或其可包括通用計算機，所述通用計算機由存儲於所述計算機中的電腦程式來選擇性地激活或重新配置。此電腦程式可存儲於計算機可讀存儲媒體中，例如，但不限於:包含軟盤、光碟、CD-ROM及磁光碟的任何類型的磁碟、只讀存儲器(ROM)、隨機存取存儲器(RAM)(例如，動態RAM(DRAM))、EPROM、EEPR0M、磁性或光學卡或者適合於存儲電子指令且耦合到計算機系統總線的任何類型的媒體。
[0072]本文中所呈現的算法及顯示並非與任何特定計算機或其它設備固有地相關。各種通用系統可與根據本文中的教示的程序一起使用，或者可證明便於構造用以執行所需方法步驟的更專門化設備。依據本文中的描述，多種這些系統的所需結構將顯而易見。另外，某些實施例並非參考任何特定程序設計語言進行描述的。將了解，可使用多種程序設計語言來實施如本文中所描述的此些實施例的教示。
[0073]除本文中所描述的內容之外，還可對所揭示的本文實施例及實施方案做出各種修改而不背離所述實施例的範圍。因此，本文中的圖解說明及實例應理解為說明性意義而非限制性意義。本發明的範圍應僅參考以上權利要求書來衡量。
【權利要求】
1.一種開關電路，其包括: 第一電晶體，其用以接收第一信號； 第一虛擬電晶體及第二虛擬電晶體，其各自用以接收第二信號，其中所述第一電晶體連接在所述第一虛擬電晶體與所述第二虛擬電晶體之間，所述第一信號及所述第二信號用於控制開關輸入節點與開關輸出節點之間的交換，其中所述第二信號與所述第一信號互補，且其中所述第一電晶體、所述第一虛擬電晶體及所述第二虛擬電晶體各自經由相應主體連接而連接到第一低供應電壓； 第一負載電晶體，其連接在所述第一虛擬電晶體與所述開關輸入節點之間；以及 第二負載電晶體，其連接在所述第二虛擬電晶體與所述開關輸出節點之間。
2.根據權利要求1所述的開關電路，其中所述第一負載電晶體及所述第二負載電晶體各自經由相應主體連接而連接到第二低供應電壓，其中所述第一低供應電壓的電平高於所述第二低供應電壓的電平。
3.根據權利要求1所述的開關電路，其進一步包括: 反相器，其用以輸出所述第一信號及所述第二信號中的一者，所述反相器連接到第一高供應電壓及所述第一低供應電壓。
4.根據權利要求3所述的開關電路，其中所述第一負載電晶體及所述第二負載電晶體進一步連接到第二高供應電壓，其中所述第一高供應電壓的電平低於所述第二高供應電壓的電平。
5.根據權利要求1所述的開關電路，其中所述第一電晶體的溝道的寬長比為所述第一虛擬電晶體及所述第二虛擬電晶體中的一者的溝道的寬長比的約兩倍大。
6.根據權利要求5所述的開關電路，其中所述第一電晶體的所述溝道的長度約等於所述第一虛擬電晶體及所述第二虛擬電晶體中的一者的所述溝道的長度。
7.根據權利要求1所述的開關電路，其中所述第一負載電晶體及所述第二負載電晶體中的一者的溝道的長度為所述第一虛擬電晶體及所述第二虛擬電晶體中的一者的溝道的長度的約四倍大，且其中所述第一負載電晶體及所述第二負載電晶體中的所述一者的所述溝道的寬度為所述第一虛擬電晶體及所述第二虛擬電晶體中的所述一者的所述溝道的寬度的約四倍大。
8.一種方法，其包括: 用開關電路控制開關輸入節點與開關輸出節點之間的交換，所述控制包含: 將第一信號提供到所述開關電路的第一電晶體；以及 將第二信號提供到所述開關電路的第一虛擬電晶體及所述開關電路的第二虛擬電晶體； 其中所述第一電晶體連接在所述第一虛擬電晶體與所述第二虛擬電晶體之間，其中所述第二信號與所述第一信號互補，其中所述第一電晶體、所述第一虛擬電晶體及所述第二虛擬電晶體各自經由相應主體連接而連接到第一低供應電壓，其中第一負載電晶體連接在所述第一虛擬電晶體與所述開關輸入節點之間，且其中第二負載電晶體連接在所述第二虛擬電晶體與所述開關輸出節點之間。
9.根據權利要求8所述的方法，其中所述第一負載電晶體及所述第二負載電晶體各自經由相應主體連接而連接到第二低供應電壓，其中所述第一低供應電壓的電平高於所述第二低供應電壓的電平。
10.根據權利要求8所述的方法，其中由連接到第一高供應電壓及所述第一低供應電壓的反相器輸出所述第一信號及所述第二信號中的一者。
11.根據權利要求10所述的方法，其中所述第一負載電晶體及所述第二負載電晶體進一步連接到第二高供應電壓，其中所述第一高供應電壓的電平低於所述第二高供應電壓的電平。
12.根據權利要求8所述的方法，其中所述第一電晶體的溝道的寬長比為所述第一虛擬電晶體及所述第二虛擬電晶體中的一者的溝道的寬長比的約兩倍大。
13.根據權利要求12所述的方法，其中所述第一電晶體的所述溝道的長度約等於所述第一虛擬電晶體及所述第二虛擬電晶體中的一者的所述溝道的長度。
14.根據權利要求8所述的方法，其中所述第一負載電晶體及所述第二負載電晶體中的一者的溝道的長度為所述第一虛擬電晶體及所述第二虛擬電晶體中的一者的溝道的長度的約四倍大，且其中所述第一負載電晶體及所述第二負載電晶體中的所述一者的所述溝道的寬度為所述第一虛擬電晶體及所述第二虛擬電晶體中的所述一者的所述溝道的寬度的約四倍大。
15.—種圖像傳感器,其包括: 像素陣列，其包含用以捕獲圖像數據的多個像素單元； 位線，其耦合到所述多個像素單元中的第一像素單元；以及 讀出電路，其經耦合以 從所述位線讀取所述圖像數據，所述讀出電路包含開關電路，所述開關電路包括: 第一電晶體，其用以接收第一信號； 第一虛擬電晶體及第二虛擬電晶體，其各自用以接收第二信號，其中所述第一電晶體連接在所述第一虛擬電晶體與所述第二虛擬電晶體之間，所述第一信號及所述第二信號用於控制開關輸入節點與開關輸出節點之間的交換，其中所述第二信號與所述第一信號互補，且其中所述第一電晶體、所述第一虛擬電晶體及所述第二虛擬電晶體各自經由相應主體連接而連接到第一低供應電壓； 第一負載電晶體，其連接在所述第一虛擬電晶體與所述開關輸入節點之間；以及 第二負載電晶體，其連接在所述第二虛擬電晶體與所述開關輸出節點之間。
16.根據權利要求15所述的圖像傳感器，其中所述第一負載電晶體及所述第二負載電晶體各自經由相應主體連接而連接到第二低供應電壓，其中所述第一低供應電壓的電平高於所述第二低供應電壓的電平。
17.根據權利要求15所述的圖像傳感器，所述開關電路進一步包括: 反相器，其用以輸出所述第一信號及所述第二信號中的一者，所述反相器連接到第一高供應電壓及所述第一低供應電壓。
18.根據權利要求17所述的圖像傳感器，其中所述第一負載電晶體及所述第二負載電晶體進一步連接到第二高供應電壓，其中所述第一高供應電壓的電平低於所述第二高供應電壓的電平。
19.根據權利要求15所述的圖像傳感器，其中所述第一電晶體的溝道的寬長比為所述第一虛擬電晶體及所述第二虛擬電晶體中的一者的溝道的寬長比的至少約兩倍大。
【文檔編號】H03K17/687GK103580662SQ201310298240
【公開日】2014年2月12日 申請日期:2013年7月16日 優先權日:2012年7月31日
【發明者】張光斌, 丹尼斯·李 申請人:全視科技有限公司