電晶體以及半導體裝置的製作方法
2023-06-24 01:27:12
本發明例如涉及一種電晶體、半導體裝置以及其製造方法。本發明例如涉及一種顯示裝置、發光裝置、照明裝置、蓄電裝置、存儲裝置、處理器或電子設備。本發明涉及一種顯示裝置、液晶顯示裝置、發光裝置、存儲裝置或電子設備的製造方法。本發明涉及一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、存儲裝置或電子設備的驅動方法。
注意，本發明的一個方式不局限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域涉及一種物體、方法或製造方法。另外，本發明的一個方式涉及一種程序(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
在本說明書等中，半導體裝置一般地是指能夠通過利用半導體特性而工作的裝置。顯示裝置、發光裝置、照明裝置、電光裝置、半導體電路以及電子設備有時包括半導體裝置。
背景技術：
近年來，包括氧化物半導體的電晶體受到關注。氧化物半導體可以利用濺射法等形成，所以可以用於構成大型顯示裝置的電晶體的半導體。另外，因為可以改良包含非晶矽的電晶體的生產設備的一部分而利用，所以包含氧化物半導體的電晶體還具有可以抑制設備投資的優點。
已知包含氧化物半導體的電晶體的洩漏電流在非導通狀態下極小。例如，應用了包含氧化物半導體的電晶體的洩漏電流低的特性的低功耗CPU等已被公開(參照專利文獻1)。
[專利文獻]
[專利文獻1]日本專利申請公開第2012-257187號公報
技術實現要素：
本發明的一個方式的目的之一是提供一種寄生電容小的電晶體。本發明的另一個方式的目的之一是提供一種頻率特性高的電晶體。本發明的另一個方式的目的之一是提供一種電特性良好的電晶體。本發明的另一個方式的目的之一是提供一種電特性穩定的電晶體。本發明的另一個方式的目的之一是提供一種關態電流(off-state current)低的電晶體。本發明的另一個方式的目的之一是提供一種新穎的電晶體。本發明的另一個方式的目的之一是提供一種包括上述電晶體的半導體裝置。本發明的另一個方式的目的之一是提供一種工作速度快的半導體裝置。本發明的另一個方式的目的之一是提供一種新穎的半導體裝置。本發明的另一個方式的目的之一是提供一種包括上述半導體裝置的模塊。本發明的另一個方式的目的之一是提供一種包括上述半導體裝置或上述模塊的電子設備。
注意，對上述目的的描述並不妨礙其他目的的存在。本發明的一個方式並不需要實現所有上述目的。除上述目的外的目的從說明書、附圖及權利要求書等的描述中是顯而易見的，並且可以從所述描述中抽出。
(1)本發明的一個方式是一種電晶體，包括氧化物半導體、第一導電體、第二導電體、第三導電體、第一絕緣體以及第二絕緣體。第一導電體包括第一區域、第二區域以及第三區域。第一區域具有第一導電體與氧化物半導體隔著第一絕緣體相互重疊的區域，第二區域具有第一導電體與第二導電體隔著第一絕緣體及第二絕緣體相互重疊的區域，第三區域具有第一導電體與第三導電體隔著第一絕緣體及第二絕緣體相互重疊的區域。氧化物半導體包括第四區域以及第五區域。第四區域具有氧化物半導體與第二導電體相互接觸的區域，並且，第五區域具有氧化物半導體與第三導電體相互接觸的區域。
(2)本發明的一個方式是一種半導體裝置，包括p溝道型電晶體以及n溝道型電晶體。p溝道型電晶體的源極或漏極與n溝道型電晶體的源極或漏極電連接，p溝道型電晶體的柵極與n溝道型電晶體的柵極電連接。p溝道型電晶體在溝道形成區域中包含矽，並且，n溝道型電晶體是(1)所述的電晶體。
(3)本發明的一個方式是(2)所述的半導體裝置，其中p溝道型電晶體使用其頂面的結晶面包括(110)面的區域的矽襯底形成。
(4)本發明的一個方式是(2)或(3)所述的半導體裝置，其中p溝道型電晶體的溝道形成區域具有濃度梯度，使得賦予n型導電性的雜質濃度向該溝道形成區域的表面附近增高。
(5)本發明的一個方式是(2)至(4)之中任一個所述的半導體裝置，其中p溝道型電晶體的柵極包括功函數為4.5eV或更大的導電體。
(6)本發明的一個方式是(2)至(5)之中任一個所述的半導體裝置，其中氧化物半導體包含銦。
(7)本發明的一個方式是(2)至(6)之中任一個所述的半導體裝置，其中氧化物半導體包括第一氧化物半導體層、第二氧化物半導體層以及第三氧化物半導體層，並具有第一氧化物半導體層、第二氧化物半導體層及第三氧化物半導體層相互重疊的區域。
注意，在本發明的一個方式的半導體裝置中，也可以使用其他半導體代替氧化物半導體。
本發明能夠提供一種寄生電容小的電晶體。能夠提供一種頻率特性高的電晶體。能夠提供一種電特性良好的電晶體。能夠提供一種電特性穩定的電晶體。能夠提供一種關態電流低的電晶體。能夠提供一種新穎的電晶體。能夠提供一種包括上述電晶體的半導體裝置。能夠提供一種工作速度快的半導體裝置。能夠提供一種新穎的半導體裝置。能夠提供一種包括上述半導體裝置的模塊。此外，能夠提供一種包括上述半導體裝置或上述模塊的電子設備。
注意，對上述效果的描述並不妨礙其他效果的存在。本發明的一個方式並不需要實現所有上述效果。除上述效果外的效果從說明書、附圖及權利要求書等的描述中是顯而易見的，並且可以從所述描述中抽出。
附圖說明
在附圖中：
圖1A和圖1B是示出本發明的一個方式的電晶體的俯視圖及截面圖；
圖2A至圖2D是示出本發明的一個方式的電晶體的一部分的截面圖；
圖3A和圖3B是本發明的一個方式的電晶體的截面圖及能帶圖；
圖4A和圖4B是示出本發明的一個方式的電晶體的截面圖；
圖5A和圖5B是示出本發明的一個方式的電晶體的製造方法的截面圖；
圖6A和圖6B是示出本發明的一個方式的電晶體的製造方法的截面圖；
圖7A和圖7B是示出本發明的一個方式的電晶體的製造方法的截面圖；
圖8A和圖8B是示出本發明的一個方式的電晶體的製造方法的截面圖；
圖9A和圖9B是示出本發明的一個方式的電晶體的製造方法的俯視圖及截面圖；
圖10A和圖10B是示出本發明的一個方式的電晶體的截面圖；
圖11A和圖11B是示出本發明的一個方式的電晶體的製造方法的截面圖；
圖12A和圖12B是示出本發明的一個方式的電晶體的製造方法的截面圖；
圖13A和圖13B是示出本發明的一個方式的電晶體的製造方法的截面圖；
圖14A和圖14B是本發明的一個方式的半導體裝置的電路圖；
圖15是示出本發明的一個方式的半導體裝置的截面圖；
圖16是示出本發明的一個方式的半導體裝置的截面圖；
圖17是示出本發明的一個方式的半導體裝置的截面圖；
圖18A和圖18B是本發明的一個方式的存儲裝置的電路圖；
圖19是示出本發明的一個方式的CPU的方框圖；
圖20是本發明的一個方式的存儲元件的電路圖；
圖21A至圖21C是本發明的一個方式的顯示裝置的俯視圖及電路圖；
圖22A至圖22F示出本發明的一個方式的電子設備。
具體實施方式
下面，將參照附圖對本發明的實施方式進行詳細的說明。注意，本發明不局限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在實施方式和實施例所記載的內容中。當利用附圖說明發明結構時，表示相同部分的附圖標記在不同的附圖中共同使用。注意，有時使用相同的陰影圖案表示相同的部分，而不特別附加附圖標記。
注意，在附圖中，有時為了清楚了解而誇大尺寸、膜(層)的厚度或區域。
在本說明書中，例如，當使用「直徑」、「粒徑(直徑)」、「大小」、「尺寸」或「寬度」來規定物體形狀時，可以將其換稱為容納物體的最小立方體的一邊長度或者物體的一個截面的當量圓直徑。「物體的一個截面的當量圓直徑」的詞句是指等於物體的一個截面的面積的正圓形的直徑。
注意，電壓大多指某個電位與基準電位(例如，接地電位(GND)或源電位)之間的電位差。可以將電壓換稱為電位，並且反之亦然。
注意，為方便起見，在本說明書中附加了諸如「第一」和「第二」等的序數詞，而其並不表示工序順序或疊層順序。因此，例如可以將「第一」的詞句適當地替換為「第二」或「第三」等。此外，在本說明書等中記載的序數詞與用於指定本發明的一個方式的序數詞不需要一致。
注意，例如在導電性充分低時，有時「半導體」具有「絕緣體」的特性。此外，「半導體」和「絕緣體」的境界不清楚，因此有時不能精確地區別「半導體」和「絕緣體」。由此，有時可以將本說明書所記載的「半導體」換稱為「絕緣體」。同樣地，有時可以將本說明書所記載的「絕緣體」換稱為「半導體」。
另外，例如在導電性充分高時，有時「半導體」具有「導電體」的特性。此外，「半導體」和「導電體」的境界不清楚，因此有時不能精確地區別「半導體」和「導電體」。由此，有時可以將本說明書所記載的「半導體」換稱為「導電體」。同樣地，有時可以將本說明書所記載的「導電體」換稱為「半導體」。
注意，半導體的雜質例如是指構成半導體的主要成分之外的元素。例如，濃度低於0.1atomic％的元素是雜質。有時由於包含雜質而例如導致在半導體膜中形成DOS(Density of States：態密度)，載流子遷移率降低或結晶性降低。在半導體是氧化物半導體的情況下，改變半導體特性的雜質的例子包括第一族元素、第二族元素、第十四族元素、第十五族元素及主要成分之外的過渡金屬，尤其是，例如有氫(包括水)、鋰、鈉、矽、硼、磷、碳及氮。在氧化物半導體的情況下，有時由於諸如氫等雜質的混入導致氧空位的產生。此外，在半導體是矽膜的情況下，改變半導體特性的雜質的例子包括氧、除氫之外的第一族元素、第二族元素、第十三族元素及第十五族元素。
在本說明書中，在記載為「A具有濃度B的區域」時，例如包括：A的某區域在深度方向上整體的濃度為B的情況；A的某區域在深度方向上的濃度的平均值為B的情況；A的某區域在深度方向上的濃度的中值為B的情況；A的某區域在深度方向上的濃度的最大值為B的情況；A的某區域在深度方向上的濃度的最小值為B的情況；A的某區域在深度方向上的濃度的收斂值為B的情況；以及A中的在測量中能夠得到可能是個準確的值的區域的濃度為B的情況。
在本說明書中，在記載為「A具有大小B、長度B、厚度B、寬度B或距離B的區域」時，例如包括：A的某區域整體的大小、長度、厚度、寬度或距離為B的情況；A的某區域的大小、長度、厚度、寬度或距離的平均值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的中值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最大值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最小值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的收斂值為B的情況；以及A中的在測量中能夠得到可能是個準確的值的區域的大小、長度、厚度、寬度或距離為B的情況。
注意，例如，溝道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於開啟狀態時，在半導體中電流流動的部分)與柵電極相互重疊的區域或形成有溝道的區域中的源極(源區域或源電極)與漏極(漏區域或漏電極)之間的距離。在一個電晶體中，溝道長度不一定在所有的區域中成為相同的值。即，一個電晶體的溝道長度有時不局限於一個值。因此，在本說明書中，溝道長度是形成溝道的區域中的任一個值、最大值、最小值或平均值。
例如，溝道寬度是指半導體(或在電晶體處於開啟狀態時，在半導體中電流流動的部分)與柵電極相互重疊的區域或形成有溝道的區域中的源極與漏極相對的部分的長度。在一個電晶體中，溝道寬度在所有區域中不一定為相同。換言之，一個電晶體的溝道寬度有時不局限於一個值。因此，在本說明書中，溝道寬度是形成有溝道的區域中的任一個值、最大值、最小值或平均值。
注意，根據電晶體的結構，有時實際上形成有溝道的區域中的溝道寬度(下面稱為實效的溝道寬度)不同於電晶體的俯視圖所示的溝道寬度(下面稱為外觀上的溝道寬度)。例如，在具有立體結構的電晶體中，有時因為實效的溝道寬度大於電晶體的俯視圖所示的外觀上的溝道寬度，所以不能忽略其影響。例如，在具有微型且立體結構的電晶體中，有時形成在半導體側面的溝道區域的比例大於形成在半導體頂面的溝道區域的比例。在此情況下，在實際上形成有溝道時獲得的實效的溝道寬度大於俯視圖所示的外觀上的溝道寬度。
在具有立體結構的電晶體中，有時難以測定實效的溝道寬度。例如，為了根據設計值估計實效的溝道寬度，需要一個假設，即已知半導體的形狀。因此，在半導體的形狀不確定的情況下，難以正確地測定實效的溝道寬度。
於是，在本說明書中，有時在電晶體的俯視圖中將作為半導體與柵電極相互重疊的區域中的源極與漏極相對的部分的長度的外觀上的溝道寬度稱為圍繞溝道寬度(SCW：Surrounded Channel Width)。此外，在本說明書中，在簡單地使用「溝道寬度」的詞句的情況下，有時是指圍繞溝道寬度和外觀上的溝道寬度。或者，在本說明書中，在簡單地使用「溝道寬度」的詞句的情況下，有時是指實效的溝道寬度。注意，通過取得截面TEM圖像等並對該圖像進行分析等，可以決定溝道長度、溝道寬度、實效的溝道寬度、外觀上的溝道寬度及圍繞溝道寬度等的值。
注意，在通過計算求得電晶體的電場遷移率和每個溝道寬度的電流值等的情況下，有時使用圍繞溝道寬度計算。在此情況下，該求得的值有時不同於使用實效的溝道寬度計算來求得的值。
注意，在本說明書中，「A具有比B突出的形狀」的記載例如有時意味著在俯視圖或截面圖中A的至少一個端部位於B的至少一個端部的外側。因此，可以將「A具有比B突出的形狀」的記載解釋為「A的一個端部位於B的一個端部的外側」的記載。
在本說明書中，「平行」的詞句是指兩條直線形成的角度大於或等於-10°且小於或等於10°的情況，因此，還包括該角度大於或等於-5°且小於或等於5°的情況。「垂直」的詞句是指兩條直線形成的角度大於或等於80°且小於或等於100°的情況，因此，包括該角度大於或等於85°且小於或等於95°的情況。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
下面，說明本發明的實施方式的電晶體的結構。
圖1A及圖1B是本發明的一個方式的電晶體490的俯視圖及截面圖。圖1A是俯視圖。圖1B是對應於圖1A所示的點劃線A1-A2及點劃線A3-A4的截面圖。注意，在圖1A的俯視圖中，為了明確起見，省略構成要素的一部分。
在圖1B中，電晶體490包括：襯底400上的絕緣體401；絕緣體401上的絕緣體402；絕緣體402上的半導體406；均包括與半導體406的頂面及側面接觸的區域的導電體416a及導電體416b；與導電體416a及導電體416b的頂面接觸且具有到達導電體416a的開口及到達導電體416b的開口的絕緣體410；通過絕緣體410的開口分別與導電體416a和導電體416b接觸的導電體424a和導電體424b；與半導體406的頂面接觸的絕緣體412；隔著絕緣體412配置於半導體406上的導電體404；以及絕緣體410及導電體404上的絕緣體408。
注意，電晶體490不需要包括絕緣體401。注意，電晶體490不需要包括絕緣體402。注意，電晶體490不需要包括絕緣體408。注意，電晶體490不需要包括導電體424a。注意，電晶體490不需要包括導電體424b。
在圖1B中，在電晶體490的絕緣體408上包括：具有到達導電體424a的開口及到達導電體424b的開口的絕緣體418；以及通過絕緣體418的開口分別與導電體424a和導電體424b接觸的導電體426a和導電體426b。
在電晶體490中，導電體404具有柵電極的功能。絕緣體412具有柵極絕緣體的功能。導電體416a及導電體416b具有源電極以及漏電極的功能。因此，能夠由施加到導電體404的電位控制半導體406的電阻。即，能夠由施加到導電體404的電位控制導電體416a與導電體416b之間的導通或非導通。
在電晶體490中，導電體404包括隔著絕緣體410與導電體416a重疊的區域以及隔著絕緣體410與導電體416b重疊的區域。電晶體490通過在導電體404與導電體416a之間及導電體404與導電體416b之間包括絕緣體410，可以減小寄生電容。因此，電晶體490成為頻率特性高的電晶體。
如圖1B所示，半導體406的側面與導電體416a及導電體416b接觸。另外，可以由具有柵電極的功能的導電體404的電場電圍繞半導體406。將由柵電極的電場電圍繞半導體的結構稱為圍繞溝道(surrounded channel)(s-溝道(s-channel))結構。因此，有時溝道形成在整個半導體406(體(bulk))中。在s-溝道結構中，可以使大電流流過電晶體的源極與漏極之間，由此可以增大導通時的電流(通態電流)。另外，由於半導體406由導電體404的電場圍繞，所以能夠減少非導通時的電流(關態電流(off-state current))。
注意，當使電晶體490被具有阻擋諸如氫等的雜質及氧的功能的絕緣體圍繞時，能夠使電晶體490的電特性穩定。例如，作為絕緣體401和絕緣體408，也可以使用具有阻擋諸如氫等的雜質及氧的功能的絕緣體。
作為具有阻擋諸如氫等的雜質及氧的功能的絕緣體，例如也可以具有包括包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層結構或疊層結構。
例如，絕緣體401也可以由氧化鋁、氧化鎂、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。注意，絕緣體401優選包含氧化鋁或氮化矽。例如，通過使絕緣體401包含氧化鋁或氮化矽，能夠抑制諸如氫等的雜質混入半導體406，並且能夠減少氧向外的擴散。
另外，例如，絕緣體408也可以由氧化鋁、氧化鎂、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。注意，絕緣體408優選包含氧化鋁或氮化矽。例如，通過使絕緣體408包含氧化鋁或氮化矽，能夠抑制諸如氫等的雜質混入半導體406，並且能夠減少氧向外的擴散。
作為絕緣體402，例如也可以具有包括包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層結構或疊層結構。例如，作為絕緣體402，也可以由氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。
絕緣體402也可以具有防止雜質從襯底400擴散的功能。在半導體406為氧化物半導體的情況下，絕緣體402可以具有向半導體406供應氧的功能。
作為導電體416a及導電體416b，例如也可以具有包括包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種或多種的導電體的單層結構或疊層結構。例如，也可以使用合金或化合物，而也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
可以根據導電體416a或導電體416b的端部形狀形成偏置區域或重疊區域。
在圖2A及圖2B所示的截面圖中，在導電體416a的端部處半導體406的頂面與導電體416a的側面所形成的角度為θa，在導電體416b的端部處半導體406的頂面與導電體416b的側面所形成的角度為θb。注意，在導電體416a的端部或導電體416b的端部處具有角度的範圍時，θa或θb為該角度的平均值、中值、最小值或最大值。
在圖2A中，因為θa的角度大且導電體416a的突出量比絕緣體412的厚度小，所以形成偏置區域Loffa。同樣地，在圖2A中，因為θb的角度大且導電體416b的突出量比絕緣體412的厚度小，所以形成偏置區域Loffb。例如，θa和θb也可以大於或等於60°且小於90°。注意，Loffa與Loffb的大小既可以相同，又可以不同。例如，當使Loffa與Loffb的大小相同時，能夠降低半導體裝置中的多個電晶體490的電特性或形狀的偏差。另一方面，當使Loffa與Loffb的大小不同時，有時能夠降低由於電場集中在特定區域中而導致的電晶體490的劣化。
在圖2B中，因為θa的角度小且導電體416a的突出量比絕緣體412的厚度大，所以形成重疊區域Lova。同樣地，在圖2B中，因為θb的角度小且導電體416b的突出量比絕緣體412的厚度大，所以形成重疊區域Lovb。例如，θa和θb也可以大於或等於15°且小於60°，或大於或等於20°且小於50°。注意，Lova與Lovb的大小既可以相同，又可以不同。例如，當使Lova與Lovb的大小相同時，能夠降低半導體裝置中的多個電晶體490的電特性或形狀的偏差。另一方面，當使Lova與Lovb的大小不同時，有時能夠降低由於電場集中在特定區域中而導致的電晶體490的劣化。
注意，電晶體490也可以包括偏置區域和重疊區域的兩者。例如，通過具有Lova和Loffb，能夠增大通態電流，並降低由於電場集中在特定區域中而導致的電晶體490的劣化。
在圖2C所示的截面圖中，在導電體416a的端部處半導體406的頂面與導電體416a的側面所形成的角度大致垂直，在導電體416b的端部處半導體406的頂面與導電體416b的側面所形成的角度大致垂直。在此情況下，絕緣體412的厚度對應於偏置區域的長度(在圖2C中表示為Loffa或Loffb)。
在圖2D所示的截面圖中，導電體416a和導電體416b的端部具有曲面。通過使導電體416a及導電體416b的端部具有曲面，有時能夠降低導電體416a及導電體416b的端部處的電場集中。因此，有時能夠降低由於發生電場集中而導致的電晶體490的劣化。
作為絕緣體410，例如也可以具有包括包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層結構或疊層結構。例如，絕緣體410可以由氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。
注意，絕緣體410優選包括相對介電常數低的絕緣體。例如，絕緣體410優選包含氧化矽、氧氮化矽、氮氧化矽、氮化矽或樹脂等。或者，絕緣體410優選具有氧化矽或氧氮化矽與樹脂的疊層結構。當氧化矽或氧氮化矽對熱穩定時，通過與樹脂組合，可以實現熱穩定且相對介電常數低的疊層結構。樹脂的例子包括聚酯、聚烯烴、聚醯胺(尼龍或芳族聚醯胺等)、聚醯亞胺、聚碳酸酯及丙烯酸。
作為絕緣體412，例如也可以具有包括包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層結構或疊層結構。例如，絕緣體412也可以由氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。
絕緣體412優選包括相對介電常數高的絕緣體。例如，絕緣體412優選包含氧化鎵、氧化鉿、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物或者含有矽及鉿的氧氮化物等。或者，絕緣體412優選具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。當氧化矽或氧氮化矽對熱穩定時，通過與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。例如，當絕緣體412的氧化鋁、氧化鎵或氧化鉿在半導體406一側時，能夠抑制氧化矽或氧氮化矽所含有的矽混入半導體406。另外，在氧化矽或氧氮化矽在半導體406一側時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的界面處形成陷阱中心。該陷阱中心有時可以通過俘獲電子而使電晶體的閾值電壓向正方向漂移。
作為導電體404，例如也可以具有包括包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種或多種的導電體的單層結構或疊層結構。例如，也可以使用合金或化合物，而也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
作為導電體424a及導電體424b，例如也可以具有包括包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種或多種的導電體的單層結構或疊層結構。例如，也可以使用合金或化合物，而也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
作為導電體426a及導電體426b，例如也可以具有包括包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種或多種的導電體的單層結構或疊層結構。例如，也可以使用合金或化合物，而也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
作為絕緣體418，例如也可以具有包括包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層結構或疊層結構。例如，絕緣體418也可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭形成。
注意，絕緣體418優選包括相對介電常數低的絕緣體。例如，絕緣體418優選包含氧化矽、氧氮化矽、氮氧化矽、氮化矽或樹脂等。或者，絕緣體418優選具有氧化矽或氧氮化矽與樹脂的疊層結構。當對熱穩定的氧化矽或氧氮化矽與樹脂組合時，可以實現熱穩定且相對介電常數低的疊層結構。樹脂的例子包括聚酯、聚烯烴、聚醯胺(尼龍或芳族聚醯胺等)、聚醯亞胺、聚碳酸酯及丙烯酸樹脂。
作為半導體406，優選使用氧化物半導體。注意，有時可以使用矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、銦磷、氮化鎵或有機半導體等。
下面說明氧化物半導體的結構。
氧化物半導體大致分為非單晶氧化物半導體和單晶氧化物半導體。非單晶氧化物半導體包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸取向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體等。
首先，說明CAAC-OS。
CAAC-OS是一種具有呈c軸取向的多個結晶部的氧化物半導體。
通過使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS的亮視場像及衍射圖案的複合分析圖像(也稱為高解析度TEM圖像)，來能觀察到多個結晶部。然而，在高解析度TEM圖像中，觀察不到各結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS中，不容易發生由晶界引起的電子遷移率的下降。
在從與樣品面大致平行的方向觀察CAAC-OS膜的高解析度截面TEM圖像中，可以確認到在結晶部中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS的面(也稱為形成面)或CAAC-OS的頂面的凸凹的形狀並以平行於CAAC-OS的形成面或頂面的方式排列。
在從與樣品面大致垂直的方向觀察CAAC-OS的平面的高解析度TEM圖像中，可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
使用X射線衍射(XRD:X-Ray Diffraction)裝置對CAAC-OS進行結構分析。例如，當利用面外(out-of-plane)法分析包括InGaZnO4結晶的CAAC-OS時，在衍射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸取向性，並且c軸朝向大致垂直於CAAC-OS的形成面或頂面的方向。
注意，當利用面外法分析包括InGaZnO4結晶的CAAC-OS時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS的一部分中含有不具有c軸取向的結晶。優選的是，在CAAC-OS中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS是雜質濃度低的氧化物半導體。雜質是指諸如氫、碳、矽或過渡金屬元素等的氧化物半導體的主要成分以外的元素。某一種元素(尤其是，矽等)與氧的鍵合力比構成氧化物半導體的金屬元素與氧的鍵合力強，該元素會奪取氧化物半導體中的氧，從而打亂氧化物半導體的原子排列，導致氧化物半導體的結晶性下降。由於諸如鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以當包含在氧化物半導體內時，會打亂氧化物半導體的原子排列，導致結晶性下降。注意，包含在氧化物半導體中的雜質有時成為載流子陷阱或載流子發生源。
此外，CAAC-OS是缺陷態密度低的氧化物半導體。例如，氧化物半導體中的氧空位成為載流子陷阱，或因俘獲氫而成為載流子發生源。
將雜質濃度低且缺陷態密度低(氧空位量少)的狀態稱為「高純度本徵」或「實質上高純度本徵」的狀態。在高純度本徵或實質上高純度本徵的氧化物半導體中載流子發生源少，所以有時可以降低載流子密度。因此，包括該氧化物半導體的電晶體很少具有負閾值電壓的電特性(也稱為常開啟特性)。在高純度本徵或實質上高純度本徵的氧化物半導體中載流子陷阱少。因此，包括該氧化物半導體的電晶體的電特性變動小且可靠性高。被氧化物半導體的載流子陷阱俘獲的電荷直到被釋放需要長時間。被俘獲的電荷有時像固定電荷那樣動作。因此，包含雜質濃度高且缺陷態密度高的氧化物半導體的電晶體的電特性有時不穩定。
在使用CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，說明微晶氧化物半導體。
在微晶氧化物半導體的高解析度TEM圖像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。在微晶氧化物半導體中含有的結晶部的尺寸大多大於或等於1nm且小於或等於100nm或者大於或等於1nm且小於或等於10nm。尤其是，將具有尺寸大於或等於1nm且小於或等於10nm或者大於或等於1nm且小於或等於3nm的微晶稱為納米晶(nc：nanocrystal)。將包含納米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor：納米晶氧化物半導體)。例如在nc-OS的高解析度TEM圖像中，有時不能明確地確認到晶界。
nc-OS在微小區域(例如是大於或等於1nm且小於或等於10nm的區域，特別是大於或等於1nm且小於或等於3nm的區域)中其原子排列具有周期性。nc-OS在不同的結晶部之間觀察不到晶體取向的規律性。因此，在膜整體上觀察不到取向性。所以，有時nc-OS根據某些分析方法與非晶氧化物半導體不能夠差別。例如，在通過利用使用其束徑比結晶部大的X射線的XRD裝置的面外法對nc-OS進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS進行使用其束徑比結晶部大(例如，50nm或更大)的電子射線的電子衍射(也稱為選區電子衍射)時，觀察到類似於光暈圖案的衍射圖案。另一方面，在對nc-OS進行使用其束徑近於或小於結晶部的電子射線的納米束電子衍射圖案中，觀察到斑點。另外，在nc-OS的納米束電子衍射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。在nc-OS的納米束電子衍射圖案中，還有時觀察到環狀的區域內的多個斑點。
由此，nc-OS是其規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比非晶氧化物半導體低。但是，nc-OS在不同的結晶部之間觀察不到晶體取向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
接著，說明非晶氧化物半導體。
非晶氧化物半導體是原子排列沒有規律且不具有結晶部的氧化物半導體。其一個例子為具有如石英那樣的無定形狀態的非晶氧化物半導體。
在非晶氧化物半導體的高解析度TEM圖像中無法發現結晶部。
在使用XRD裝置通過面外法對非晶氧化物半導體進行結構分析時，檢測不到表示結晶面的峰值。在對非晶氧化物半導體進行電子衍射時，觀察到光暈圖案。此外，在對非晶氧化物半導體進行納米束電子衍射時，觀察不到斑點而觀察到光暈圖案。
注意，氧化物半導體有時具有示出介於nc-OS與非晶氧化物半導體之間的物性的結構。將具有這樣的結構的氧化物半導體特別稱為類似非晶氧化物半導體(a-like OS：amorphous-like Oxide Semiconductor)。
在a-like OS的高解析度TEM圖像中有時觀察到空洞(void)。另外，在高解析度TEM圖像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。在a-like OS膜中，有時因為用於TEM觀察的微量電子束而產生晶化，由此觀察到結晶部的生長。另一方面，在良好的nc-OS膜中，幾乎沒有觀察到因為用於TEM觀察的微量電子束而產生的晶化。
注意，可以使用高解析度TEM圖像測定a-like OS膜及nc-OS膜的結晶部大小。例如，InGaZnO4的結晶具有層狀結構，在In-O層間包括兩個Ga-Zn-O層。InGaZnO4結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層這九個層在c軸方向上層疊的結構。因此，這些相鄰的層間的間隔等於(009)面的晶格表面間隔(也稱為d值)。經結晶結構分析得出該值為0.29nm。因此，著眼於高解析度TEM圖像的晶格條紋，在晶格條紋的間隔大於或等於0.28nm且小於或等於0.30nm的區域，每個晶格條紋都對應於InGaZnO4的結晶的a-b面。
注意，氧化物半導體例如也可以是包括非晶氧化物半導體、a-like OS、微晶氧化物半導體和CAAC-OS中的兩種或多種的疊層膜。
圖3A是將電晶體490的一部分放大的截面圖。在圖3A中，半導體406是依次層疊半導體層406a、半導體層406b及半導體層406c的疊層膜。
下面，對可用於半導體層406a、半導體層406b或半導體層406c等的半導體進行說明。
半導體層406b例如是包含銦的氧化物半導體。例如，通過使半導體層406b包含銦，其載流子遷移率(電子遷移率)得到提高。半導體層406b優選包含元素M。元素M優選是鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭及鎢等。注意，作為元素M有時也可以組合上述兩個或多個元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。元素M例如是可以增大氧化物半導體的能隙的元素。此外，半導體層406b優選包含鋅。當氧化物半導體包含鋅時，氧化物半導體有時容易晶化。
注意，半導體層406b不局限於包含銦的氧化物半導體。半導體層406b例如也可以是諸如鋅錫氧化物、鎵錫氧化物或氧化鎵等的不包含銦且包含鋅的氧化物半導體、不包含銦且包含鎵的氧化物半導體或不包含銦且包含錫的氧化物半導體。
作為半導體層406b，也可以使用能隙大的氧化物。半導體層406b的能隙例如大於或等於2.5eV且小於或等於4.2eV，優選大於或等於2.8eV且小於或等於3.8eV，更優選大於或等於3eV且小於或等於3.5eV。
例如，半導體層406a及半導體層406c包括構成半導體層406b的氧之外的元素中的一種或多種元素。因為半導體層406a及半導體層406c包括構成半導體層406b的氧之外的元素中的一種或多種元素，所以不容易在半導體層406a與半導體層406b的界面以及半導體層406b與半導體層406c的界面處形成界面態。
下面，對半導體層406a、半導體層406b及半導體層406c包含銦的情況進行說明。在氧化物半導體層406a是In-M-Zn氧化物的情況下，在In和M的總和為100atomic％時，優選的是：In小於50atomic％，M大於或等於50atomic％，更優選的是：In小於25atomic％，M大於或等於75atomic％。在氧化物半導體層406b是In-M-Zn氧化物的情況下，在In和M的總和為100atomic％時，優選的是：In大於或等於25atomic％，M小於75atomic％，更優選的是：In大於或等於34atomic％，M小於66atomic％。在氧化物半導體層406c是In-M-Zn氧化物的情況下，在In和M的總和為100atomic％時，優選的是：In小於50atomic％，M大於或等於50atomic％，更優選的是：In小於25atomic％，M大於或等於75atomic％。注意，半導體層406c也可以是與半導體層406a相同的種類的氧化物。
作為半導體層406b使用其電子親和勢大於半導體層406a及半導體層406c的氧化物。例如，作為半導體層406b使用如下氧化物，該氧化物的電子親和勢比半導體層406a及半導體層406c大0.07eV或更大且1.3eV或更小，優選大0.1eV或更大且0.7eV或更小，更優選大0.15eV或更大且0.4eV或更小。注意，電子親和勢是指真空能級和導帶底之間的能量差。
銦鎵氧化物的電子親和勢小，其氧阻擋性高。因此，半導體層406c優選包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如大於或等於70％，優選大於或等於80％，更優選大於或等於90％。
注意，半導體層406a及/或半導體層406c也可以是氧化鎵。例如，當將氧化鎵用於半導體層406c時，能夠降低在導電體404與導電體416a或導電體416b之間產生的洩漏電流。即，能夠減少電晶體490的關態電流。
此時，在施加柵電壓時，溝道形成在半導體層406a、半導體層406b和半導體層406c當中的電子親和勢最大的半導體層406b中。
圖3B是對應於圖3A所示的點劃線E1-E2的能帶圖。圖3B示出真空能級(記為vacuum level)、各層的導帶底的能量(記為Ec)以及價帶頂的能量(記為Ev)。
在此，有時在半導體層406a與半導體層406b之間具有半導體層406a和半導體層406b的混合區域。另外，有時在半導體層406b與半導體層406c之間具有半導體層406b和半導體層406c的混合區域。混合區域的界面態密度較低。因此，在半導體層406a、半導體層406b和半導體層406c的疊層體的能帶結構中，各界面及界面附近的能量連續地變化(也稱為連續接合)。
此時，電子不在半導體層406a中及半導體層406c中移動，而主要在半導體層406b中移動。因此，當降低半導體層406a與半導體層406b的界面處的界面態密度、半導體層406b與半導體層406c的界面處的界面態密度時，不容易在半導體層406b中妨礙電子移動，從而可以提高電晶體490的通態電流。
在電晶體490具有s-溝道結構的情況下，溝道形成在整個半導體層406b中。因此，半導體層406b的厚度越大，溝道區域越大。即，半導體層406b越厚，越能夠提高電晶體490的通態電流。例如，半導體層406b具有其厚度大於或等於20nm，優選大於或等於40nm，更優選大於或等於60nm，進一步優選大於或等於100nm的區域。注意，包括電晶體490的半導體裝置的生產率有時會下降，因此，例如，半導體層406b具有其厚度小於或等於300nm，優選小於或等於200nm，更優選小於或等於150nm的區域。
此外，為了提高電晶體490的通態電流，半導體層406c的厚度越小越好。例如，半導體層406c具有其厚度小於10nm，優選小於或等於5nm，更優選小於或等於3nm的區域。另一方面，半導體層406c具有阻擋構成相鄰的絕緣體的氧之外的元素(諸如氫和矽等)侵入形成有溝道的半導體層406b中的功能。因此，氧化物半導體層406c優選具有一定厚度。例如，半導體層406c具有其厚度大於或等於0.3nm，優選大於或等於1nm，更優選大於或等於2nm的區域。為了抑制從絕緣體402等釋放的氧向外擴散，半導體層406c優選具有阻擋氧的性質。
為了提高可靠性，優選的是，半導體層406a的厚度大，並且半導體層406c的厚度小。例如，半導體層406a具有其厚度例如大於或等於10nm，優選大於或等於20nm，更優選大於或等於40nm，進一步優選大於或等於60nm的區域。當將半導體層406a形成得厚時，可以拉開相鄰的絕緣體和半導體層406a的界面與形成有溝道的半導體層406b的距離。因為包括電晶體490的半導體裝置的生產率有時會下降，所以半導體層406a具有其厚度例如小於或等於200nm，優選小於或等於120nm，更優選小於或等於80nm的區域。
例如，氧化物半導體中的矽有時成為載流子陷阱或載流子發生源。因此，半導體層406b的矽濃度越低越好。例如，在半導體層406b與半導體層406a之間具有通過二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測定的矽濃度小於1×1019atoms/cm3，優選小於5×1018atoms/cm3，更優選小於2×1018atoms/cm3的區域。在半導體層406b與半導體層406c之間具有通過SIMS測定的矽濃度小於1×1019atoms/cm3，優選小於5×1018atoms/cm3，更優選小於2×1018atoms/cm3的區域。
半導體層406b具有通過SIMS測定的氫濃度小於或等於2×1020atoms/cm3，優選小於或等於5×1019atoms/cm3，更優選小於或等於1×1019atoms/cm3，進一步優選小於或等於5×1018atoms/cm3的區域。為了降低半導體層406b的氫濃度，優選降低半導體層406a及半導體層406c的氫濃度。半導體層406a及半導體層406c具有通過SIMS測定的氫濃度小於或等於2×1020atoms/cm3，優選小於或等於5×1019atoms/cm3，更優選小於或等於1×1019atoms/cm3，進一步優選小於或等於5×1018atoms/cm3的區域。為了降低半導體層406b的氮濃度，優選降低半導體層406a及半導體層406c的氮濃度。半導體層406b具有通過SIMS測定的氮濃度小於5×1019atoms/cm3，優選小於或等於5×1018atoms/cm3，更優選小於或等於1×1018atoms/cm3，進一步優選小於或等於5×1017atoms/cm3的區域。半導體層406a及半導體層406c具有通過SIMS測定的氮濃度小於5×1019atoms/cm3，優選小於或等於5×1018atoms/cm3，更優選小於或等於1×1018atoms/cm3，進一步優選小於或等於5×1017atoms/cm3的區域。
注意，當銅混入氧化物半導體時，有時生成電子陷阱。電子陷阱有時使電晶體的閾值電壓向正方向漂移。因此，半導體層406b的表面或內部的銅濃度越低越好。例如，半導體層406b優選具有銅濃度小於或等於1×1019atoms/cm3、小於或等於5×1018atoms/cm3或者小於或等於1×1018atoms/cm3的區域。
上述三層結構是一個例子。例如，也可以採用沒有半導體層406a或半導體層406c的兩層結構。或者，也可以採用在半導體層406a上或下、或者在半導體層406c上或下設置作為半導體層406a、半導體層406b和半導體層406c例示的半導體中的任何一個半導體的四層結構。或者，也可以採用在半導體層406a上、半導體層406a下、半導體層406c上和半導體層406c下中的兩個或多個的位置設置作為半導體層406a、半導體層406b和半導體層406c例示的半導體中的任何一個半導體的n層結構(n為5或更大的整數)。
作為襯底400例如也可以使用絕緣體襯底、半導體襯底或導電體襯底。作為絕緣體襯底，例如使用玻璃襯底、石英襯底、藍寶石襯底、穩定氧化鋯襯底(例如氧化釔穩定氧化鋯襯底等)或樹脂襯底。例如，作為半導體襯底，使用由矽或鍺等構成的單一材料的半導體襯底、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體襯底等。並且，還使用在上述半導體襯底內部具有絕緣體區域的半導體襯底，例如為SOI(Silicon On Insulator；絕緣體上矽)襯底等。作為導電體襯底，使用石墨襯底、金屬襯底、合金襯底或導電樹脂襯底等。或者，使用包含金屬的氮化物的襯底或包含金屬的氧化物的襯底等。再者，還使用設置有導電體或半導體的絕緣體襯底、設置有導電體或絕緣體的半導體襯底或者設置有半導體或絕緣體的導電體襯底等。或者，也可以使用在這些襯底上設置有元件的襯底。作為在襯底上被設置的元件，使用電容器、電阻器、開關元件、發光元件或存儲元件等。
此外，作為襯底400也可以使用柔性襯底。作為在柔性襯底上設置電晶體的方法，有如下方法：在不具有柔性的襯底上形成電晶體之後，剝離電晶體而將該電晶體轉置到柔性襯底的襯底400上。在此情況下，優選在不具有柔性的襯底與電晶體之間設置剝離層。作為襯底400，也可以使用包含纖維的薄片、薄膜或箔。襯底400也可以具有伸縮性。襯底400也可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。襯底400例如具有其厚度大於或等於5μm且小於或等於700μm，優選大於或等於10μm且小於或等於500μm，更優選大於或等於15μm且小於或等於300μm的區域。當將襯底400形成得薄時，可以實現包括電晶體490的半導體裝置的輕量化。當將襯底400形成得薄，即便在使用玻璃等的情況下，襯底400也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以減少因掉落等而襯底400上的半導體裝置受到的衝擊等。即，能夠提供一種耐久性高的半導體裝置。
柔性襯底的襯底400例如可以使用金屬、合金、樹脂、玻璃或其纖維。柔性襯底的襯底400的線膨脹係數優選低，因為由於環境而發生的變形得到抑制。柔性襯底的襯底400例如使用線膨脹係數小於或等於1×10-3/K、小於或等於5×10-5/K或者小於或等於1×10-5/K的材料形成。樹脂的例子包括聚酯、聚烯烴、聚醯胺(例如尼龍或芳族聚醯胺等)、聚醯亞胺、聚碳酸酯及丙烯酸樹脂。尤其是芳族聚醯胺的線膨脹係數較低，因此柔性襯底的襯底400優選使用芳族聚醯胺。
注意，電晶體490也可以具有圖4A或圖4B所示的截面結構。圖4A與圖1B的不同之處是在絕緣體402下設置導電體413。圖4B與圖4A的不同之處是導電體413與導電體404電連接。
導電體413具有電晶體490的第二柵電極(還稱為背柵電極)的功能。例如，也可以對導電體413施加低於或高於源電極的電壓而使電晶體490的閾值電壓向正或負方向漂移。例如，通過使電晶體490的閾值電壓向正方向漂移，有時即便柵電壓為0V也能夠實現電晶體490成為非導通狀態(關閉狀態)的常關閉(normally-off)。施加到導電體413的電壓既可為可變的，又可為固定的。
作為導電體413，例如也可以具有使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種或多種的導電體的單層結構或疊層結構。例如，也可以使用合金或化合物，還可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
下面，對圖1A和圖1B所示的電晶體490的製造方法進行說明。
首先，準備襯底400。
接著，形成絕緣體401。絕緣體401也可以通過濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或原子層沉積(ALD：Atomic Layer Deposition)法等形成。
CVD法包括利用等離子體的等離子體增強CVD(PECVD：Plasma Enhanced CVD)法、利用熱量的熱CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據源氣體被分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
通過利用等離子體增強CVD法，可以以較低的溫度形成高品質的膜。因為在熱CVD法中不使用等離子體，所以能夠減少對被處理物造成的等離子體損傷。例如，包括在半導體裝置中的布線、電極及元件(例如電晶體或電容器等)等有時因從等離子體接收電荷而會產生電荷積聚(charge buildup)。在此情況下，有時由於所累積的電荷而使包括在半導體裝置中的布線、電極或元件等受損傷。在採用熱CVD法的情況下，因為這種等離子體損傷小，所以能夠提高半導體裝置的成品率。另外，在熱CVD法中，成膜時的等離子體損傷小，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的等離子體損傷的成膜方法。ALD法的成膜時的等離子體損傷小，所以能夠得到缺陷較少的膜。
不同於從靶材中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的成膜方法。因此，它們是被形成的膜不易受被處理物的形狀的影響而具有良好的覆蓋性的成膜方法。尤其是，通過ALD法形成的膜具有良好的覆蓋性和厚度均勻性。所以，ALD法適合用於形成覆蓋縱橫比高的開口的表面的膜。但是，ALD法的成膜速度比較慢，所以有時優選與成膜速度快的諸如CVD法等的其他成膜方法組合而使用。
CVD法或ALD法可以通過調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以通過調整源氣體的流量比形成任意組成的膜。此外，當使用CVD法或ALD法時，可以通過一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜的情況下，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，可以提高半導體裝置的生產率。
接著，形成絕緣體402(參照圖5A)。絕緣體402可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，也可以進行對絕緣體402添加氧的處理。作為添加氧的處理，可以使用離子注入法或等離子體處理法等。注意，對絕緣體402添加的氧為過剩氧。
接著，形成半導體。半導體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，也可以進行對半導體添加氧的處理。作為添加氧的處理，可以使用離子注入法或等離子體處理法等。注意，對半導體添加的氧成為過剩氧。當半導體為疊層膜時，優選對成為圖3A的半導體層406a的半導體的層進行添加氧的處理。
接著，優選進行第一加熱處理。第一加熱處理以大於或等於250℃且小於或等於650℃的溫度，優選以大於或等於450℃且小於或等於600℃的溫度，更優選以大於或等於520℃且小於或等於570℃的溫度進行即可。第一加熱處理在惰性氣體氣氛或者包含10ppm或更大、1％或更大或者10％或更大的氧化性氣體的氣氛下進行。第一加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行第一加熱處理：在惰性氣體氣氛下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm或更大、1％或更大或者10％或更大的氧化性氣體氣氛下進行另一個加熱處理。例如，通過進行第一加熱處理，可以提高半導體的結晶性，並可以去除諸如氫和水分等的雜質。
接著，通過光刻法等對半導體進行加工形成半導體406(參照圖5B)。注意，當形成半導體406時，有時絕緣體402的一部分被蝕刻而變薄。即，絕緣體402有時在與半導體406接觸的區域具有凸部。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，通過光刻法等對導電體進行加工形成導電體416(參照圖6A)。注意，導電體416覆蓋半導體406。
在光刻法中，首先通過光掩模對抗蝕劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成抗蝕劑掩模。接著，通過該抗蝕劑掩模進行蝕刻處理。其結果，可以將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF受激準分子雷射、ArF受激準分子雷射或EUV(Extreme Ultraviolet：極紫外)光等對抗蝕劑進行曝光來形成抗蝕劑掩模。此外，也可以利用在襯底和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，在使用電子束或離子束的情況下，不需要光掩模。注意，可以使用諸如灰化處理等的幹蝕刻處理及/或溼蝕刻處理來去除抗蝕劑掩模。
接著，形成絕緣體438(參照圖6B)。絕緣體438可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。另外，絕緣體438可以使用旋塗法、浸漬法、液滴噴射法(諸如噴墨法等)、印刷法(諸如絲網印刷或膠版印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗布(curtain coater)法等形成。
絕緣體438以其頂面具有平坦性的方式形成。例如，在成膜剛結束後，絕緣體438的頂面也可以具有平坦性。或者，在成膜後，也可以去除絕緣體438的上面以使絕緣體438的頂面平行於諸如襯底背面等的基準面。將這種處理稱為平坦化處理。作為平坦化處理，例如可以進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理或幹蝕刻處理等。注意，絕緣體438的頂面不需要具有平坦性。
接著，通過光刻法等對絕緣體438進行加工形成絕緣體439，該絕緣體439包括到達將在後面成為導電體416a的區域的開口及到達將在後面成為導電體416b的區域的開口。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電體以填充絕緣體439的開口的方式形成。因此，優選使用CVD法(尤其是MCVD法)。為了提高通過CVD法形成的導電體的附著性，有時優選採用通過ALD法等形成的導電體與通過CVD法形成的導電體的疊層膜。例如，也可以使用依次形成有氮化鈦與鎢的疊層膜。
接著，直到僅在絕緣體439的開口中留下導電體為止，以平行於諸如襯底背面等的基準面的方式進行平坦化，去除導電體的上面。其結果，導電體的頂面僅從絕緣體439的開口露出。此時，將絕緣體439的開口的導電體稱為導電體424a及導電體424b(參照圖7A)。
接著，通過光刻法等對絕緣體439進行加工形成絕緣體410。
接著，通過光刻法等對導電體416進行加工形成導電體416a及導電體416b(參照圖7B)。注意，絕緣體439的加工與導電體416的加工也可以在同一光刻工序中進行。通過在同一光刻工序中進行加工，能夠減少工序數。因此，能夠提高包括電晶體490的半導體裝置的生產率。或者，絕緣體439的加工與導電體416的加工也可以在不同的光刻工序中進行。通過在不同的光刻工序中進行加工，有時容易將各膜形成為不同形狀。
此時，半導體406被露出。
接著，形成絕緣體。絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在形成於絕緣體410、導電體416a及導電體416b的開口的底面及側面以均勻的厚度形成絕緣體。因此，優選使用ALD法。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電體以填充形成在絕緣體410等的開口的方式形成。因此，優選使用CVD法(尤其是MCVD法)。為了提高通過CVD法形成的導電體的附著性，有時優選採用通過ALD法等形成的導電體與通過CVD法形成的導電體的疊層膜。例如，也可以使用依次形成有氮化鈦與鎢的疊層膜。
接著，通過光刻法等對導電體進行加工形成導電體404。
接著，通過光刻法等對絕緣體進行加工形成絕緣體412(參照圖8A)。注意，導電體的加工與絕緣體的加工也可以在同一光刻工序中進行。通過在同一光刻工序中進行加工，能夠減少工序數。因此，能夠提高包括電晶體490的半導體裝置的生產率。或者，導電體的加工與絕緣體的加工也可以在不同的光刻工序中進行。通過在不同的光刻工序中進行加工，有時容易將各膜形成為不同形狀。雖然在此示出對絕緣體進行加工形成絕緣體412的例子，但是本發明的一個方式的電晶體不局限於此。例如，絕緣體有時也可以不被加工而被用作絕緣體412。
接著，形成成為絕緣體408的絕緣體。成為絕緣體408的絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在形成成為絕緣體408的絕緣體之後，在任何時候都可以進行第二加熱處理。通過進行第二加熱處理，由於包含在絕緣體402等中的過剩氧移動到半導體406，因此能夠降低半導體406中的缺陷(氧空位)。注意，第二加熱處理以絕緣體402中的過剩氧(氧)擴散到半導體406的溫度進行即可。例如，關於第二加熱處理，也可以參照第一加熱處理的記載。或者，第二加熱處理的溫度優選比第一加熱處理低的溫度。第一加熱處理與第二加熱處理的溫度之差為20℃或更大且150℃或更小，優選為40℃或更大且100℃或更小。由此，能夠抑制過剩氧(氧)過多地從絕緣體402釋放。注意，當在形成各膜時進行的加熱處理可以兼作相當於第二加熱處理的加熱處理時，不需要進行第二加熱處理。
接著，形成成為絕緣體418的絕緣體。成為絕緣體418的絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，通過光刻法等對成為絕緣體418的絕緣體進行加工形成絕緣體418。
接著，通過光刻法等對成為絕緣體408的絕緣體進行加工形成絕緣體408。注意，成為絕緣體418的絕緣體的加工與成為絕緣體408的絕緣體的加工也可以在同一光刻工序中進行。通過在同一光刻工序中進行加工，能夠減少工序數。因此，能夠提高包括電晶體490的半導體裝置的生產率。或者，成為絕緣體418的絕緣體的加工與成為絕緣體408的絕緣體的加工也可以在不同的光刻工序中進行。通過在不同的光刻工序中進行加工，有時容易將各膜形成為不同形狀。
此時，導電體424a及導電體424b被露出。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，通過光刻法等對導電體進行加工形成導電體426a及導電體426b(參照圖8B)。
通過上述步驟，可以製造圖1A和圖1B所示的電晶體490。
在電晶體490中，可以根據各膜的厚度或形狀等控制偏置區域或重疊區域的尺寸等。因此，可以使偏置區域或重疊區域的尺寸等比光刻法的最小特徵尺寸小，所以可以容易實現電晶體的微型化。另外，寄生電容小，所以能夠實現頻率特性高的電晶體。
下面，說明具有與圖1A和圖1B等所示的電晶體490不同結構的電晶體590。圖9A及圖9B是本發明的一個方式的電晶體590的俯視圖及截面圖。圖9A是俯視圖。圖9B是對應於圖9A所示的點劃線B1-B2及點劃線B3-B4的截面圖。注意，在圖9A的俯視圖中，為了明確起見，省略構成要素的一部分。
在圖9B中，電晶體590包括：襯底500上的絕緣體501；絕緣體501上的絕緣體502；絕緣體502上的半導體506；具有與半導體506的頂面接觸的區域的導電體516a及導電體516b；與導電體516a及導電體516b的頂面接觸的絕緣體510；與半導體506的頂面接觸的絕緣體512；隔著絕緣體512配置於半導體506上的導電體504；以及絕緣體510及導電體504上的絕緣體508。
注意，電晶體590有時不需要包括絕緣體501。注意，電晶體590有時不需要包括絕緣體502。注意，電晶體590有時不需要包括絕緣體508。
在圖9B中，在電晶體590的絕緣體508上包括絕緣體518。絕緣體518、絕緣體508及絕緣體510具有到達導電體516a的開口和到達導電體516b的開口。另外，電晶體590包括通過絕緣體518、絕緣體508及絕緣體510的開口與導電體516a接觸的導電體524a、通過絕緣體518、絕緣體508及絕緣體510的開口與導電體516b接觸的導電體524b、與導電體524a接觸的導電體526a以及與導電體524b接觸的導電體526b。
在電晶體590中，導電體504具有柵電極的功能。絕緣體512具有柵極絕緣體的功能。導電體516a及導電體516b具有源電極以及漏電極的功能。因此，能夠由施加到導電體504的電位控制半導體506的電阻。即，能夠由施加到導電體504的電位控制導電體516a與導電體516b之間的導通或非導通。
在電晶體590中，導電體504包括隔著絕緣體510與導電體516a重疊的區域以及隔著絕緣體510與導電體516b重疊的區域。電晶體590通過在導電體504與導電體516a之間及導電體504與導電體516b之間包括絕緣體510，可以減小寄生電容。因此，電晶體590成為頻率特性高的電晶體。
如圖9B所示，由導電體504的電場電圍繞半導體506。即，電晶體590具有s-溝道結構。因此，能夠增大電晶體的通態電流。另外，能夠減少電晶體的關態電流。另外，由於導電體516a及導電體516b不接觸於半導體506的側面，所以由導電體504的電場圍繞半導體506的作用變大。因此，電晶體590可以比電晶體490得到更多s-溝道結構的效果。
注意，當使電晶體590被具有阻擋諸如氫等雜質及氧的功能的絕緣體圍繞，能夠使電晶體590的電特性穩定。例如，作為絕緣體501和絕緣體508，也可以使用具有阻擋諸如氫等雜質及氧的功能的絕緣體。
關於襯底500，參照襯底400的記載。關於絕緣體501，參照絕緣體401的記載。關於絕緣體502，參照絕緣體402的記載。關於半導體506，參照半導體406的記載。關於導電體516a，參照導電體416a的記載。關於導電體516b，參照導電體416b的記載。關於絕緣體512，參照絕緣體412的記載。關於導電體504，參照導電體404的記載。關於絕緣體508，參照絕緣體408的記載。關於絕緣體518，參照絕緣體418的記載。關於導電體524a，參照導電體424a的記載。關於導電體524b，參照導電體424b的記載。關於導電體526a，參照導電體426a的記載。關於導電體526b，參照導電體426b的記載。
注意，電晶體590也可以具有圖10A或圖10B所示的截面結構。圖10A與圖9B的不同之處是在絕緣體502下包括導電體513。圖10B與圖10A的不同之處是導電體513與導電體504電連接。
導電體513具有電晶體590的第二柵電極(還稱為背柵電極)的功能。例如，也可以對導電體513施加低於或高於源電極的電壓而使電晶體590的閾值電壓向正或負方向漂移。例如，通過使電晶體590的閾值電壓向正方向漂移，有時即便在柵電壓為0V時也能夠實現電晶體590成為非導通狀態(關閉狀態)的常關閉。施加到導電體513的電壓既可為可變的，又可為固定的。
關於導電體513，參照導電體413的記載。
下面，對圖9A和圖9B所示的電晶體590的製造方法進行說明。
首先，準備襯底500。
接著，形成絕緣體501。絕緣體501可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，形成絕緣體502(參照圖11A)。絕緣體502可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，也可以進行對絕緣體502添加氧的處理。作為添加氧的處理，可以使用離子注入法或等離子體處理法等。注意，對絕緣體502添加的氧成為過剩氧。
接著，形成半導體。半導體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，也可以進行對半導體添加氧的處理。作為添加氧的處理，可以使用離子注入法或等離子體處理法等。注意，對半導體添加的氧成為過剩氧。當半導體為疊層膜時，優選對成為圖3A的半導體層406a的半導體的層進行添加氧的處理。
接著，優選進行第一加熱處理。第一加熱處理以大於或等於250℃且小於或等於650℃的溫度，優選以大於或等於450℃且小於或等於600℃的溫度，更優選以大於或等於520℃且小於或等於570℃的溫度進行即可。第一加熱處理在惰性氣體氣氛或者包含10ppm或更大、1％或更大或者10％或更大的氧化性氣體的氣氛下進行。第一加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行第一加熱處理：在惰性氣體氣氛下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm或更大、1％或更大或者10％或更大的氧化性氣體氣氛下進行另一個加熱處理。例如，通過進行第一加熱處理，可以提高半導體的結晶性，並可以去除諸如氫和水分等雜質。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，通過光刻法等對導電體進行加工形成導電體516。
接著，隔著導電體516對半導體進行蝕刻形成半導體506(參照圖11B)。注意，當形成半導體506時，有時絕緣體502的一部分也被蝕刻而變薄。即，絕緣體502有時在與半導體506接觸的區域具有凸部。
接著，形成絕緣體538(參照圖12A)。絕緣體538可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。另外，絕緣體538可以使用旋塗法、浸漬法、液滴噴射法(諸如噴墨法等)、印刷法(諸如絲網印刷或膠版印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗布(curtain coater)法等形成。
絕緣體538的頂面也可以具有平坦性。
接著，通過光刻法等對絕緣體538進行加工形成絕緣體539。
接著，通過光刻法等對導電體516進行加工形成導電體516a及導電體516b(參照圖12B)。注意，絕緣體538的加工與導電體516的加工也可以在同一光刻工序中進行。通過在同一光刻工序中進行加工，能夠減少工序數。因此，能夠提高包括電晶體590的半導體裝置的生產率。或者，絕緣體538的加工與導電體516的加工也可以在不同的光刻工序中進行。通過在不同的光刻工序中進行加工，有時容易將各膜形成為不同形狀。
在此，半導體506被露出。
接著，形成絕緣體。絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。在形成於絕緣體539、導電體516a及導電體516b的開口的底面及側面以均勻的厚度形成絕緣體。因此，優選使用ALD法。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電體以填充形成在絕緣體539等的開口的方式形成。因此，優選使用CVD法(尤其是MCVD法)。為了提高通過CVD法形成的導電體的附著性，有時優選採用通過ALD法等形成的導電體與通過CVD法形成的導電體的疊層膜。例如，也可以使用依次形成有氮化鈦與鎢的疊層膜。
接著，通過光刻法等對導電體進行加工形成導電體504。
接著，通過光刻法等對絕緣體進行加工形成絕緣體512(參照圖13A)。注意，導電體的加工與絕緣體的加工也可以在同一光刻工序中進行。通過在同一光刻工序中進行加工，能夠減少工序數。因此，能夠提高包括電晶體590的半導體裝置的生產率。或者，導電體的加工與絕緣體的加工也可以在不同的光刻工序中進行。通過在不同的光刻工序中進行加工，有時容易將各膜形成為不同形狀。雖然在此示出對絕緣體進行加工形成絕緣體512的例子，但是本發明的一個方式的電晶體不局限於此。例如，絕緣體有時也可以不被加工而被用作絕緣體512。
接著，形成成為絕緣體508的絕緣體。成為絕緣體508的絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
在形成成為絕緣體508的絕緣體之後，在任何時候都可以進行第二加熱處理。通過進行第二加熱處理，由於包含在絕緣體502等中的過剩氧移動到半導體506，因此能夠降低半導體506中的缺陷(氧空位)。注意，第二加熱處理以絕緣體502中的過剩氧(氧)擴散到半導體506的溫度進行即可。例如，關於第二加熱處理，也可以參照第一加熱處理的記載。或者，第二加熱處理的溫度優選比第一加熱處理低的溫度。第一加熱處理與第二加熱處理的溫度之差為20℃或更大且150℃或更小，優選為40℃或更大且100℃或更小。由此，能夠抑制過剩氧(氧)過多地從絕緣體502釋放。注意，當在形成各膜時進行的加熱處理可以兼作相當於第二加熱處理的加熱處理時，不需要進行第二加熱處理。
接著，形成成為絕緣體518的絕緣體。成為絕緣體518的絕緣體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，通過光刻法等對成為絕緣體518的絕緣體進行加工形成絕緣體518。
接著，通過光刻法等對成為絕緣體508的絕緣體進行加工形成絕緣體508。注意，成為絕緣體518的絕緣體的加工與成為絕緣體508的絕緣體的加工也可以在同一光刻工序中進行。通過在同一光刻工序中進行加工，能夠減少工序數。因此，能夠提高包括電晶體590的半導體裝置的生產率。或者，成為絕緣體518的絕緣體的加工與成為絕緣體508的絕緣體的加工也可以在不同的光刻工序中進行。通過在不同的光刻工序中進行加工，有時容易將各膜形成為不同形狀。
接著，通過光刻法等對絕緣體539進行加工形成絕緣體510。注意，成為絕緣體518的絕緣體的加工、成為絕緣體508的絕緣體的加工與絕緣體539的加工也可以在同一光刻工序中進行。通過在同一光刻工序中進行加工，能夠減少工序數。因此，能夠提高包括電晶體590的半導體裝置的生產率。或者，成為絕緣體518的絕緣體的加工、成為絕緣體508的絕緣體的加工與絕緣體539的加工也可以在不同的光刻工序中進行。通過在不同的光刻工序中進行加工，有時容易將各膜形成為不同形狀。
此時，導電體516a及導電體516b被露出。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。導電體以填充絕緣體518、絕緣體508及絕緣體510的開口的方式形成。因此，優選使用CVD法(尤其是MCVD法)。為了提高通過CVD法形成的導電體的附著性，有時優選採用通過ALD法等形成的導電體與通過CVD法形成的導電體的疊層膜。例如，也可以使用依次形成有氮化鈦與鎢的疊層膜。
接著，直到僅在絕緣體518、絕緣體508及絕緣體510的開口中留下導電體為止，以平行於諸如襯底背面等的基準面的方式進行平坦化，去除導電體的上部。其結果，導電體的頂面僅從絕緣體518、絕緣體508及絕緣體510的開口露出。此時，將絕緣體518、絕緣體508及絕緣體510的開口的導電體稱為導電體524a及導電體524b。
接著，形成導電體。導電體可以使用濺射法、CVD法、MBE法、PLD法或ALD法等形成。
接著，通過光刻法等對導電體進行加工形成導電體526a及導電體526b(參照圖13B)。
通過上述步驟，可以製造圖9A和圖9B所示的電晶體590。
在電晶體590中，可以根據各膜的厚度或形狀等控制偏置區域或重疊區域的尺寸等。因此，可以使偏置區域或重疊區域的大小等比光刻法的最小特徵尺寸小，所以可以容易實現電晶體的微型化。另外，寄生電容小，所以能夠實現頻率特性高的電晶體。
下面，例示出本發明的一個方式的半導體裝置。
下面，說明包括本發明的一個方式的電晶體的電路的一個例子。
[CMOS反相器]
圖14A所示的電路圖示出所謂的CMOS反相器的結構，其中使p溝道型電晶體2200與n溝道型電晶體2100串聯連接，並使各柵極連接。
圖15是圖14A的半導體裝置的截面圖。圖15所示的半導體裝置包括電晶體2200以及電晶體2200的上方的電晶體2100。雖然這裡示出作為電晶體2100使用圖1A和圖1B所示的電晶體490的例子，但是本發明的一個方式的半導體裝置不局限於此。例如，作為電晶體2100可以使用圖4A或圖4B所示的電晶體490、圖9A和圖9B所示的電晶體590、圖10A或圖10B所示的電晶體590。因此，關於電晶體2100，適當地參照上述電晶體的記載。
圖15所示的電晶體2200是使用半導體襯底450的電晶體。電晶體2200包括半導體襯底450中的區域474a、半導體襯底450中的區域474b、半導體襯底450中的區域470、絕緣體462以及導電體454。注意，電晶體2200有時不需要包括區域470。
在電晶體2200中，區域474a及區域474b具有源區域及漏區域的功能。另外，區域470具有控制閾值電壓的功能。絕緣體462具有柵極絕緣體的功能。導電體454具有柵電極的功能。因此，能夠由施加到導電體454的電位控制溝道形成區域的電阻。即，能夠由施加到導電體454的電位控制區域474a與區域474b間的導通或非導通。
作為半導體襯底450，例如也可以使用由矽或鍺等構成的單一材料的半導體襯底、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體襯底等。優選的是，作為半導體襯底450使用單晶矽襯底。
作為半導體襯底450使用包含賦予n型導電性的雜質的半導體襯底。注意，作為半導體襯底450，也可以使用包含賦予p型導電性的雜質的半導體襯底。在此情況下，在形成電晶體2200的區域中配置包含賦予n型導電性的雜質的阱。或者，半導體襯底450也可以為i型半導體襯底。
半導體襯底450的頂面優選具有(110)面。由此，能夠提高電晶體2200的通態特性。
區域474a及區域474b是包含賦予p型導電性的雜質的區域。由此，電晶體2200具有p溝道型電晶體的結構。
區域470是其賦予n型導電性的雜質濃度高於半導體襯底450或阱的區域。通過包括區域470，能夠使電晶體2200的閾值電壓向負方向漂移。因此，即便在將功函數高的導電體用於導電體454時也可以容易得到常關閉的電特性。由於在很多情況下功函數高的導電體的耐熱性比功函數低的導電體高，因此有時後面工序的自由度得到提高，從而能夠提高半導體裝置的性能。
注意，電晶體2200與鄰接的電晶體被區域460等隔開。區域460是絕緣區域。
圖15所示的半導體裝置包括絕緣體464、絕緣體466、絕緣體468、導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體416c、導電體424c以及導電體426c。
將絕緣體464配置於電晶體2200上。將絕緣體466配置於絕緣體464上。將絕緣體468配置於絕緣體466上。將電晶體2100及導電體416c配置於絕緣體468上。
絕緣體464包括到達區域474a的開口、到達區域474b的開口以及到達導電體454的開口，其中，導電體480a、導電體480b及導電體480c分別埋入在各開口中。
另外，絕緣體466包括到達導電體480a的開口、到達導電體480b的開口以及到達導電體480c的開口，其中，導電體478a、導電體478b及導電體478c分別埋入在各開口中。
另外，絕緣體468包括到達導電體478b的開口以及到達導電體478c的開口，其中，導電體476a和導電體476b分別埋入在各開口中。
導電體476a與電晶體2100的導電體416b接觸。導電體476b與導電體416c接觸。
絕緣體410包括到達導電體416c的開口。另外，導電體424c埋入在開口中。
絕緣體418及絕緣體408包括到達導電體424c的開口以及到達導電體404的開口。另外，導電體424c與導電體404通過各開口由導電體426c電連接。
注意，圖16所示的半導體裝置與圖15所示的半導體裝置的不同之處只在於電晶體2200的結構。因此，關於圖16所示的半導體裝置，參照圖15所示的半導體裝置的記載。在圖16所示的半導體裝置中，電晶體2200為FIN型電晶體。通過使FIN型電晶體2200中的實效的溝道寬度增大，能夠提高電晶體2200的通態特性。另外，由於可以增大柵電極的電場影響，所以能夠提高電晶體2200的關態特性。
注意，圖17所示的半導體裝置與圖15所示的半導體裝置的不同之處只在於電晶體2200的結構。因此，關於圖17所示的半導體裝置，參照圖15所示的半導體裝置的記載。在圖17所示的半導體裝置中，電晶體2200使用SOI襯底形成。在圖17所示的結構中，區域456與半導體襯底450被絕緣體452隔開。通過使用SOI襯底，可以降低穿通電流，所以能夠提高電晶體2200的關態特性。注意，絕緣體452可以通過使半導體襯底450的一部分絕緣體化形成。例如，作為絕緣體452可以使用氧化矽。
在圖15、圖16及圖17所示的半導體裝置中，由於使用半導體襯底形成p溝道型電晶體，並在其上方形成n溝道型電晶體，因此能夠減少元件所佔的面積。即，可以提高半導體裝置的集成度。另外，與使用同一半導體襯底形成n溝道型電晶體與p溝道型電晶體的情況相比，可以簡化製造工序，所以能夠提高半導體裝置的生產率。另外，能夠提高半導體裝置的成品率。p溝道型電晶體有時可以省略諸如LDD(Lightly Doped Drain：輕摻雜漏極)區域的形成、淺溝槽(Shallow Trench)結構的形成或彎曲設計等的複雜的工序。因此，與使用半導體襯底形成n溝道型電晶體的半導體裝置相比，圖15、圖16或圖17所示的半導體裝置有時能夠提高生產率和成品率。
[CMOS模擬開關]
圖14B所示的電路圖示出使電晶體2100和電晶體2200的各源極連接並使電晶體2100和電晶體2200的各漏極連接的結構。通過採用這種結構，可以將該電晶體用作所謂的CMOS模擬開關。
[存儲裝置的例子]
參照圖18A和圖18B示出半導體裝置(存儲裝置)的一個例子，其中包括本發明的一個方式的電晶體，即便在沒有電力供應時也能夠保持存儲數據，並且對寫入次數也沒有限制。
圖18A所示的半導體裝置包括使用第一半導體的電晶體3200、使用第二半導體的電晶體3300以及電容器3400。注意，作為電晶體3300可以使用上述電晶體。
電晶體3300是使用氧化物半導體的電晶體。由於電晶體3300的關態電流小，所以可以長期間在半導體裝置的特定的節點中保持存儲數據。即，因為不需要刷新工作或可以使刷新工作的頻度極低，所以能夠實現低功耗的半導體裝置。
在圖18A中，第一布線3001與電晶體3200的源極電連接。第二布線3002與電晶體3200的漏極電連接。第三布線3003電連接於電晶體3300的源極和漏極中的一個。第四布線3004與電晶體3300的柵極電連接。電晶體3200的柵極及電晶體3300的源極和漏極中的另一個電連接於電容器3400的一個電極。第五布線3005與電容器3400的另一個電極電連接。
圖18A所示的半導體裝置通過具有能夠保持電晶體3200的柵極的電位的特徵，可以如下所示進行數據的寫入、保持以及讀出。
對數據的寫入及保持進行說明。首先，將第四布線3004的電位設定為使電晶體3300成為導通狀態的電位，而使電晶體3300處於導通狀態。由此，第三布線3003的電位被施加到電晶體3200的柵極及電容器3400的一個電極電連接處的節點FG。換言之，對電晶體3200的柵極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位電平的電荷(以下，稱為低電平電荷和高電平電荷)中的一個。然後，將第四布線3004的電位設定為使電晶體3300成為非導通狀態的電位而使電晶體3300處於非導通狀態。由此，在節點FG中保持電荷(保持)。
因為電晶體3300的關態電流極小，所以節點FG的電荷被長時間保持。
接著，對數據的讀出進行說明。通過在對第一布線3001施加規定的電位(恆電位)的狀態下對第五布線3005施加適當的電位(讀出電位)，第二布線3002的電位根據保持在節點FG中的電荷量而不同。這是因為：在作為電晶體3200使用n溝道型電晶體的情況下，對電晶體3200的柵極施加高電平電荷時的外觀上的閾值電壓Vth_H低於對電晶體3200的柵極施加低電平電荷時的外觀上的閾值電壓Vth_L。在此，外觀上的閾值電壓是指為了使電晶體3200成為導通狀態所需要的第五布線3005的電位。由此，通過將第五布線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高電平電荷的情況下，第五布線3005的電位為V0(>Vth_H)，電晶體3200成為導通狀態。另一方面，在節點FG被供應低電平電荷的情況下，即便在第五布線3005的電位為V0(V0)的兩種狀態之一時，可知電容器3400的一個電極保持電位V1的情況下的第三布線3003的電位(＝(CB×VB0+C×V1)/(CB+C))高於電容器3400的一個電極保持電位V0的情況下的第三布線3003的電位(＝(CB×VB0+C×V0)/(CB+C))。
並且，通過對第三布線3003的電位和規定的電位進行比較可以讀出數據。
在此情況下，可以將上述包括第一半導體的電晶體用於用來驅動存儲單元的驅動電路，且在驅動電路上作為電晶體3300層疊包括第二半導體的電晶體。
上述半導體裝置可以在包括使用氧化物半導體的關態電流極小的電晶體時長期間保持存儲數據。即，因為不需要刷新工作或可以使刷新工作的頻度極低，所以能夠實現功耗充分低的半導體裝置。此外，即便在沒有電力的供應時(但優選固定電位)也可以長期間保持存儲數據。
此外，在半導體裝置中，在寫入數據時不需要高電壓而不容易產生元件的劣化。例如，不同於現有的非易失性存儲器，不需要對浮動柵極注入電子並從浮動柵極抽出電子，因此不會發生諸如絕緣體劣化等的問題。換言之，在本發明的一個方式的半導體裝置中，在現有非易失性存儲器中成為問題的重寫數據的次數不受到限制，並且其可靠性得到極大提高。再者，根據電晶體的導通狀態或非導通狀態而進行數據寫入，所以能夠容易實現高速工作。
下面說明包括諸如任何上述電晶體或上述存儲裝置等的半導體裝置的CPU。
圖19是示出作為構成要素包括上述電晶體的CPU的一個結構實例的框圖。
圖19所示的CPU在襯底1190上包括：ALU(ALU：Arithmetic logic unit：運算邏輯單元)1191、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、寄存器1196、寄存器控制器1197、總線接口1198、能夠重寫的ROM1199以及ROM接口1189。作為襯底1190使用半導體襯底、SOI襯底或玻璃襯底等。ROM1199及ROM接口1189也可以設置在不同的晶片上。當然，圖19所示的CPU只是簡化其結構的一個例子而已，所以實際上的CPU也可以根據其用途具有各種各樣的結構。例如，CPU也可以以包括圖19所示的CPU或運算電路的結構為核心，設置多個該核心並使其同時工作。在CPU的內部運算電路或數據總線中能夠處理的位數例如可以為8位、16位、32位或64位。
通過總線接口1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼後輸入到ALU控制器1192、中斷控制器1194、寄存器控制器1197及時序控制器1195。
ALU控制器1192、中斷控制器1194、寄存器控制器1197及時序控制器1195根據被解碼的指令進行各種控制。具體而言，ALU控制器1192生成用來控制ALU1191的工作的信號。中斷控制器1194在執行CPU的程序時，根據其優先度或掩碼狀態來對來自外部的輸入/輸出裝置或外圍電路的中斷要求進行處理。寄存器控制器1197生成寄存器1196的地址，並根據CPU的狀態來進行寄存器1196的數據的讀出/寫入。
時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及寄存器控制器1197的工作時序的信號。例如，時序控制器1195包括根據基準時鐘信號來生成內部時鐘信號的內部時鐘生成器，並將內部時鐘信號供應到上述各種電路。
在圖19所示的CPU中，在寄存器1196中設置有存儲單元。作為寄存器1196的存儲單元，可以使用上述電晶體或上述存儲裝置等。
在圖19所示的CPU中，寄存器控制器1197根據ALU1191的指令進行寄存器1196中的保持數據的工作的選擇。換言之，寄存器控制器1197在寄存器1196所包括的存儲單元中選擇由觸發器保持數據還是由電容器保持數據。在選擇由觸發器保持數據時，對寄存器1196中的存儲單元供應電源電壓。在選擇由電容器保持數據時，對電容器進行數據的重寫，而可以停止對寄存器1196中的存儲單元供應電源電壓。
圖20是可以用作寄存器1196的存儲元件1200的電路圖的一個例子。存儲元件1200包括在停止電源供應時失去存儲數據的電路1201、即便在停止電源供應時也不失去存儲數據的電路1202、開關1203、開關1204、邏輯元件1206、電容器1207以及具有選擇功能的電路1220。電路1202包括電容器1208、電晶體1209及電晶體1210。注意，存儲元件1200根據需要還可以包括其他元件諸如二極體、電阻器或電感器等。
在此，電路1202可以使用上述存儲裝置。在停止對存儲元件1200供應電源電壓時，GND(0V)或使電路1202中的電晶體1209關閉的電位繼續輸入到電晶體1209的柵極。例如，電晶體1209的柵極通過諸如電阻器等的負載接地。
在此示出開關1203為具有一導電型(例如，n溝道型電晶體)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p溝道型電晶體)的電晶體1214的例子。開關1203的第一端子對應於電晶體1213的源極和漏極中的一個，開關1203的第二端子對應於電晶體1213的源極和漏極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(即，電晶體1213的導通狀態或非導通狀態)由輸入到電晶體1213的柵極的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和漏極中的一個，開關1204的第二端子對應於電晶體1214的源極和漏極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(即，電晶體1214的導通狀態或非導通狀態)由輸入到電晶體1214的柵極的控制信號RD選擇。
電晶體1209的源極和漏極中的一個電連接到電容器1208的一對電極的一個及電晶體1210的柵極。在此，將連接部分稱為節點M2。電晶體1210的源極和漏極中的一個電連接到能夠供應低電源電位的布線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和漏極中的一個)。開關1203的第二端子(電晶體1213的源極和漏極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和漏極中的一個)。開關1204的第二端子(電晶體1214的源極和漏極中的另一個)電連接到能夠供應電源電位VDD的布線。開關1203的第二端子(電晶體1213的源極和漏極中的另一個)、開關1204的第一端子(電晶體1214的源極和漏極中的一個)、邏輯元件1206的輸入端子和電容器1207的一對電極的一個電連接。在此，將連接部分稱為節點M1。可以對電容器1207的一對電極的另一個輸入固定電位。例如，可以對電容器1207的一對電極的另一個輸入低電源電位(例如GND等)或高電源電位(例如VDD等)。電容器1207的一對電極的另一個電連接到能夠供應低電源電位的布線(例如，GND線)。可以對電容器1208的一對電極的另一個輸入固定電位。例如，可以對電容器1208的一對電極的另一個輸入低電源電位(例如GND等)或高電源電位(例如VDD等)。電容器1208的一對電極的另一個電連接到能夠供應低電源電位的布線(例如，GND線)。
只要積極地利用電晶體或布線等的寄生電容，就不需要設置電容器1207及電容器1208。
控制信號WE被輸入到電晶體1209的柵極。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇。當一個開關的第一端子與第二端子處於導通狀態時，另一個開關的第一端子與第二端子處於非導通狀態。
對應於保持在電路1201中的數據的信號被輸入到電晶體1209的源極和漏極中的另一個。圖20示出從電路1201輸出的信號被輸入到電晶體1209的源極和漏極中的另一個的例子。邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和漏極中的另一個)輸出的信號的邏輯值反轉，該反轉信號經由電路1220被輸入到電路1201。
雖然圖20示出從開關1203的第二端子(電晶體1213的源極和漏極中的另一個)輸出的信號通過邏輯元件1206及電路1220被輸入到電路1201的例子，但是本發明的一個方式不局限於此。從開關1203的第二端子(電晶體1213的源極和漏極中的另一個)輸出的信號也可以不使其邏輯值反轉而被輸入到電路1201。例如，在電路1201包括其中保持使從輸入端子輸入的信號的邏輯值反轉而獲得的信號的節點的情況下，可以將從開關1203的第二端子(電晶體1213的源極和漏極中的另一個)輸出的信號輸入到該節點。
在圖20中，包括在存儲元件1200中的電晶體1209以外的電晶體可以使用其溝道形成在由氧化物半導體以外的半導體構成的膜或襯底1190中的電晶體。例如，可以使用其溝道形成在矽膜或矽襯底中的電晶體。此外，也可以作為存儲元件1200中的所有的電晶體使用其溝道由氧化物半導體形成的電晶體。或者，存儲元件1200除了電晶體1209以外還可以包括其溝道由氧化物半導體形成的電晶體，並且作為剩下的電晶體可以使用其溝道形成在包含氧化物半導體以外的半導體的層或襯底1190中的電晶體。
圖20所示的電路1201例如可以使用觸發器電路。作為邏輯元件1206例如可以使用反相器或時鐘反相器。
在本發明的一個方式的半導體裝置中，在不向存儲元件1200供應電源電壓的期間，可以由設置在電路1202中的電容器1208保持儲存在電路1201中的數據。
其溝道形成在氧化物半導體中的電晶體的關態電流極小。例如，其溝道形成在氧化物半導體中的電晶體的關態電流比其溝道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，當將該電晶體用作電晶體1209時，即便在不向存儲元件1200供應電源電壓的期間也可以長期間保持電容器1208所保持的信號。因此，存儲元件1200在停止供應電源電壓的期間也可以保持存儲內容(數據)。
由於該存儲元件利用開關1203及開關1204進行預充電工作，因此可以縮短在再次開始供應電源電壓之後直到電路1201再次保持原來的數據為止的時間。
在電路1202中，電容器1208所保持的信號被輸入到電晶體1210的柵極。因此，在再次開始向存儲元件1200供應電源電壓之後，可以將電容器1208所保持的信號轉換為對應於從電路1202讀出的電晶體1210的狀態(導通狀態或非導通狀態)的信號。因此，即便在對應於保持在電容器1208中的信號的電位稍有變動時，也可以準確地讀出原來的信號。
通過將這種存儲元件1200用於處理器所包括的諸如寄存器或高速緩衝存儲器等的存儲裝置，可以防止存儲裝置內的數據因停止電源電壓的供應而消失。另外，存儲元件可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在處理器或處理器所包括的一個或多個邏輯電路中在短時間內也可以停止電源。由此，可以抑制功耗。
雖然說明將存儲元件1200用於CPU的例子，但也可以將存儲元件1200應用於LSI，諸如DSP(Digital Signal Processor：數位訊號處理器)、定製LSI或PLD(Programmable Logic Device：可編程邏輯器件)等、以及RF-ID(Radio Frequency Identification：射頻識別)。
下面說明本發明的一個方式的顯示裝置的結構實例。
[結構實例]
圖21A是本發明的一個方式的顯示裝置的俯視圖。圖21B示出將液晶元件用於本發明的一個方式的顯示裝置的像素時的像素電路。圖21C示出將有機EL元件用於本發明的一個方式的顯示裝置的像素時的像素電路。
用於像素的電晶體可以使用上述電晶體。在此示出使用n溝道型電晶體的例子。注意，也可以將通過與用於像素的電晶體相同的工序製造的電晶體用作驅動電路。如此，通過將上述電晶體用於像素或驅動電路，可以製造顯示質量及/或可靠性高的顯示裝置。
圖21A示出有源矩陣型顯示裝置的一個例子。在顯示裝置的襯底5000上設置有像素部5001、第一掃描線驅動電路5002、第二掃描線驅動電路5003以及信號線驅動電路5004。像素部5001通過多個信號線與信號線驅動電路5004電連接並通過多個掃描線與第一掃描線驅動電路5002及第二掃描線驅動電路5003電連接。在由掃描線和信號線劃分的區域中分別設置有包括顯示元件的像素。顯示裝置的襯底5000通過諸如FPC(Flexible Printed Circuit：柔性印刷電路)等的連接部與時序控制電路(也稱為控制器或控制IC)電連接。
第一掃描線驅動電路5002、第二掃描線驅動電路5003及信號線驅動電路5004形成在形成有像素部5001的襯底5000上。因此，與另外形成驅動電路的情況相比，可以減少製造顯示裝置的成本。此外，在另外形成驅動電路的情況下，布線的連接數增加。通過在襯底5000上設置驅動電路，可以減少布線的連接數。因此，可以使可靠性及/或成品率得到提高。
[液晶顯示裝置]
圖21B示出像素的電路結構的一個例子。在此示出可以應用於VA型液晶顯示裝置的像素等的像素電路。
這種像素電路可以應用於一個像素包括多個像素電極的結構。各像素電極連接到不同的電晶體，並且各電晶體能夠由不同的柵極信號驅動。由此，可以獨立地控制施加到多疇設計的像素的每一個像素電極的信號。
分離電晶體5016的掃描線5012和電晶體5017的掃描線5013以對它們供應不同的柵極信號。另一方面，電晶體5016和電晶體5017共同使用信號線5014。電晶體5016和電晶體5017可以適當地使用上述電晶體。由此，可以提供顯示質量及/或可靠性高的液晶顯示裝置。
電晶體5016與第一像素電極電連接，電晶體5017與第二像素電極電連接。第一像素電極與第二像素電極被分離。對第一電極以及第二電極的形狀沒有特別的限制。例如，第一像素電極具有V字形狀。
電晶體5016的柵電極與掃描線5012電連接，而電晶體5017的柵電極與掃描線5013電連接。當對掃描線5012和掃描線5013供應不同的柵極信號時，使電晶體5016和電晶體5017的工作時序互不相同。其結果，可以控制液晶的取向。
此外，也可以使用電容線5010、用作電介質的柵極絕緣體及與第一像素電極或第二像素電極電連接的電容電極形成電容器。
像素結構是在一個像素中設置有第一液晶元件5018和第二液晶元件5019的多疇結構。第一液晶元件5018包括第一像素電極、對置電極和其間的液晶層。第二液晶元件5019包括第二像素電極、對置電極和其間的液晶層。
注意，本發明的一個方式的顯示裝置的像素電路不局限於圖21B所示的像素電路。例如，也可以對圖21B所示的像素電路加上開關、電阻器、電容器、電晶體、傳感器或邏輯電路等。
[有機EL顯示裝置]
圖21C示出像素的電路結構的另一個例子。在此示出使用有機EL元件的顯示裝置的像素結構。
在有機EL元件中，通過對發光元件施加電壓，來自有機EL元件所包括的一對電極的一個的電子和來自該一對電極的另一個的空穴注入包含發光有機化合物的層中，從而電流流過。通過使電子和空穴重新結合，因此發光有機化合物形成激發態。通過使發光有機化合物從激發態恢復到基態，進行發光。根據這種機理，這種發光元件被稱為電流激勵型發光元件。
圖21C示出像素電路的一個例子。在此，一個像素包括兩個n溝道型電晶體。注意，作為n溝道型電晶體可以使用上述電晶體。此外，該像素電路可以應用數字時間灰度級驅動。
下面，說明可以應用的像素電路的結構及應用數字時間灰度級驅動時的像素的工作。
像素5020包括開關電晶體5021、驅動電晶體5022、發光元件5024以及電容器5023。在開關電晶體5021中，柵電極與掃描線5026連接，第一電極(源電極和漏電極中的一個)與信號線5025連接，第二電極(源電極和漏電極中的另一個)與驅動電晶體5022的柵電極連接。在驅動電晶體5022中，柵電極通過電容器5023與電源線5027連接，第一電極與電源線5027連接，第二電極與發光元件5024的第一電極(像素電極)連接。發光元件5024的第二電極相當於公共電極5028。公共電極5028與設置在同一襯底上的公共電位線電連接。
開關電晶體5021及驅動電晶體5022可以適當地使用上述電晶體。由此，可以實現顯示質量及/或可靠性高的有機EL顯示裝置。
將發光元件5024的第二電極(公共電極5028)的電位設定為低電源電位。注意，低電源電位是低於供應給電源線5027的高電源電位的電位。例如，低電源電位可以為GND或0V等。通過將高電源電位和低電源電位設定為大於或等於發光元件5024的正向閾值電壓，並對發光元件5024施加其電位差，在發光元件5024中使電流流過而使發光元件5024發光。發光元件5024的正向電壓是指得到所希望的亮度時的電壓，至少包括正向閾值電壓。
注意，有時通過代替使用驅動電晶體5022的柵極電容可以省略電容器5023。驅動電晶體5022的柵極電容也可以形成在溝道形成區域和柵電極之間。
接著，說明輸入到驅動電晶體5022的信號。在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體5022輸入使驅動電晶體5022成為開啟或關閉的視頻信號。為了使驅動電晶體5022在線性區域中工作，對驅動電晶體5022的柵電極施加高於電源線5027的電壓的電壓。注意，對信號線5025施加高於或等於電源線電壓與驅動電晶體5022的閾值電壓Vth之和的電壓的電壓。
在進行模擬灰度級驅動的情況下，對驅動電晶體5022的柵電極施加高於或等於發光元件5024的正向電壓與驅動電晶體5022的閾值電壓Vth之和的電壓的電壓。輸入視頻信號以使驅動電晶體5022在飽和區域中工作，在發光元件5024中使電流流過。為了使驅動電晶體5022在飽和區域中工作，將電源線5027的電位設定為高於驅動電晶體5022的柵極電位的電位。在採用模擬方式的視頻信號時，可以在發光元件5024中使與視頻信號對應的電流流過，而進行模擬灰度級驅動。
注意，本發明的一個方式的顯示裝置的像素結構不局限於圖21C所示的像素結構。例如，還可以對圖21C所示的像素電路加上開關、電阻器、電容器、傳感器、電晶體或邏輯電路等。
在對圖21A至圖21C所例示的電路應用上述電晶體的情況下，源電極(第一電極)及漏電極(第二電極)分別電連接到低電位一側及高電位一側。再者，第一柵電極的電位也可以由控制電路等控制，並且例如低於供應到源電極的電位的電位等的如上所示的電位也可以被輸入到第二柵電極。
本發明的一個方式的半導體裝置可以用於顯示設備、個人計算機或具備記錄媒體的圖像再現裝置(典型的是，再現記錄媒體(如數字通用磁碟(DVD：Digital Versatile Disc)等)的內容並具有顯示該再現圖像的顯示器的裝置)等。另外，可以使用本發明的一個方式的半導體裝置的電子設備的例子是行動電話、包括可攜式遊戲機的遊戲機、可攜式數據終端、電子書閱讀器、拍攝裝置(諸如視頻攝像機和數位相機等)、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再現裝置(例如，汽車音響系統和數字音頻播放器等)、複印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動售貨機。圖22A至圖22F示出這些電子設備的具體例子。
圖22A示出可攜式遊戲機，該可攜式遊戲機包括框體901、框體902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸屏筆908等。雖然圖22A所示的可攜式遊戲機具有兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖22B示出可攜式數據終端，包括第一框體911、第二框體912、第一顯示部913、第二顯示部914、連接部915及操作鍵916等。第一顯示部913設置在第一框體911中，而第二顯示部914設置在第二框體912中。第一框體911和第二框體912由連接部915連接，由連接部915可以改變第一框體911和第二框體912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一框體911和第二框體912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入功能的顯示裝置。注意，可以通過在顯示裝置中設置觸控螢幕來附加位置輸入功能。或者，可以通過在顯示裝置的像素部中設置還稱為光電傳感器的光電轉換元件來附加位置輸入功能。
圖22C示出筆記本型個人計算機，包括框體921、顯示部922、鍵盤923以及指向裝置924等。
圖22D示出電冷藏冷凍箱，包括框體931、冷藏室門932及冷凍室門933等。
圖22E示出視頻攝像機，包括第一框體941、第二框體942、顯示部943、操作鍵944、透鏡945及連接部946等。操作鍵944及透鏡945設置在第一框體941中，而顯示部943設置在第二框體942中。第一框體941和第二框體942由連接部946連接，由連接部946可以改變第一框體941和第二框體942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一框體941和第二框體942之間的角度切換。
圖22F示出一般的汽車，包括車身951、車輪952、儀錶盤953及燈954等。
附圖標記說明
400：襯底；401：絕緣體；402：絕緣體；404：導電體；406：半導體；406a：半導體層；406b：半導體層；406c：半導體層；408：絕緣體；410：絕緣體；412：絕緣體；413：導電體；416：導電體；416a：導電體；416b：導電體；416c：導電體；418：絕緣體；424a：導電體；424b：導電體；424c：導電體；426a：導電體；426b：導電體；426c：導電體；438：絕緣體；439：絕緣體；450：半導體襯底；452：絕緣體；454：導電體；456：區域；460：區域；462：絕緣體；464：絕緣體；466：絕緣體；468：絕緣體；470：區域；474a：區域；474b：區域；476a：導電體；476b：導電體；478a：導電體；478b：導電體；478c：導電體；480a：導電體；480b：導電體；480c：導電體；490：電晶體；500：襯底；501：絕緣體；502：絕緣體；504：導電體；506：半導體；508：絕緣體；510：絕緣體；512：絕緣體；513：導電體；516：導電體；516a：導電體；516b：導電體；518：絕緣體；524a：導電體；524b：導電體；526a：導電體；526b：導電體；538：絕緣體；539：絕緣體；590：電晶體；901：框體；902：框體；903：顯示部；904：顯示部；905：麥克風；906：揚聲器；907：操作鍵；908：觸屏筆；911：框體；912：框體；913：顯示部；914：顯示部；915：連接部；916：操作鍵；921：框體；922：顯示部；923：鍵盤；924：指向裝置；931：框體；932：冷藏室門；933：冷凍室門；941：框體；942：框體；943：顯示部；944：操作鍵；945：透鏡；946：連接部；951：車身；952：車輪；953：儀錶盤；954：燈；1189：ROM接口；1190：襯底；1191：ALU；1192：ALU控制器；1193：指令解碼器；1194：中斷控制器；1195：時序控制器；1196：寄存器；1197：寄存器控制器；1198：總線接口；1199：ROM；1200：存儲元件；1201：電路；1202：電路；1203：開關；1204：開關；1206：邏輯元件；1207：電容器；1208：電容器；1209：電晶體；1210：電晶體；1213：電晶體；1214：電晶體；1220：電路；2100：電晶體；2200：電晶體；3001：布線；3002：布線；3003：布線；3004：布線；3005：布線；3200：電晶體；3300：電晶體；3400：電容器；5000：襯底；5001：像素部；5002：掃描線驅動電路；5003：掃描線驅動電路；5004：信號線驅動電路；5010：電容線；5012：掃描線；5013：掃描線；5014：信號線；5016：電晶體；5017：電晶體；5018：液晶元件；5019：液晶元件；5020：像素；5021：開關電晶體；5022：驅動電晶體；5023：電容器；5024：發光元件；5025：信號線；5026：掃描線；5027：電源線；5028：公共電極。
本申請基於2014年3月28日提交到日本專利局的日本專利申請No.2014-069534，通過引用將其完整內容併入在此。