一種便攜的三維聲波測井儀現場維護裝置的製作方法
2023-05-26 20:36:31 1
本發明屬於測井設備維護
技術領域：
，更為具體地講，涉及一種便攜的三維聲波測井儀現場維護裝置。
背景技術：
：近十幾年裡，由於電子信息技術的發展和石油需求的刺激，測井技術取得了巨大的進步。其中聲波測井技術是以巖石彈力學和井孔聲學為基礎，通過得到地層中的縱波和橫波的幅度、頻率和時差等信息為地層中的孔隙度、巖性等分析提供重要依據。三維聲波測井技術是在正交偶極聲波測井技術基礎上逐漸發展起來的新一代測井技術，三維聲波測井技術利用目前所有的聲波測量模式(單級、偶極以及斯通利波)，對各種頻帶的波形進行統一全方面的測量，並獲得地層的三維聲波特性。三維聲波測井技術主要通過獲得縱波時差，橫波、斯通利波在徑向和縱向上的變化，對地層信息進行完整、全方位的描述，並對均質地層和非均質地層的各向異性和各向異性形成的機理進行分析。三維聲波測井儀在研發、調試和維護階段，會面臨一些難題。由於三維聲波測井儀測井環境複雜且井下儀器封裝複雜，因此現場測井前需要檢測井下儀器是否工作正常及初始化井下儀器。因此，為解決這個問題，設計了一種便攜的三維聲波測井儀現場維護裝置。三維聲波測井儀現場維護裝置主要採用「ARM+FPGA」為核心的電路架構，ARM是控制核心，實現命令的下傳和上傳數據的接收，FPGA則完成和井下儀器、ARM之間的通信。由於採用嵌入式作業系統成本較低，操作方便，並且Linux具有強大的網絡功能支持和極強的移植性，所以本發明中採用「ARM9+Linux」嵌入式平臺的方式，搭建一個以S3C2440A微處理器為核心的嵌入式硬體電路，由於其本身存儲容量的限制，還需要外擴SDRAM實現程序的運行和數據的緩存，並且使用外擴的NorFlash和NandFlash存儲嵌入式系統文件。同時在FPGA內主要實現：DDS信號源，為井下儀器提供聲波信號；SPI接口，完成和S3C2440晶片間的通信；Mcbsp接口，完成和井下儀器通信。三維聲波測井儀測井環境複雜，現場測試時需要維護裝置自身給井下儀器提供信號源，因此在FPGA內部設計實現DDS信號源，向井下儀器提供聲波信號；實際測井時三維聲波測井儀是掛接在EDIB總線與地面系統進行通信，但三維聲波測井數據量大，佔用EDIB總線傳輸時間較長，因此為了滿足傳輸速率的要求，需要實現數據的高速傳輸，包括井下儀器與檢測裝置之間的Mcbsp高速傳輸，及檢測裝置中FPGA與ARM處理器之間的SPI高速傳輸。技術實現要素：本發明的目的在於克服現有技術的不足，提供一種便攜的三維聲波測井儀現場維護裝置，可以快速檢測三維聲波測井儀並初始化，具有簡單易行、檢測精準，以及低成本的性能。為實現上述發明目的，本發明一種便攜的三維聲波測井儀現場維護裝置，其特徵在於，包括：一FPGA，包DDS信號源模塊、fifo模塊、Mcbsp接口和SPI接口；當裝置上電後，ARM通過SPI0接口下發採集命令，FPGA接收到採集命令後，啟動DDS信號源模塊按照設定頻率，以相應頻率控制字k為步進，對相位進行累加，以累加相位值作為地址碼，在數據存儲地址範圍內尋址，讀取存放在FPGA的ROM內的歷史測井數據，再經D/A轉換和濾波得到三維聲波信號；FPGA接收到採集命令後，利用內部fifo模塊將採集命令先由8位轉換為16位，再通過Mcbsp接口將採集命令下發給三維聲波測井儀，三維聲波測井儀接收到採集命令後，對三維聲波信號開始採集，再將採集數據通過Mcbsp接口高速上傳至FPGA，FPGA接收到採集數據後通過內部fifo模塊將採集數據由16位轉換為8位，，同時產生一個中斷信號通知ARM接收該採集數據，再通過SPI1接口轉發採集數據至ARM；一ARM模塊，ARM將接受到採集數據後，通過SPI1從ROM中讀取歷史測井數據並進行比對，如果採集數據與歷史測井數據相同，則表示三維聲波測井儀工作正常，外圍電路中的LED燈保持常亮；如果採集數據與歷史測井數據不同，則表示三維聲波測井儀工作異常，此時，ARM產生控制命令，控制外圍電路中的LED燈由亮到滅，同時通過SPI0接口下發儀器初始化命令，初始化三維聲波測井儀。本發明的發明目的是這樣實現的：本發明為一種便攜的三維聲波測井儀現場維護裝置，在裝置上電後，ARM通過SPI0接口將採集命令傳給FPGA，FPGA接收到採集命令後，啟動DDS信號源模塊，給三維聲波測井儀提供三維聲波信號，同時FPGA通過Mcbsp接口轉發採集命令至三維聲波測井儀，三維聲波測井儀接收到採集命令開始採集聲波信號；完成採集後，三維聲波測井儀將採集數據通過Mcbsp接口高速上傳至FPGA，FPGA接收到採集數據後將採集數據通過SPI1接口轉發給ARM；ARM通過將採集數據與歷史測井數據進行比對，如果比對出現不同，則通過SPI0接口下發儀器初始化命令，初始化三維聲波測井儀，實現現場維護。同時，本發明一種便攜的三維聲波測井儀現場維護裝置還具有以下有益效果：(1)、由於三維聲波測井儀測井環境複雜，本發明裝置可以通過FPGA內部設計實現的DDS信號源向井下儀器提供聲波信號，不需要單獨的信號發生器，為現場測試提供了方便。(2)、實際測井時三維聲波測井儀是掛接在EDIB總線與地面系統進行通信，但三維聲波測井數據量大，佔用EDIB總線傳輸時間較長，因此為了滿足傳輸速率的要求，本發明裝置採用Mcbsp和SPI接口進行數據傳輸，實現了數據的高速傳輸。(3)、三維聲波測井儀井下儀器封裝複雜，現場測井時一旦井下儀器出現問題，拆卸儀器十分麻煩，本發明裝置可以快速檢測儀器並初始化儀器，同時裝置上的LED燈直觀地反映出井下儀器的工作狀態，為三維聲波測井儀現場維護提供了方便。附圖說明圖1是本發明一種便攜的三維聲波測井儀現場維護裝置原理框圖；圖2是DDS信號源設計實現的原理圖；圖3是數據高速傳輸通道框圖；圖4是SPI傳輸時序圖；圖5是Mcbsp傳輸時序圖。具體實施方式下面結合附圖對本發明的具體實施方式進行描述，以便本領域的技術人員更好地理解本發明。需要特別提醒注意的是，在以下的描述中，當已知功能和設計的詳細描述也許會淡化本發明的主要內容時，這些描述在這裡將被忽略。實施例為了方便描述，先對具體實施方式中出現的相關專業術語進行說明：FPGA(Field－ProgrammableGateArray)：現場可編程門陣列；ARM(AcornRISCMachine)：微處理器；DDS(DirectDigitalSynthesizer)：直接數字式頻率合成器；fifo(FirstInputFirstOutput)：先入先出隊列；Mcbsp(MultichannelBufferedSerialPort)：多通道緩衝串行口；SPI(SerialPeripheralInterface)：串行外設接口；ROM(ReadOnlyMemory)：只讀內存；NCO(numericallycontrolledoscillator):數字控制振蕩器；圖1是本發明一種便攜的三維聲波測井儀現場維護裝置原理框圖。在本實施例中，如圖1所示，本發明一種便攜的三維聲波測井儀現場維護裝置包括：FPGA和ARM模塊；其中，在FPGA中包括DDS信號源模塊、fifo模塊、Mcbsp接口和SPI接口。當裝置上電後，ARM通過SPI0下發採集命令，FPGA接收到採集命令後，如圖2所示，啟動內部的DDS信號源模塊按照設定頻率，以相應頻率控制字k為步進，對相位進行累加，以累加相位值作為地址碼，在數據存儲地址範圍內尋址，讀取存放在FPGA的ROM內的歷史測井數據，再經D/A轉換和濾波得到三維聲波信號；在本實施例中，DDS(DirectDigitalSynthesizer)即直接數字式頻率合成器，是從相位概念出發直接合成所需波形的一種頻率合成技術。DDS基本結構原理如圖2所示，其中數控振蕩器(NCO)為FPGA實現部分。其工作原理是：將歷史測井數據順序存儲在ROM內，相位累加器按照預先設置好的頻率控制字進行線性累加，其輸出作為波形查找表的地址，通過尋址輸出相應的波形幅度碼，再由數模轉換器將這些數字碼變換為模擬電壓/電流輸出，最後經低通濾波器平滑輸出波形。假設要輸出的頻率是同定的，那麼相位增量就是一個常數，在每個時鐘周期，相位累加器的數值就按照這個相位增量累加一次，相位增量的大小由頻率控制字決定。如果相位增量增大，則相位累加器的增加就比較快，輸出的頻率就比較高。FPGA接收到採集命令後，利用內部fifo模塊將採集命令先由8位轉換為16位，再通過Mcbsp接口將採集命令下發給三維聲波測井儀，三維聲波測井儀接收到採集命令後，對三維聲波信號開始採集，再將採集數據通過Mcbsp接口高速上傳至FPGA，FPGA接收到採集數據後通過內部fifo模塊將採集數據由16位轉換為8位，，同時產生一個中斷信號通知ARM接收該採集數據，再通過SPI1接口轉發採集數據至ARM；ARM模塊，ARM將接受到採集數據後，通過SPI1從ROM中讀取歷史測井數據並進行比對，如果採集數據與歷史測井數據相同，則表示三維聲波測井儀工作正常，外圍電路中的LED燈保持常亮；如果採集數據與歷史測井數據不同，則表示三維聲波測井儀工作異常，此時，ARM產生控制命令，控制外圍電路中的LED燈由亮到滅，同時通過SPI0接口下發儀器初始化命令，初始化三維聲波測井儀。圖3是數據高速傳輸通道框圖。在本實施例中，數據高速傳輸通道包括井下儀器與裝置之間的Mcbsp高速傳輸，及裝置中FPGA與ARM處理器之間的SPI高速傳輸，實現命令的下發和採集數據的高速上傳。在FPGA內實現SPI接口完成與ARM之間命令的下發和數據的上傳，速率為10Mbps，其中，ARM作為SPI主設備，而FPGA作為SPI從設備：裝置上電後，ARM通過SPI0下發採集命令，ARM作為Master器件，向Slave器件FPGA提供時鐘信號SCLK和片選信號CS，命令數據按照SPI傳輸格式通過MOSI(主設備輸出，從設備輸入)發給FPGA；SPI1用於從FPGA接收井下數據，當FPGA接收到井下數據後產生一個中斷信號通知ARM接收數據，ARM主設備開始產生時鐘SCLK和選通信號CS，並通過MISO(主設備輸入，從設備輸出)從FPGA讀取數據。Mcbsp接口，完成FPGA與井下儀器之間命令的下發和井下採集數據的上傳，輸速率為6Mbps，共包含6根信號線，其中，CLKX和CLKR分別為發送和接收時鐘線，FSX和FSR分別為發送和接收幀同步信號線，DR和DX為發送和接收數據信號線：根據發送時鐘信號CLKX、發送幀同步信號FSX，按照Mcbsp傳輸格式，將採集命令通過發送信號線DX下發給三維聲波測井儀；同樣，根據接收時鐘信號CLKR、接收幀同步信號FSR，按照Mcbsp傳輸格式，將井下採集數據通過接收信號線RX上傳給FPGA。圖4是SPI傳輸時序圖；SPI(SerialPeripheralInterface)，是一種高速的，全雙工的通信總線，通信系統一般由一個Master器件和至少一個Slave器件組成，SPI總線中各個信號線描述如下表所示：SPI信號描述SPI信號信號描述SCLKSPI時鐘信號線，由主設備提供MISO主設備輸入，從設備輸出MOSI主設備輸出，從設備輸入CS從器件選擇信號，低電平有效S3C2440根據CPOL和CPHA的不同取值可以4種不同的傳輸數據模式，CPOL用於決定SCLK空閒態時其電平值是高還是低，當CPOL為1時，SCLK空閒態時為高電平，反之當CPOL為0時，SCLK空閒態時為低電平。而CPHA用於決定第幾個邊沿採樣數據，當CPHA為1時，表示在第二個時鐘邊沿進行採樣，而當CPHA為0時，表示在第一個時鐘邊沿進行採樣。本設計中採用CPOL＝0，CPHA＝0的模式，其具體時序如圖4所示，SPICLK為高時有效，並且在第一個上升沿對數據進行採樣，下降沿發送數據。圖5是Mcbsp傳輸時序圖；Mcbsp接口是一種多通道緩衝串行接口，共包含6根信號線，其中，CLKX和CLKR分別為發送和接收時鐘線，FSX和FSR分別為發送和接收幀同步信號線，DR和DX為發送和接收數據信號線，如圖5所示，根據ELIS-II系統的通信協議，將Mcbsp接口配置成每幀包含16位數據，幀同步信號高電平有效，幀同步脈衝有效寬度為1位，一位數據延遲，幀周期長度為17位。儘管上面對本發明說明性的具體實施方式進行了描述，以便於本
技術領域：
的技術人員理解本發明，但應該清楚，本發明不限於具體實施方式的範圍，對本
技術領域：
的普通技術人員來講，只要各種變化在所附的權利要求限定和確定的本發明的精神和範圍內，這些變化是顯而易見的，一切利用本發明構思的發明創造均在保護之列。當前第1頁1 2 3