淺溝槽隔離工藝中的電極引出結構的製作方法
2023-05-26 04:03:01
專利名稱：淺溝槽隔離工藝中的電極引出結構的製作方法
技術領域：
本發明涉及一種半導體集成電路器件，特別是涉及一種淺溝槽隔離工藝中的電極 引出結構。
背景技術：
如圖1所示，為現有的雙極性電晶體結構圖，有源區由淺溝槽104隔離，包括一集 電區102、一基區和一發射區107 ；所示集電區102由一外延層構成，底部連接一高濃度埋 層101，所述集電區102通過該埋層101和其相隔的有源區的高能量離子注入區103相連， 並在所述高能量離子注入區103上做接觸引出集電極；所述基區形成於所述集電區102的 頂部，包括了本徵基區105和非本徵基區106，通過所述本徵基區105和所述集電區102相 連，通過所述非本徵基區106做金屬接觸引出基極；所述發射區107形成與所述本徵基區 105的頂部，直接做金屬接觸引出發射極，介質層108為發射極和所述本徵基區105的隔離 介質。由於集電極的引出是通過集電區102與埋層101相接通過埋層101繞過所述淺溝槽 104氧化層與高能量離子注入區103接觸來引出的，因此所佔面積較大，而且集電極寄生電 容較大。
發明內容
本發明所要解決的技術問題是提供一種淺溝槽隔離工藝中的電極引出結構，能夠 減小器件的面積、降低引出電極的電阻和寄生電容、具備良好的特徵頻率。為解決上述技術問題，本發明提供的淺溝槽隔離工藝中的電極引出結構，有源區 由淺溝槽隔離，在所述淺溝槽氧化層底部形成一具有第一導電類型的贗埋層，所述贗埋層 進入有源區並和所述有源區中需要引出電極的具有第一導電類型摻雜區域一相連接，通過 在所述淺溝槽氧化層中製作深槽接觸和所述贗埋層相接引出所述摻雜區域一的電極。所述贗埋層為一離子注入層，所具有的第一導電類型為N型或P型，其摻雜濃度滿 足和所述深槽接觸的金屬直接形成歐姆接觸。所述深槽接觸是在深槽接觸孔中填入鈦-氮化鈦過渡金屬層以及金屬鎢形成。所述贗埋層是在所述淺溝槽形成後、所述淺溝槽氧化層澱積前，通過離子注入形 成在所述淺溝槽的正下方，再通過退火工藝使所述贗埋層橫向擴散進入有源區與所述摻雜 區域一相連。所述摻雜區域一為一離子注入層。所述電極引出結構為一雙極電晶體的集電極的引出結構，所述摻雜區域一為所述 雙極電晶體的集電區。所述電極引出結構也能為一 MOS電晶體中的襯底電極的引出結構，所述摻雜區域 一為所述MOS電晶體的源區和漏區間的形成溝道區的襯底或N阱或P阱，其中N阱對應於 PMOS電晶體、P阱對應於NMOS電晶體。本發明通過深槽接觸孔穿通所述淺溝槽氧化層與贗埋層相接從而形成有源區中摻雜區域一的電極引出，和現有電極引出方式如現有的雙極性電晶體通過埋層繞過局部場 氧化隔離區與高能量離子注入層相連形成集電極引出相比，器件面積大大減小；同時深槽 接觸孔距離器件有源區很近，能夠減少其器件的接觸電阻，也減小了器件的寄生電容，從而 也就提高了器件的特徵頻率。
下面結合附圖和具體實施方式
對本發明作進一步詳細的說明圖1是為現有雙極性電晶體結構圖；圖2是本發明第一實施例的結構圖；圖3A-圖3E是本發明第一實施例的製造流程中的結構圖；圖4是本發明第二實施例的結構圖。
具體實施例方式如圖2所示，為本發明第一實施例的結構圖，有源區201由淺溝槽204隔離，包括 一集電區210、一基區和一發射區207，其中所述集電區210對應於所述摻雜區域一。所述 基區由形成於所述集電區210上的一第二導電類型的外延層構成，包括本徵基區205和外 基區206，所述本徵基區205和所述集電區210相連，通過所述外基區206上做金屬接觸引 出基極。所述發射區207由形成與所述基區上的第一導電類型的多晶矽構成，在所述多晶 矽上直接做金屬接觸引出發射極。所述集電區210由一具有第一導電類型的雜質離子注入 層構成，底部連接一高濃度的第一導電類型贗埋層202，對於NPN雙極性電晶體，所述第一 導電類型為N型，所述第二導電類型為P型；對於PNP雙極性電晶體，所述第一導電類型為 P型，所述第二導電類型為N型。所述贗埋層202通過離子注入形成於淺溝槽204底部，在 後續的熱工藝過程中橫向擴散進入有源區，使所述贗埋層202與所述集電區210的離子注 入層相連接，通過在所述淺溝槽204氧化層中製作深槽接觸203和所述贗埋層202相接引 出集電極。所述深槽接觸203是在深槽中填入鈦-氮化鈦過渡金屬層以及金屬鎢形成，所 述深槽接觸203穿通了層間膜209和淺溝槽氧化層。如圖3A-圖3E所示，為本發明第一實施例的製造流程中的結構圖，包括如下步 驟1、如圖3A所示，淺溝槽204與有源區201的形成。這步工藝採用常規的淺溝槽隔 離工藝，此時硬掩模層還未除去。2、如圖;3B所示，利用硬掩模層或光阻作為有源區的阻擋進行高濃度的第一導電 類型的雜質離子注入，所述雜質離子注入的劑量為1E14 lE16cm-2，所述雜質注入在所述 淺溝槽204的底部，從而形成低阻的贗埋層202，並在後續熱過程中通過擴散使得雜質離子 進入有源區，然後去掉硬掩模層。對於NPN雙極性電晶體，所述第一導電類型為N型，所述 第二導電類型為P型；對於PNP雙極性電晶體，所述第一導電類型為P型，所述第二導電類 型為N型。3、如圖3C所示，進行第一導電類型的雜質離子注入形成集電區210。4、如圖3D所示，形成本徵基區205、外基區206、發射區207以及基區與發射區隔 離區208。
5、如圖3E所示，形成層間膜209，並在所述贗埋層202的所對應的所述淺溝槽204 的氧化層上進行深槽接觸孔的刻蝕，該刻蝕採用幹法刻蝕，所述深槽接觸孔穿過所述層間 膜與所述淺溝槽氧化層最後到達所述贗埋層202上，然後在深槽接觸孔中澱積鈦、氮化鈦 過渡金屬以及金屬鎢從而形成深槽接觸203 ；6、如圖2所示，做所述基區和發射區的金屬接觸，最後形成本發明第一實施例的 器件。如圖4所示，為本發明的第二實施例的結構圖，為淺溝槽隔離(STI)工藝中MOS 電晶體的襯底端引出結構，所述MOS電晶體形成於淺溝槽404隔離的有源區中，其中的源、 漏和柵極直接通過一金屬接觸引出，襯底端引出是通過深槽接觸孔403穿通淺溝槽隔離層 404與贗埋層402相接，贗埋層與N阱或P阱410相連，從而形成金屬引出。其中所述N阱 或P阱410對應於所述摻雜區域一，其中所示N阱對應於PMOS電晶體，所述P阱對應於NMOS 電晶體。以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限 制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應 視為本發明的保護範圍。
權利要求
1.一種淺溝槽隔離工藝中的電極引出結構，有源區由淺溝槽隔離，其特徵在於在所 述淺溝槽氧化層底部形成一具有第一導電類型的贗埋層，所述贗埋層進入有源區並和所述 有源區中需要引出電極的具有第一導電類型摻雜區域一相連接，通過在所述淺溝槽氧化層 中製作深槽接觸和所述贗埋層相接引出所述摻雜區域一的電極。
2.如權利要求1所述的淺溝槽隔離工藝中的電極引出結構，其特徵在於所述贗埋層 為一離子注入層，所具有的第一導電類型為N型或P型，其摻雜濃度滿足和所述深槽接觸的 金屬直接形成歐姆接觸。
3.如權利要求1所述的淺溝槽隔離工藝中的電極引出結構，其特徵在於所述深槽接 觸是在深槽接觸孔中填入鈦-氮化鈦過渡金屬層以及金屬鎢形成。
4.如權利要求1或2所述的淺溝槽隔離工藝中的電極引出結構，其特徵在於所述贗 埋層是在所述淺溝槽形成後、所述淺溝槽氧化層澱積前，通過離子注入形成在所述淺溝槽 的正下方，再通過退火工藝使所述贗埋層橫向擴散進入有源區與所述摻雜區域一相連。
5.如權利要求1所述的淺溝槽隔離工藝中的電極引出結構，其特徵在於所述摻雜區 域一為一離子注入層。
6.如權利要求1所述的淺溝槽隔離工藝中的電極引出結構，其特徵在於所述電極引 出結構為一雙極電晶體的集電極的引出結構，所述摻雜區域一為所述雙極電晶體的集電 區。
7.如權利要求1所述的淺溝槽隔離工藝中的電極引出結構，其特徵在於所述電極引 出結構為一 MOS電晶體中的襯底電極的引出結構，所述摻雜區域一為所述MOS電晶體的源 區和漏區間的形成溝道區的襯底或N阱或P阱，其中N阱對應於PMOS電晶體、P阱對應於 NMOS電晶體。
全文摘要
本發明公開了一種淺溝槽隔離工藝中的電極引出結構，有源區由淺溝槽隔離，在淺溝槽的底部形成一贗埋層，所述贗埋層進入有源區並和所述有源區中需要引出電極的摻雜區域一相連接，通過在淺溝槽氧化層中製作深槽接觸孔和贗埋層相接引出所述摻雜區域一。本發明能夠減小器件的面積、降低引出電極的電阻和寄生電容、提高器件的特徵頻率。
文檔編號H01L21/762GK102117794SQ20091020206
公開日2011年7月6日 申請日期2009年12月31日 優先權日2009年12月31日
發明者張海芳, 徐炯 , 朱東園, 範永潔, 邱慈雲, 錢文生, 陳帆 申請人:上海華虹Nec電子有限公司