薄膜電晶體陣列基板製造方法及薄膜電晶體陣列基板的製作方法
2023-05-26 01:37:36 2
薄膜電晶體陣列基板製造方法及薄膜電晶體陣列基板的製作方法
【專利摘要】本發明公開了一種薄膜電晶體陣列基板製造方法，包括在所述基板上形成多晶矽層，所述多晶矽層上沉積柵極絕緣層，所述柵極絕緣層上形成金屬氧化物層，所述金屬氧化物層上形成柵極金屬層，對所述柵極金屬層進行蝕刻以定義柵極，以所述柵極作為第二光罩蝕刻掉第二光罩範圍以外的所述金屬氧化物層，以所述柵極與剩餘的所述金屬氧化物層作為第三光罩進行離子植入以分別形成輕摻雜漏極區於所述多晶矽層兩側，於所述柵極與所述柵極絕緣層上形成絕緣層，在絕緣層上形成金屬層，並於其上定義源極及漏極分別與所述源極摻雜區和所述漏極摻雜區相連。本發明還公開了一種具有上述製造方法製備而成的薄膜電晶體陣列基板。
【專利說明】薄膜電晶體陣列基板製造方法及薄膜電晶體陣列基板【技術領域】
[0001]本發明涉及一種陣列基板製造方法及陣列基板，特別是涉及一種低溫多晶矽薄膜電晶體陣列基板的製造方法及薄膜電晶體陣列基板。
【背景技術】
[0002]液晶顯示器(Liquid Crystal Display, LCD)由於具有體積小、重量輕、消耗功率低等優點，而大量的應用於各式電子產品中。為了實現高精細度的組件與像素排列，低溫多晶娃(Low Temperature Poly Silicon, LTPS)薄膜電晶體液晶顯示器成為研發的主流。
[0003]然而低溫多晶矽具有下述問題，現有標準低溫多晶矽薄膜電晶體(LTPS-TFT)的結構在多晶矽層上會包含兩個作為源極與漏極之用的η型重摻雜區，由於兩個η型摻雜區的摻雜濃度較高，且與柵電極導體間的間距甚小，導致漏極附近的電場太強，因而產生熱載流子效應(hot carrier effect),使多晶娃薄膜電晶體在關閉狀態下會有漏電流(leakagecurrent)的問題產生。為解決這個問題，現有技術多採用輕摻雜漏極結構(lightly dopeddrain, LDD)，用來降低漏極接觸處的電場進而減少漏電流。如圖1所示，一般低溫多晶矽薄膜電晶體的製程中，在形成自對準(self-align)輕摻雜漏極結構薄膜電晶體陣列基板的流程如下:1.在基板10上沉積緩衝層11和非晶矽層，並通過雷射回火(ELA)程序使之結晶化為多晶矽層12，通過光罩定義出多晶矽區。2.通過光罩定義出η型重摻雜區13並通過離子植入程序植入離子，形成η型重摻雜區13。3.借著低溫化學氣相沉積法(PECVD)沉積柵極絕緣層14。4.在柵極絕緣層14上沉積柵極15，通過光罩定義柵極區，並採用乾式蝕刻法蝕刻掉其他區域的金屬。5.以柵極15為光罩進行離子植入程序(圖中箭頭處)，形成輕慘雜漏極區16。
[0004]由於採用乾式刻蝕法蝕刻柵極金屬的同時會對柵極絕緣層產生一定的刻蝕導致柵極絕緣層流失，後續在進行離子植入程序以形成輕摻雜漏極區的時候，植入的能量和劑量上會產生不均勻，最終會使得通道上各個地方的電性產生差異，導致顯示器亮度不均或造成各種痕跡。
【發明內容】
[0005]本發明目的在於提供一種薄膜電晶體陣列基板製造方法及薄膜電晶體陣列基板，避免在進行幹刻蝕柵極的時候導致柵極絕緣層流失，改進了柵極絕緣層厚度的均勻性，使得植入的輕摻雜漏極區的劑量保持一致。
[0006]為達上述技術目的，本發明提供一種薄膜電晶體陣列基板製造方法，其特徵在於，所述製造方法包括以下步驟:
[0007]提供一基板；
[0008]在所述基板上形成一多晶矽層；
[0009]於所述多晶矽層中形成一漏極摻雜區及一源極摻雜區；
[0010]於所述多晶矽層上沉積一柵極絕緣層；[0011 ] 於所述柵極絕緣層上形成一金屬氧化物層；
[0012]於所述金屬氧化物層上形成一柵極金屬層；
[0013]使用一第一光罩對所述柵極金屬層進行蝕刻以定義一柵極；
[0014]以所述柵極作為一第二光罩蝕刻掉第二光罩範圍以外的所述金屬氧化物層；
[0015]以所述柵極與剩餘的所述金屬氧化物層作為一第三光罩進行一離子植入以分別形成輕摻雜漏極區於所述多晶矽層兩側；
[0016]於所述柵極與所述柵極絕緣層上形成一絕緣層，分別定義所述多晶矽層的源極摻雜區和漏極摻雜區上方的一過孔；
[0017]於所述絕緣層上沉積一金屬層，並定義一源極及一漏極，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區和所述漏極摻雜區相連。
[0018]依據本發明製法，在所述基板上形成所述多晶矽層之前更可包括形成一緩衝層的步驟。
[0019]依據本發明製法，形成所述漏極摻雜區及所述源極摻雜區為以磷離子植入於所述
多晶娃層。
[0020]依據本發明製法，對所述柵極金屬層進行蝕刻為採用一幹蝕刻程序以蝕刻掉所述第一光罩以外的柵極金屬層以形成所述柵極，對所述金屬氧化物層進行蝕刻為採用一溼蝕刻程序並以所述柵極作為第二光罩蝕刻掉所述第二光罩以外的金屬氧化物層。
[0021]依據本發明製法，所述柵極絕緣層為一氧化矽(SiO2)層、一氮化矽(SiNx)層或為兩者層迭結構。
[0022]依據本發明製法，所述金屬氧化物層的材質為氧化銦錫(ITO)。
[0023]依據本發明製法，所述金屬氧化物層與所述柵極間的尺寸偏差小於0.3um。
[0024]依據本發明製法，所述薄膜電晶體陣列基板適用於有機發光二極體(OrganicLight-Emitting Diode, 0LED)顯不器。
[0025]另一方面，為達上述技術目的，本發明提供一種薄膜電晶體陣列基板，包括:
[0026]一基板，所述基板上具有一多晶矽層，所述多晶矽層上具有一柵極絕緣層，所述柵極絕緣層上具有一柵極，所述多晶矽層具一漏極摻雜區及一源極摻雜區，所述多晶矽層兩側各具有一輕摻雜漏極區，所述柵極與所述柵極絕緣層上具一絕緣層，分別於所述多晶矽層的源極摻雜區和漏極摻雜區上方形成一過孔，於所述絕緣層上沉積一金屬層，所述金屬層具一源極及一漏極，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區和所述漏極摻雜區相連，其特徵在於，所述柵極與柵極絕緣層間具一金屬氧化物層，所述柵極與所述金屬氧化物層覆蓋範圍相同且並未覆蓋所述輕摻雜漏極區。
[0027]依據本發明薄膜電晶體陣列基板，所述基板與所述多晶矽層間更可包括一緩衝層。
[0028]依據本發明薄膜電晶體陣列基板，所述金屬氧化物層的材質為氧化銦錫(ITO)。
[0029]依據本發明薄膜電晶體陣列基板，所述金屬氧化物層與所述柵極間的尺寸偏差小於 0.3umο
【專利附圖】
【附圖說明】
[0030]圖1為現有低溫多晶矽薄膜電晶體的製程與結構示意圖；[0031]圖2為依據本發明的一優選實施例的薄膜電晶體陣列基板製造方法的流程示意圖；以及
[0032]圖3至圖9為依據本發明的一優選實施例的薄膜電晶體陣列基板的製程與結構示意圖。
【具體實施方式】
[0033]有關本發明的技術內容及詳細說明，現配合【專利附圖】
【附圖說明】如下:
[0034]請參閱圖2，為一種依據本發明的優選實施例的薄膜電晶體陣列基板製造方法，其特徵在於，所述製造方法包括以下步驟:提供一基板，所述基板可以使用玻璃、石英、或者類似的透明絕緣材質。
[0035]在所述基板上形成一多晶矽層，其中所述多晶矽層由一非晶矽層形成於基板上，並對非晶矽層進行雷射回火(ELA)程序，使得非晶矽轉為多晶矽，以做為薄膜電晶體之通道區域使用，後續通過光罩處理與蝕刻處理定義出至少一多晶矽區(未圖示)。於本發明不同實施例中，在所述基板上形成所述多晶矽層之前更可包括形成一緩衝層的步驟。
[0036]接著塗布光阻於所述多晶矽層上，並對基板施以背面曝光程序，以定義一光阻圖案於多晶矽層上，再以光阻圖案為光罩，對基板採用離子植入，以η型薄膜電晶體而言，選擇如磷、砷等五價的雜質離子進行離子植入(ion implantation);以口型薄膜電晶體而言，選擇如硼、鎵等三價的雜質離子進行離子植入，藉此於所述多晶矽層中形成一漏極摻雜區及一源極摻雜區。於本實施例中，於所述多晶矽層的多晶矽區植入磷離子，用以形成所述漏極摻雜區及所述源極摻雜區，所述漏極摻雜區及所述源極摻雜區分別形成於所述多晶矽層兩側。
[0037]後藉由低溫化學氣相沉積法(PECVD)於所述多晶矽層上沉積一柵極絕緣層，於本實施例中，所述柵極絕緣層為一氧化矽(SiO2)層、一氮化矽(SiNx)層或為兩者層迭結構，但不以此為限。
[0038]後於所述柵極絕緣層上形成一金屬氧化物層，優選地，所述金屬氧化物層的材質為氧化銦錫(ITO)，但不以此為限。
[0039]緊接於所述金屬氧化物層上形成一柵極金屬層，使用一第一光罩定義出一柵極區(未圖示)，對所述柵極金屬層進行一蝕刻程序以定義一柵極，於本實施例中，對所述柵極金屬層進行蝕刻為採用一幹蝕刻程序以蝕刻掉所述第一光罩以外的柵極金屬層以形成所述柵極，採用幹蝕刻程序主要是因為在每英吋脈衝數(PPi)高的情況下，幹蝕刻程序的關鍵尺寸(Critical Dimension,⑶)誤差會比溼蝕刻程序的誤差為小。
[0040]接著，以所述柵極作為一第二光罩蝕刻掉第二光罩範圍以外的所述金屬氧化物層，於本實施例中，對所述金屬氧化物層進行蝕刻為採用一溼蝕刻程序，並以所述柵極作為第二光罩蝕刻掉所述第二光罩以外的金屬氧化物層。
[0041]後以所述柵極與剩餘的所述金屬氧化物層作為一第三光罩進行一離子植入以分別形成輕摻雜漏極區於所述多晶矽層兩側，剩餘的所述金屬氧化物層位於所述柵極與所述柵極絕緣層間，並且，剩餘的所述金屬氧化物層與所述柵極具有相同覆蓋範圍。即所述離子植入是以所述柵極與剩餘的所述金屬氧化物層作為第三光罩，因此，所述柵極與剩餘的所述金屬氧化物層覆蓋的範圍並不會與所述輕摻雜漏極區有所重迭，且所述輕摻雜漏極區在剩餘的所述金屬氧化物層及所述柵極覆蓋範圍之外，所述輕摻雜漏極區分別與所述漏極摻雜區及所述源極摻雜區鄰接。如此還可達到自對準(self-align)的效果，並可控制以所述柵極與剩餘的所述金屬氧化物層為第三光罩發生的偏移(shift)小於0.3um，避免造成關鍵尺寸(Critical Dimension, CD)的誤差,亦不會影響到柵極的線寬。
[0042]後於所述柵極與所述柵極絕緣層上形成絕緣層，在絕緣層上形成一金屬層且所述金屬層具一源極及一漏極，絕緣層通過光罩分別在源極與漏極開有過孔，分別定義所述多晶矽層的源極摻雜區和漏極摻雜區與所述過孔對應，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區和所述漏極摻雜區相連。
[0043]此外，請參閱圖3至圖9，本發明提供一種薄膜電晶體陣列基板，包括:一基板20，所述基板20上具有一多晶矽層22，所述多晶矽層22上具有一柵極絕緣層23，所述柵極絕緣層23上具有一柵極24，所述多晶矽層22具一漏極摻雜區221及一源極摻雜區222，所述多晶矽層22兩側各具有一輕摻雜漏極區30，所述輕摻雜漏極區30分別鄰接於所述漏極摻雜區221與所述源極摻雜區222，所述柵極24與所述柵極絕緣層23上具絕緣層25，所述絕緣層25分別對應所述多晶矽層22的源極摻雜區222和漏極摻雜區221上方設有過孔27，在絕緣層25上形成一金屬層28，且所述金屬層28具一源極281及一漏極282，其分別通過過孔27與多晶矽層22的源極摻雜區222和漏極摻雜區221相連，其特徵在於，所述柵極24與柵極絕緣層23間具一金屬氧化物層26，所述柵極24與所述金屬氧化物層25覆蓋範圍相同且並未覆蓋所述輕摻雜漏極區23。
[0044]優選地，本實施例的薄膜電晶體陣列基板採用柵極24與金屬氧化物層26共同作為光罩以對輕摻雜漏極區30進行離子植入(圖7箭頭所示)，故如圖7所示，由垂直方向觀察，柵極24與金屬氧化物層26和輕摻雜漏極區30是切齊對齊的，柵極24與金屬氧化物層26覆蓋範圍並不會與輕摻雜漏極區30有所交集。
[0045]優選地，所述金屬氧化物層26的材質為氧化銦錫(ITO)，且所述金屬氧化物層26與所述柵極24間的尺寸偏差小於0.3um，且所述薄膜電晶體陣列基板適用於有機發光二極體(Organic Light-Emitting Diode, 0LED)顯不器。
[0046]於本發明不同實施例中，所述基板20與所述多晶矽層22間更可包括一緩衝層21。
[0047]綜上所述，本發明提供一種薄膜電晶體陣列基板製造方法及薄膜電晶體陣列基板，通過在柵極下方設置金屬氧化物層的方式，通過金屬氧化物層來抵擋對柵極進行乾式蝕刻程序過程中造成對於柵極絕緣層的刻蝕，進而提高的柵極絕緣層的均勻性，且所述柵極與所述金屬氧化物層間的尺寸偏差可控制在小於0.3um，避免在對柵極進行乾式蝕刻程序的時候產生柵極絕緣層流失，使得形成所述輕摻雜漏極區時離子植入的深度和劑量保持很好的均勻性，確保植入後的輕摻雜漏極區的劑量保持一致。如此將可避免植入輕摻雜漏極區的離子的能量和劑量上會產生不均勻，最終會使得通道上各個地方的電性產生差異，導致顯示器亮度不均或造成各種痕跡的缺失。
[0048]雖然本發明已以優選實施例公開如上，但上述優選實施例並非用以限定本發明，本領域的普通技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與潤飾，因此本發明的保護範圍以權利要求界定的範圍為準。
【權利要求】
1.一種薄膜電晶體陣列基板製造方法，其特徵在於，所述製造方法包括以下步驟: 提供一基板； 於所述基板上形成一多晶娃層； 於所述多晶矽層中形成一漏極摻雜區及一源極摻雜區； 於所述多晶矽層上沉積一柵極絕緣層； 於所述柵極絕緣層上形成一金屬氧化物層； 於所述金屬氧化物層上形成一柵極金屬層； 使用一第一光罩對所述柵極金屬層進行蝕刻以定義一柵極； 以所述柵極作為一第二光罩蝕刻掉所述第二光罩範圍以外的所述金屬氧化物層；以所述柵極與剩餘的所述金屬氧化物層作為一第三光罩進行一離子植入以分別形成輕摻雜漏極區於所述多晶矽層兩側； 於所述柵極 與所述柵極絕緣層上形成絕緣層，分別定義所述多晶矽層的源極摻雜區和漏極摻雜區上方的一過孔； 於所述絕緣層上沉積一金屬層，並定義一源極及一漏極，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區和所述漏極摻雜區相連。
2.根據權利要求1所述的薄膜電晶體陣列基板製造方法，其特徵在於，在所述基板上形成所述多晶矽層之前更可包括形成一緩衝層的步驟。
3.根據權利要求1所述的薄膜電晶體陣列基板製造方法，其特徵在於，形成所述漏極摻雜區及所述源極摻雜區為以磷離子植入於所述多晶矽層形成。
4.根據權利要求1所述的薄膜電晶體陣列基板製造方法，其特徵在於，對所述柵極金屬層進行蝕刻為採用一幹蝕刻程序以蝕刻掉所述第一光罩以外的柵極金屬層以形成所述柵極，對所述金屬氧化物層進行蝕刻為採用一溼蝕刻程序並以所述柵極作為第二光罩蝕刻掉所述第二光罩以外的金屬氧化物層。
5.根據權利要求1所述的薄膜電晶體陣列基板製造方法，其特徵在於，所述柵極絕緣層為一氧化娃層、一氮化娃層或為兩者層迭結構。
6.根據權利要求1所述的薄膜電晶體陣列基板製造方法，其特徵在於，所述金屬氧化物層的材質為氧化銦錫。
7.根據權利要求1所述的薄膜電晶體陣列基板製造方法，其特徵在於，所述金屬氧化物層與所述柵極間的尺寸偏差小於0.3um。
8.根據權利要求1所述的薄膜電晶體陣列基板製造方法，其特徵在於，所述薄膜電晶體陣列基板適用於有機發光二極體顯示器。
9.一種薄膜電晶體陣列基板，包括: 一基板，所述基板上具有一多晶矽層，所述多晶矽層上具有一柵極絕緣層，所述柵極絕緣層上具有一柵極，所述多晶矽層具一漏極摻雜區及一源極摻雜區，所述多晶矽層兩側各具有一輕摻雜漏極區，所述柵極與所述柵極絕緣層上具一絕緣層，分別於所述多晶矽層的源極摻雜區和漏極摻雜區上方形成一過孔，於所述絕緣層上沉積一金屬層，所述金屬層具一源極及一漏極，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區和所述漏極摻雜區相連，其特徵在於，所述柵極與柵極絕緣層間具一金屬氧化物層，所述柵極與所述金屬氧化物層覆蓋範圍相同且並未覆蓋所述輕摻雜漏極區。
10.根據權利要求9所述的薄膜電晶體陣列基板，其特徵在於，所述基板與所述多晶矽層間更可包括一緩衝層。
11.根據權利要求9所述的薄膜電晶體陣列基板，其特徵在於，所述金屬氧化物層的材質為氧化銦錫。
12.根據權利要求9所述的薄膜電晶體陣列基板，其特徵在於，所述金屬氧化物層與所述柵極間的尺寸偏差小於0.3um。
【文檔編號】H01L27/12GK103985716SQ201410188477
【公開日】2014年8月13日 申請日期:2014年5月6日 優先權日:2014年5月6日
【發明者】戴天明 申請人:深圳市華星光電技術有限公司