一種智慧卡驅動系統的製作方法

2023-05-26 19:07:26

專利名稱:一種智慧卡驅動系統的製作方法
技術領域：
本發明涉及一種驅動系統，特別涉及一種智慧卡驅動系統。
背景技術：
智慧卡是一種小型的嵌入式系統，比如手機領域的UIM(User IdentityModel，用戶識別模塊)卡、SIM(Subscriber Identity Model，用戶識別模塊)卡、PIM(Personal Identity Module，用戶識別模塊)卡等。主要用於存儲和管理一些用戶信息，由於智慧卡時序的特殊要求，在當前各種使用智慧卡的系統中，一般有一塊專門的晶片，用於管理與智慧卡之間的數據交互。隨著現在各種嵌入式系統的普及以及智慧卡的大量使用，用於智慧卡管理的晶片所帶來的成本也越來越大。由於目前業界所使用的智慧卡驅動系統比較複雜，成本比較高，因此研發一種系統簡單、低成本的智慧卡驅動系統非常有必要。

發明內容本發明提供的技術方案是提供了一種智慧卡驅動系統，以達到通過嵌入式系統控制驅動智慧卡，從而無須使用專用的智慧卡管理晶片，有效的降低成本。
為解決上述技術問題，本發明提供了一種智慧卡驅動系統。本系統包括智慧卡晶片，所述智慧卡晶片具有收發數據的輸入/輸出引腳、復位引腳、時鐘引腳，還包括嵌入式系統晶片，所述嵌入式系統晶片具有通用輸出口、時鐘輸出口、串口輸入引腳、串口輸出引腳，其中，所述通用輸出口與所述智慧卡晶片的復位引腳相連，控制復位引腳的電平；時鐘輸出口與所述智慧卡晶片的時鐘引腳相連，在工作狀態下輸出系統時鐘至智慧卡晶片；所述串口輸入引腳、串口輸出引腳與所述智慧卡晶片的輸入/輸出引腳相連，在所述嵌入式系統的控制下實現串口與智慧卡之間的數據通信。
本系統可以進一步包括分頻電路，連接於所述嵌入式系統晶片的時鐘輸出口與所述智慧卡晶片的時鐘引腳之間，將嵌入式系統輸出的系統時鐘分頻後輸入智慧卡晶片。
本系統可以進一步包括抗幹擾電路，連接於所述嵌入式系統晶片的串口輸出引腳與所述智慧卡晶片的輸入/輸出引腳之間。
所述抗幹擾電路可以是一個由雙輸入與非門和三極體組成的集電極開路門電路。
所述集電極開路門電路中，可以是與非門的兩個輸入端分別接所述嵌入式系統晶片的串口輸出引腳與系統電源，與非門的輸出端接三極體的輸入端，三極體的輸出端接所述智慧卡晶片的輸入/輸出引腳。
所述嵌入式系統晶片的時鐘輸出口，可以在空閒狀態下不輸出系統時鐘。
所述嵌入式系統晶片的時鐘輸出口，可以在空閒狀態下輸出慢時鐘。
所述嵌入式系統晶片的通用輸出口，在需要拉低智慧卡復位引腳的電平時，輸出低電平；在需要拉高智慧卡復位引腳的電平時，輸出高電平。
所述嵌入式系統晶片埠與所述智慧卡晶片埠之間的時序，可以符合ISO/IEC標準，並由嵌入式系統提供控制。
所述嵌入式系統晶片的串口輸入引腳、串口輸出引腳與所述智慧卡晶片的輸入/輸出引腳之間的數據通信，可以符合ISO/IEC標準涉及的數據收發糾錯機制，並有嵌入式系統的串口驅動提供控制。
本發明不但保證了數據傳輸速率和糾錯性能，還可以因避免使用專用晶片管理智慧卡，從而在大規模應用中能有效降低成本，提高產品的市場競爭力。
圖1是本發明實施例所述系統硬體連接圖。
圖2是本發明實施例中採用的所述防幹擾電路圖。
具體實施方式下面結合附圖來闡述對本發明和具體實施。
本發明的重點不在於如何編寫軟體來實現驅動時序等，這種時序控制軟體在現有技術中已有大量的提供，本發明的重點在於提供了一種硬體驅動方案，通過各個引腳的連接方案，使得時序控制軟體可以通過引腳傳遞命令與數據交互，這樣就不需要專用的智慧卡管理晶片來控制智慧卡，而只需要利用嵌入式系統的晶片本身即可提供控制。實施例中在上述硬體連接結構的基礎上，根據ISO/IEC 7816標準規定的時序流程，由嵌入式系統通過各輸出口控制智慧卡的初始化、復位、數據請求、卡拒絕及卡去活等時序流程。在數據通信過程中，由嵌入式系統控制通過串口實現與智慧卡的數據交互及數據傳輸過程中的糾錯流程。圖1是本發明實施例的系統硬體連接圖，如圖1所示嵌入式系統通過主晶片的GPO(通用輸出口)和MCKO(時鐘輸出口)對智慧卡進行控制，並通過晶片自帶的串口與智慧卡進行通信，串口通過自身數據接收引腳SIN口和發送引腳SOUT口進行數據收發，智慧卡通過I/O口進行數據收發。
針對智慧卡的各種操作流程，由嵌入式系統控制時序，通過圖1所示連接式按照ISO/IEC 7816標準對卡進行控制以及數據的讀寫。
由嵌入式系統控制通用輸出引腳GPO1口的輸出，控制智慧卡復位引腳I/O的電平，當需要拉低智慧卡復位引腳I/O時，GPO1輸出「0」；需拉高智慧卡復位引腳I/O時，GPO1輸出「1」。
由嵌入式系統控制主晶片的主時鐘輸出口MCKO輸出系統時鐘，根據系統需要以及ISO/IEC 7816標準，經過適當分頻後得到合適頻率的時鐘信號。輸出口MCKO在工作狀態下輸出系統時鐘，空閒狀態下不輸出時鐘或輸出慢時鐘。
由嵌入式系統控制主晶片通過串口與智慧卡的進行數據通信，如圖1所示，將串口的輸入輸出引腳和智慧卡的I/O口相連。但需注意，如果直接將主晶片串口的輸出引腳和智慧卡I/O引腳相連，可能會相互產生幹擾，串口輸出引腳空閒時的狀態會影響到智慧卡的輸出，導致串口的輸入引腳不能正確接收數據，因此還需解決該幹擾問題。
本發明實施例中是採用了防幹擾電路來解決此問題，圖2是實施例中採用的防幹擾電路圖，如圖所示，防幹擾電路是一個由一個與非門和一個三極體組成的集電極開路門電路，簡稱OC門電路，這個OC門電路可以保證串口輸出埠SOUT和智慧卡的I/O引腳不會相互影響。圖2所示的OC門電路圖例由一個雙輸入與非門晶片和一個三極體晶片組成。兩個晶片各引腳上的數字分別表示晶片的引腳編號，與非門晶片的引腳1和引腳2是輸入引腳，引腳3是晶片的接地引腳，引腳4是輸出引腳，引腳5是電源。三極體晶片的引腳1是接地引腳，引腳2是輸入引腳，引腳3是輸出引腳。與非門的引腳1與串口輸出引腳相連，與非門晶片的引腳2和引腳5與系統電源相連，與非門晶片的引腳4與三極體晶片的引腳2相連，三極體晶片的引腳3與智慧卡的I/O口引腳相連。與非門晶片的引腳3和三極體晶片的引腳1接地。圖中SOUT引腳連至串口輸出引腳SOUT，P_IO引腳連至智慧卡I/O口。VDDIO連接到系統電源。該電路可以防止智慧卡I/O引腳和串口輸出引腳連在一起帶來的幹擾。
做上述硬體設計後，本系統對智慧卡的驅動由嵌入式系統控制主晶片的上述埠，按照ISO/IEC 7816標準規定的對智慧卡操作的各種時序，在相應埠上輸出相應電平實現。同時，ISO/IEC涉及的數據收發糾錯機制，也在主晶片的串口驅動程序中以嵌入式系統實現。
權利要求
1.一種智慧卡驅動系統，包括智慧卡晶片，所述智慧卡晶片具有收發數據的輸入/輸出引腳、復位引腳、時鐘引腳，其特徵在於，所述驅動系統還包括嵌入式系統晶片，所述嵌入式系統晶片具有通用輸出口、時鐘輸出口、串口輸入引腳、串口輸出引腳，其中，所述通用輸出口與所述智慧卡晶片的復位引腳相連，控制復位引腳的電平；時鐘輸出口與所述智慧卡晶片的時鐘引腳相連，在工作狀態下輸出系統時鐘至智慧卡晶片；所述串口輸入引腳、串口輸出引腳與所述智慧卡晶片的輸入/輸出引腳相連，在所述嵌入式系統的控制下實現串口與智慧卡之間的數據通信。
2.如權利要求
1所述的驅動系統，其特徵在於，進一步包括分頻電路，連接於所述嵌入式系統晶片的時鐘輸出口與所述智慧卡晶片的時鐘引腳之間，將嵌入式系統輸出的系統時鐘分頻後輸入智慧卡晶片。
3.如權利要求
1所述的驅動系統，其特徵在於，進一步包括抗幹擾電路，連接於所述嵌入式系統晶片的串口輸出引腳與所述智慧卡晶片的輸入/輸出引腳之間。
4.如權利要求
3所述的驅動系統，其特徵在於，所述抗幹擾電路是一個由雙輸入與非門和三極體組成的集電極開路門電路。
5.如權利要求
4所述的驅動系統，其特徵在於，所述集電極開路門電路中，與非門的兩個輸入端分別接所述嵌入式系統晶片的串口輸出引腳與系統電源，與非門的輸出端接三極體的輸入端，三極體的輸出端接所述智慧卡晶片的輸入/輸出引腳。
6.如權利要求
1所述的驅動系統，其特徵在於，所述嵌入式系統晶片的時鐘輸出口，在空閒狀態下不輸出系統時鐘。
7.如權利要求
1所述的驅動系統，其特徵在於，所述嵌入式系統晶片的時鐘輸出口，在空閒狀態下輸出慢時鐘。
8.如權利要求
1所述的驅動系統，其特徵在於，所述嵌入式系統晶片的通用輸出口，在需要拉低智慧卡復位引腳的電平時，輸出低電平；在需要拉高智慧卡復位引腳的電平時，輸出高電平。
9.如權利要求
1所述的驅動系統，其特徵在於，所述嵌入式系統晶片埠與所述智慧卡晶片埠之間的時序，符合ISO/IEC標準，並由嵌入式系統提供控制。
10.如權利要求
1所述的驅動系統，其特徵在於，所述嵌入式系統晶片的串口輸入引腳、串口輸出引腳與所述智慧卡晶片的輸入/輸出引腳之間的數據通信，符合ISO/IEC標準涉及的數據收發糾錯機制，並有嵌入式系統的串口驅動提供控制。
專利摘要
本發明公開了一種智慧卡驅動系統，包括，具有收發數據的輸入/輸出引腳、復位引腳、時鐘引腳的智慧卡晶片，還包括嵌入式系統晶片，嵌入式系統晶片具有通用輸出口、時鐘輸出口、串口輸入引腳、串口輸出引腳，其中，通用輸出口與智慧卡晶片的復位引腳相連，控制復位引腳的電平；時鐘輸出口與智慧卡晶片的時鐘引腳相連，在工作狀態下輸出系統時鐘至智慧卡晶片；串口輸入引腳、串口輸出引腳與智慧卡晶片的輸入/輸出引腳相連，在嵌入式系統的控制下實現串口與智慧卡之間的數據通信。本發明不但保證了數據傳輸速率和糾錯性能，還可以因避免使用專用晶片管理智慧卡，從而在大規模應用中能有效降低成本，提高產品的市場競爭力。
文檔編號G06K19/18GK1991874SQ200510136586
公開日2007年7月4日 申請日期2005年12月30日
發明者楊銳, 陳堅, 李德星 申請人:中興通訊股份有限公司導出引文BiBTeX, EndNote, RefMan