衛星系統的抗幹擾天線的製作方法

2023-05-30 12:33:26

本發明涉及衛星導航
技術領域：
：，特別是涉及一種衛星系統的抗幹擾天線。
背景技術：
：：衛星導航信號本身的功率小，信號體制的抗幹擾能力弱，在電子對抗的導航戰環境下，電磁空間幹擾惡劣，沒有抗幹擾天線的導航設備將失效。即使在平時，各種無意幹擾也會降低導航定位裝備的性能指標，因此裝備抗幹擾智能天線是一種抑制惡意幹擾和消除無意幹擾的簡單有效手段。目前，用於衛星導航定位的抗幹抗天線信號鏈架構均為中頻方式，其中，射頻信道部分設計為一次變頻或兩次變頻，通過adc(analog-to-digitalconverter，模數轉換器)低通或者帶通採樣後，變成數字量化數據，再通過ddc(digitaldownconverter，數字下變頻)完成從模擬射頻到數字基帶的變換。這種架構，需要設計多個本振(localoscillator，lo)、混頻器、濾波器、匹配網絡等硬體資源，成本高。技術實現要素：基於此，有必要針對成本高的問題，提供一種衛星系統的抗幹擾天線。一種衛星系統的抗幹擾天線，包括：天線陣列，多個零中頻解調裝置，基帶處理裝置和零中頻調製裝置；所述天線陣列包括多個天線陣元，各個天線陣元分別與一個零中頻解調裝置相連接，各個零中頻解調裝置分別通過所述基帶處理裝置與所述零中頻調製裝置相連接；所述天線陣元接收所述衛星通信系統發射的衛星通信信號，所述零中頻解調裝置對所述衛星通信信號進行解調，得到基帶解調信號；所述基帶處理裝置對所述基帶解調信號進行幅相校正，得到幅相校正信號，對所述幅相校正信號進行直流偏移補償，得到補償信號，對所述補償信號進行幹擾抑制處理，得到抗幹擾基帶信號；所述零中頻調製裝置對所述抗幹擾基帶信號進行調製，得到抗幹擾輸出信號後輸出。上述衛星系統的抗幹擾天線，對常規抗幹擾天線陣的架構進行優化改進，在實現抗幹擾天線功能基礎上，將原來的中頻變頻架構改為零中頻架構，射頻模擬部分節省了大量的射頻和中頻放大器、濾波器組件；數字基帶處理中減少了ddc和duc(digitalupconverter，數字上變頻)單元模塊，節省了大量的邏輯資源。使得抗幹擾天線在小型化、低功耗和低成本三方面的指標明細提高，降低了抗幹擾天線的應用門檻，擴展了抗幹擾天線的應用範圍。另外，通過基帶處理裝置對所述基帶解調信號進行幅相校正，得到幅相校正信號，對所述幅相校正信號進行直流偏移補償，得到補償信號，對所述補償信號進行幹擾抑制處理，得到抗幹擾基帶信號，再對所述抗幹擾基帶信號進行調製，得到抗幹擾輸出信號後輸出，能夠有效降低幹擾，提高信號傳輸的可靠性。附圖說明圖1為一個實施例的抗幹擾天線的功能模塊圖；圖2為一個實施例的抗幹擾天線信號鏈處理示意圖；圖3為抗幹擾天線零中頻下變頻解調和上變頻調製的簡化原理圖；圖4為抗幹擾預處理原理示意圖；圖5為抗幹擾後處理原理示意圖；圖6為抗幹擾預處理校正流程示意圖；圖7為模擬域校正原理示意圖；圖8為抗幹擾後處理校正原理示意圖。具體實施方式下面結合附圖對本發明的技術方案進行說明。如圖1所示，本發明提供一種衛星系統的抗幹擾天線，可包括：天線陣列，多個零中頻解調裝置，基帶處理裝置和零中頻調製裝置；所述天線陣列包括多個天線陣元，各個天線陣元分別與一個零中頻解調裝置相連接，各個零中頻解調裝置分別通過所述基帶處理裝置與所述零中頻調製裝置相連接；所述天線陣元接收所述衛星通信系統發射的衛星通信信號，所述零中頻解調裝置對所述衛星通信信號進行解調，得到基帶解調信號；所述基帶處理裝置對所述基帶解調信號進行幅相校正，得到幅相校正信號，對所述幅相校正信號進行直流偏移補償，得到補償信號，對所述補償信號進行幹擾抑制處理，得到抗幹擾基帶信號；所述零中頻調製裝置對所述抗幹擾基帶信號進行調製，得到抗幹擾輸出信號後輸出。在一個實施例中，各個天線陣元可分別通過一個射頻信號放大裝置與對應的零中頻解調裝置相連接；各個零中頻解調裝置分別通過一個零中頻信號放大裝置與所述基帶處理裝置相連接；所述射頻信號放大裝置將對應天線陣元接收的衛星通信信號進行放大處理後輸出至所述零中頻解調裝置；所述零中頻放大裝置將對應零中頻解調裝置輸出的基帶解調信號進行放大處理後輸出至所述基帶處理裝置。為了進一步提升幹擾濾除效果，各個射頻信號放大裝置可分別通過一個第一帶通濾波器與對應的天線陣元相連接，並分別通過一個第二帶通濾波器與對應的零中頻解調裝置相連接；各個零中頻信號放大裝置可分別通過一個第一低通濾波器與對應的零中頻解調裝置相連接，並分別通過一個第三帶通濾波器與所述基帶處理裝置相連接；所述第一帶通濾波器將對應天線陣元接收的衛星通信信號進行帶外幹擾濾除後輸出至對應的射頻信號放大裝置，所述第二帶通濾波器將對應的射頻信號放大裝置的輸出信號進行帶外幹擾濾除後輸出至對應的零中頻解調裝置；所述第一低通濾波器將對應零中頻解調裝置輸出的基帶解調信號中的高頻分量濾除後輸出至對應的零中頻信號放大裝置，各個第三帶通濾波器將對應的零中頻信號放大裝置的輸出信號進行帶外幹擾濾除後輸出至所述基帶處理裝置。進一步地，各個第三帶通濾波器可分別通過一個模數轉換裝置與所述基帶處理裝置相連接；所述基帶處理裝置通過數模轉換裝置與所述零中頻調製裝置相連接；各個模數轉換裝置將對應的第三帶通濾波器的輸出信號進行模數轉換後輸出至所述基帶處理裝置；所述數模轉換裝置將所述基帶處理裝置輸出的抗幹擾基帶信號進行數模轉換後輸出至所述零中頻調製裝置。其中，所述數模轉換裝置了通過第二低通濾波器與所述零中頻調製裝置相連接，所述零中頻調製裝置與第四帶通濾波器相連接；所述第二低通濾波器將所述數模轉換裝置的輸出信號中的高頻分量濾除後輸出至所述零中頻調製裝置，所述第四帶通濾波器對所述零中頻調製裝置輸出的抗幹擾輸出信號進行濾波後輸出。一個實施例的抗幹擾天線信號鏈處理示意圖如圖2所示，圖2所示的抗幹擾天線零中頻下變頻解調和上變頻調製的簡化原理圖如圖3所示。為了使上述各個裝置的性能滿足實際需要，需對上述各個裝置的參數進行設置。下面根據圖2所示的結構對各個裝置的設計過程進行說明，具體設置如下：(1)天線陣元設計：可根據抗幹擾的功率大小、幹擾個數n、幹擾種類和尺寸等信息，確定天線陣列流形，如方形陣或均勻圓陣；根據幹擾類型和個數n，確定陣元數，例如，天線陣元的數量可設為m＝n+1；其中，m為天線陣元的個數，n為幹擾的個數；根據衛星信號的工作頻率、帶寬b等確定天線陣元之間最大互耦等技術指標。還可在天線陣元後，設計第一帶通濾波器bpf1(bandpassfilter)電路，濾除帶外幹擾。(2)射頻信號放大裝置與零中頻信號放大裝置設計：各個射頻信號放大裝置和零中頻信號放大裝置可均為低噪聲放大器lna(lownoiseamplifier)。在lna後面，可設計第二帶通濾波器bpf2電路，濾除帶內幹擾。所述低噪聲放大器的二階交調失真和三階截止點分別滿足以下條件：lnaimd2＝2pmax-iip2；其中，im3＝g+pmax-adcsdfr；式中，lnaimd2為低噪聲放大器的二階交調失真值，pmax為幹擾最大輸入功率，iip2為所述低噪聲放大器的輸入雙音二階交調點，ip3為所述低噪聲放大器的三階截止點，im3為雙音互調三階分量，g為所述抗幹擾天線的模擬部分的增益(在圖2中，抗幹擾天線的模擬部分即為模數轉換裝置adc之前的所有部分)，adcsdfr為模數轉換裝置的無雜散動態範圍。(3)零中頻解調裝置設計：可根據lna的輸出三階截止點(thirdinterceptpoint，ip3)，增益等，設計高線性度零中頻解調器，完成射頻單端信號到基帶差分信號的變換，所述零中頻解調裝置可以是大動態零中頻正交解調器，還可設計低相噪的本振lo1模塊，對衛星信號進行混頻變換，形成i/q正交的基帶模擬信號。具體實現是這樣的：首先根據(1)中確定的天線陣元數量、衛星信號的中心頻率和帶寬等條件，確定lo1模塊的頻率、帶內相噪和時鐘驅動分布網絡數量(天線陣元數越多，時鐘驅動分布網絡中的時鐘數量越多)；其次是根據(2)中的lna輸出ip3，確定零中頻解調器的ip3和imd2(differencesbetweenoutputpowerandim2，二階交調失真)等指標，然後把lo1模塊的本振信號和lna的輸出信號同時連接到解調器的兩個輸入端進行混頻，得到一個差頻信號和一個和頻信號，最後設計第一低通濾波器lpf1(lowpassfilter)，對解調器輸出的信號進行濾波，濾除和頻信號和帶外幹擾。所述零中頻解調裝置的二階交調失真值滿足以下條件：dimd2＝2plna-iip2；式中，plna為所述零中頻信號放大裝置的輸出功率，dimd2為所述零中頻解調裝置的二階交調失真值。(4)模數轉換裝置adc設計：可根據解調器輸出信號，設計大動態adc電路，實現本振調零抑制，對基帶模擬信號進行採樣和量化，完成模擬基帶信號到數字基帶信號的變換，形成基帶數位訊號。adc可採用低速採樣時鐘的型號。具體實現是這樣的：首先根據(1)中的頻率範圍和adc輸入等效阻抗值，採用rc電路設計第三帶通濾波器bpf3濾波器的下限頻率，實現本振調零抑制；其次對模擬信號進行數字量化。根據(1)中的信號帶寬確定adc的採樣時鐘頻率和adc的輸入埠數量；然後設計adc採樣時鐘驅動網絡，輸出到adc的時鐘輸入端；將bpf3的各個輸出分別連到adc的輸入埠，adc輸出即為數位化的正交基帶信號。如圖7所示，bpf3可採用rc濾波器，所述rc濾波器的頻率下限滿足如下條件：式中，fc為所述rc濾波器的頻率下限，r為所述rc濾波器的電阻值，c為所述rc濾波器的電容值。adc可採用多路平行採樣，將基帶模擬信號量化成數位訊號；採樣頻率可由下面公式確定：fs＝2fh其中fh是基帶解調信號的最高頻率值。(5)基帶處理裝置的設計：基帶處理裝置可採用fpga(field－programmablegatearray，現場可編程門陣列)或者asic(applicationspecificintegratedcircuit)晶片實現，在fpga或者asic中進行幹擾預處理，經功率估計pe(powerestimation)，校正步進表cst(calibrationsteptable)，正交校正相位校正iqc(in-phase/quadraturephasecalibration)，直流偏移校正dcoc(directcurrentoffsetcalibration)，自適應校正步長cas(calibrationadaptivestep)等處理，實現通道幅相不一致誤差、直流偏移誤差和本振洩露自混頻誤差的校正，最終實現幹擾預處理，為抗幹擾處理做準備。如圖4所示，具體實現是這樣的：首先進行幅相校正。先對(4)中的基帶解調信號進行功率檢測，得到所述基帶解調信號的功率值；以所述功率值為地址，查找預存的校正調整步進查找表，獲取所述校正調整步進查找表中對應地址中存儲的步進值；根據所述步進值對所述基帶解調信號進行幅相校正。在一個實施例中，校正調整步進表的輸出值連到校正複數乘法器，和基帶信號進行相乘，乘法器的輸出即為校正後的信號。如圖6所示，在查找步進表時，可計算所述基帶解調信號的i分量和q分量；若i分量的功率與q分量的功率之差不為零，計算地址校正值，根據所述地址校正值和所述功率值查找預存的校正調整步進查找表；其中，若i分量的功率大於q分量的功率，按照預設步長將所述地址減少地址校正值，若i分量的功率小於q分量的功率，按照預設步長將所述地址增加地址校正值。其次進行直流偏移補償。先將幅相校正後的信號進行累加，得到累加值，然後根據累加值計算出直流的偏移值，最後將偏移值連到補償加法器，和幅相校正信號進行相加，加法器的輸出即為偏移補償後的補償信號。還可在fpga或者asic中採用自適應抗幹擾算法抑制幹擾，對幹擾信號進行識別、檢測、估計、跟蹤和抑制，實現抗幹擾後處理，無損耗的保留衛星導航信號。具體實現是這樣的：首先，對所述基帶解調信號進行空時處理，得到空時處理信號，對所述空時處理信號進行延遲，生成處理向量，計算所述處理向量的協方差矩陣；假設天線數量為m，延遲量為n個採樣周期，可形成m×n維的處理向量x：x＝[x11,x21,…xm1；x12,x22,…xm2；x1n,x2n,…xmn]t；其中，xij為第i個陣元的第j個延遲數據。x的協方差矩陣為：r＝e{xxh}；其中，e是數學期望，t是轉置運算，h是共軛轉置運算。根據預設的幹擾約束條件和所述協方差矩陣計算最優加權矢量矩陣；加權矢量矩陣w可記為：w＝[w11,w21,...wm1；w12,w22,...wm2；w1n,w2n,...wmn]t；將抗幹擾矢量w和x進行相乘和累加，就可以實現抗幹擾。因此求出在約束條件下w的最優值wopt，即實現抗幹擾。wopt可記為：式中，wopt為最優加權矢量矩陣，rx為所述協方差矩陣，-1表示求逆運算，s為空時二維導向矢量，st為時間矢量，ss為空間方向矢量，sh為s的共軛轉置矩陣。最後，可根據所述最優加權矢量矩陣對所述處理向量進行加權計算，得到抗幹擾基帶信號。如圖5所示，為了進一步提高抗幹擾效果，所述基帶處理裝置還可進一步根據如下方式對所述抗幹擾基帶信號進行幹擾後處理。具體實現方式為：對所述抗幹擾基帶信號進行離線校正，得到校正係數；將所述校正係數與所述抗幹擾基帶信號進行累加，得到抗幹擾後處理基帶信號。其中，如圖8所示，所述基帶處理裝置可進一步根據如下方式對所述抗幹擾基帶信號進行離線校正：計算所述抗幹擾基帶信號的幅度累加值和相位值；若所述幅度累加值大於或等於所述相位值，對所述抗幹擾基帶信號進行相位誤差校正，得到相位校正信號；計算所述相位校正信號的i分量與q分量的第一差值，根據所述第一差值對所述相位校正信號進行i路失調校正，得到i路失調校正信號；計算所述i路失調校正信號的i分量與q分量的第二差值，根據所述第二差值對所述i路失調校正信號進行q路失調校正，得到q路失調校正信號；計算所述q路失調校正信號的i分量與q分量的第三差值，根據所述第三差值計算所述校正係數。首先按照圖8流程進行離線校正處理，然後把得到的校正係數應用到圖5的後處理框圖中的加法器a1和a2。其中直流偏移校正寄存器dcoc為b位，用於存儲校正係數，所述基帶處理裝置可進一步根據如下公式計算所述校正係數：式中，dcoc為更新後的直流偏移校正寄存器的值，dcoc0為更新前的直流偏移校正寄存器的值，b為直流偏移校正寄存器的位數，vd為所述第三差值，直流偏移校正寄存器的初值為2b-1，i表示當前更新的是直流偏移校正寄存器的第i位，1≤i≤b-1。(6)dac(digitaltoanalogconverter，數模轉換器)及調製電路設計：設計dac電路，把抗幹擾後的信號變成零中頻的基帶模擬信號。dac可採用低速採樣時鐘的型號。具體實現是這樣的：首先根據(1)中的信號帶寬b、功耗pmax等信息，確定dac的採樣時鐘頻率、位數和噪聲功率等設計指標；然後設計第二低通濾波器lpf2電路，濾除dac的諧波頻率和帶外幹擾，最後將lpf2的輸出連給調製器的輸入端。(7)設計零中頻調製器，完成將抗幹擾後的差分數字基帶信號到單端模擬射頻信號的變換，輸出抗幹擾結果。具體實現是這樣的：首先根據(1)中的頻率和步驟(6)信號帶寬範圍，確定本振lo2的頻率、相位噪聲等指標；然後把lo2的信號和抗幹擾後的基帶模擬信號，同時連到調製器輸入端進行混頻，並將差分的兩路信號進行相加，合成一路信號；最後在調製器輸出端設計第四帶通濾波器bpf4，濾除諧波分量和帶外幹擾，最終還原成沒有幹擾的抗幹擾信號輸出。本發明提出一種基於零中頻(zerointermediatefrequency，zif)架構的衛星系統的抗幹擾天線，與採用常規低中頻架構的抗幹擾天線相比，在小型化、低功耗和低成本方面具備明顯優勢，其特徵是：(1)本發明提供的抗幹擾天線的方法，實現對幹擾抑制的同時保證了對衛星信號的可靠接收。(2)利用零中頻變頻差分架構全面代替常規抗幹擾天線的上下變頻的低中頻架構，減少了濾波器和放大器數量。(3)直接實現數字下變頻和上變頻功能，可以選擇較少容量的fpga器件。(4)以低速的adc代替原來的高速adc，採樣架構從帶通採樣變成低通採樣。(5)採用通道幅相校正技術、直流偏移補償技術、本振調零抑制技術等數字算法來消除零中頻架構的缺陷，實現對通道幅相不一致誤差、直流偏移誤差和本振洩露自混頻誤差的消除抑制。(6)在adc之前即可完成信號的差分處理過程，即將單端信號變差分的處理前移到前端，實現了高集成度設計，可以選擇集成度更高的器件，直接省掉獨立的射頻信道；採樣時鐘、工作時鐘等頻率可以大幅度降低，成本、體積和功耗明細減少，易於晶片化。以上所述實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對發明專利範圍的限制。應當指出的是，對於本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保護範圍。因此，本發明專利的保護範圍應以所附權利要求為準。當前第1頁12當前第1頁12