一種可編程抗幹擾的同步觸發器的製作方法
2023-05-30 12:34:06 1
專利名稱：一種可編程抗幹擾的同步觸發器的製作方法
技術領域：
本發明涉及採樣系統的觸發技術，特別是一種可編程抗幹擾的同步觸發器。
背景技術：
一般的採樣系統需要觸發系統來實現同步過程，由於信號疊加的噪聲或者幹擾等，常常不能保證正常的單次觸發，對於變化緩慢的低頻信號，尤為突出。而且對於可攜式設備，應用環境多變，要求有穩定的觸發機制保證採樣系統的同步過程。因此，本發明人認為，在低頻、超低頻電壓的測量系統中，有必要研發出一種可編程抗幹擾的同步觸發器， 為ADC採樣系統提供可靠的觸發信號，從而保證採樣系統的同步準確度。所述ADC(ADC: analog todigital converter)是指模數轉換器。
發明內容
本發明針對現有技術存在的缺陷或不足，提供一種可編程抗幹擾的同步觸發器， 為ADC採樣系統提供可靠的觸發信號，從而保證採樣系統的同步準確度。本發明的技術方案如下一種可編程抗幹擾的同步觸發器，其特徵在於，包括正向輸入端均相互連接且負向輸入端相互連接的一個參考點檢測比較器、一個正遲滯比較器和一個負遲滯比較器，所述正向輸入端均相互連接的節點連接輸入信號；所述參考點檢測比較器的輸出端分別通過電阻連接工作電源和通過計數器與控制邏輯電路互連；所述正遲滯比較器的輸出端分別連接第一電阻網絡的一端和所述控制邏輯電路，所述第一電阻網絡的另一端連接所述正遲滯比較器的正向輸入端，所述第一電阻網絡通過接地端接地並通過埠連接所述控制邏輯電路；所述負遲滯比較器的輸出端分別連接第二電阻網絡的一端和所述控制邏輯電路，所述第二電阻網絡的另一端連接所述負遲滯比較器的正向輸入端，所述第二電阻網絡通過接地端接地並通過埠連接所述控制邏輯電路；所述負向輸入端相互連接的節點連接數模轉換器，所述數模轉換器連接所述控制邏輯電路。所述數模轉換器輸出參考點電壓給所述負向輸入端相互連接的節點。所述輸入信號經所述參考點檢測比較器後形成多觸發脈衝串由所述計數器計數， 所述控制邏輯電路根據所述計數器值配置所述第一電阻網絡和第二電阻網絡以調整遲滯電平，從而保證所述正遲滯比較器和負遲滯比較器的單次觸發特性。所述第一電阻網絡和第二電阻網絡均由純電阻陣列及開關組成的數字可編程電阻網絡。所述數模轉換器輸出的參考點電壓通過所述控制邏輯電路任意配置，從而實現數
字可控。正負遲滯電平數字通過所述控制邏輯電路編程控制。本發明的技術效果如下(1)該技術自動檢測參考點的觸發脈衝數，並自動調整觸發遲滯電平。
(2)參考中心點可任意配置，數字可控。(3)正負遲滯電平數字可編程控制。(4)實際應用效果是該技術用於低頻、超低頻電壓的測量系統中，為ADC採樣系統提供了可靠的觸發信號，保證了採樣系統的同步準確度。
圖1是本發明的原理結構示意圖。
具體實施例方式下面結合附圖(圖1)對本發明進行說明。如圖1所示，一種可編程抗幹擾的同步觸發器，其特徵在於，包括正向輸入端「 + 」 均相互連接且負向輸入端「_」相互連接的一個參考點檢測比較器CM1、一個正遲滯比較器 CM2和一個負遲滯比較器CM3，所述正向輸入端「 + 」均相互連接的節點連接輸入信號Vin ； 所述參考點檢測比較器CMl的輸出端分別通過電阻連接工作電源Vdd和通過計數器與控制邏輯電路互連；所述正遲滯比較器CM2的輸出端分別連接第一電阻網絡的一端和所述控制邏輯電路，所述第一電阻網絡的另一端連接所述正遲滯比較器的正向輸入端「 + 」，所述第一電阻網絡通過接地端接地並通過埠連接所述控制邏輯電路；所述負遲滯比較器CM3 的輸出端分別連接第二電阻網絡的一端和所述控制邏輯電路，所述第二電阻網絡的另一端連接所述負遲滯比較器的正向輸入端「 + 」，所述第二電阻網絡通過接地端接地並通過埠連接所述控制邏輯電路；所述負向輸入端「_」相互連接的節點連接數模轉換器DAC(DAC digitalto analog converter)，所述數模轉換器連接所述控制邏輯電路。所述數模轉換器輸出參考點電壓Vref即參考中心點給所述負向輸入端「-」相互連接的節點。所述輸入信號Vin經所述參考點檢測比較器CMl後形成多觸發脈衝串由所述計數器計數，所述控制邏輯電路根據所述計數器值配置所述第一電阻網絡和第二電阻網絡以調整遲滯電平，從而保證所述正遲滯比較器CM2和負遲滯比較器CM3的單次觸發特性。所述第一電阻網絡和第二電阻網絡均由純電阻陣列及開關組成的數字可編程電阻網絡。所述數模轉換器DAC輸出的參考點電壓Vref通過所述控制邏輯電路任意配置，從而實現數字可控。正負遲滯電平數字通過所述控制邏輯電路編程控制。ADC採樣系統一般應該由採樣保持器、ADC、採樣控制電路構成。與模擬輸入信號關聯的觸發信號觸發採樣控制電路後啟動採樣保持器、ADC進行採樣轉換，並將數據存儲或者發送到數據總線。所述ADC(ADC:analog to digital converter)是指模數轉換器。穩定的觸發機制有利於保證採樣系統的同步過程。輸入到採樣系統的輸入信號何時開始採樣一般由觸發電路確定，這裡的同步過程即控制採樣起始點的過程。所謂遲滯電平是針對比較器而言的，S卩比較器輸出的觸發脈衝的上升沿與下降沿與對應的輸入觸發電平不一致。遲滯電平就是所謂的上升沿和下降沿對應的電平。消噪的含義是因為遲滯存在而不是圍繞中心點反覆隨噪聲電平進行觸發，噪聲電平對觸發不起作用。單次觸發是對於圍繞中心點的振蕩信號反覆觸發而言的。本發明的技術特點如下(1)該技術自動檢測參考點的觸發脈衝數，並自動調整觸發遲滯電平；
(2)參考中心點可任意配置，數字可控；(3)正負遲滯電平數字可編程控制。本發明的應用效果如下該技術用於低頻、超低頻電壓的測量系統中，為ADC採樣系統提供了可靠的觸發信號，保證了採樣系統的同步準確度。在此指明，以上敘述有助於本領域技術人員理解本發明創造，但並非限制本發明創造的保護範圍。任何沒有脫離本發明創造實質內容的對以上敘述的等同替換、修飾改進和/或刪繁從簡而進行的實施，均落入本發明創造的保護範圍。
權利要求
1.一種可編程抗幹擾的同步觸發器，其特徵在於，包括正向輸入端均相互連接且負向輸入端相互連接的一個參考點檢測比較器、一個正遲滯比較器和一個負遲滯比較器，所述正向輸入端均相互連接的節點連接輸入信號；所述參考點檢測比較器的輸出端分別通過電阻連接工作電源和通過計數器與控制邏輯電路互連；所述正遲滯比較器的輸出端分別連接第一電阻網絡的一端和所述控制邏輯電路，所述第一電阻網絡的另一端連接所述正遲滯比較器的正向輸入端，所述第一電阻網絡通過接地端接地並通過埠連接所述控制邏輯電路；所述負遲滯比較器的輸出端分別連接第二電阻網絡的一端和所述控制邏輯電路，所述第二電阻網絡的另一端連接所述負遲滯比較器的正向輸入端，所述第二電阻網絡通過接地端接地並通過埠連接所述控制邏輯電路；所述負向輸入端相互連接的節點連接數模轉換器，所述數模轉換器連接所述控制邏輯電路。
2.根據權利要求1所述的可編程抗幹擾的同步觸發器，其特徵在於，所述數模轉換器輸出參考點電壓給所述負向輸入端相互連接的節點。
3.根據權利要求1所述的可編程抗幹擾的同步觸發器，其特徵在於，所述輸入信號經所述參考點檢測比較器後形成多觸發脈衝串由所述計數器計數，所述控制邏輯電路根據所述計數器值配置所述第一電阻網絡和第二電阻網絡以調整遲滯電平，從而保證所述正遲滯比較器和負遲滯比較器的單次觸發特性。
4.根據權利要求1所述的可編程抗幹擾的同步觸發器，其特徵在於，所述第一電阻網絡和第二電阻網絡均由純電阻陣列及開關組成的數字可編程電阻網絡。
5.根據權利要求1所述的可編程抗幹擾的同步觸發器，其特徵在於，所述數模轉換器輸出的參考點電壓通過所述控制邏輯電路任意配置，從而實現數字可控。
6.根據權利要求1所述的可編程抗幹擾的同步觸發器，其特徵在於，正負遲滯電平數字通過所述控制邏輯電路編程控制。
全文摘要
一種可編程抗幹擾的同步觸發器，為ADC採樣系統提供可靠的觸發信號，從而保證採樣系統的同步準確度，包括正向輸入端均相互連接且負向輸入端相互連接的一個參考點檢測比較器、一個正遲滯比較器和一個負遲滯比較器，所述正向輸入端均相互連接的節點連接輸入信號；所述參考點檢測比較器的輸出端分別通過電阻連接工作電源和通過計數器與控制邏輯電路互連；所述正遲滯比較器的輸出端分別連接第一電阻網絡的一端和所述控制邏輯電路，所述第一電阻網絡的另一端連接所述正遲滯比較器的正向輸入端，所述第一電阻網絡通過接地端接地並通過埠連接所述控制邏輯電路；所述負遲滯比較器的輸出端分別連接第二電阻網絡的一端和所述控制邏輯電路。
文檔編號H03M1/54GK102163974SQ20101060603
公開日2011年8月24日 申請日期2010年12月24日 優先權日2010年12月24日
發明者蔣方亮 申請人:北京東方計量測試研究所