一種無電阻全cmos溫度曲率補償電路的製作方法
2023-05-30 13:43:36
一種無電阻全cmos溫度曲率補償電路的製作方法
【專利摘要】本發明涉及集成電路設計領域，具體涉及到一種無電阻全CMOS溫度曲率補償電路。本發明所述的無電阻全CMOS溫度曲率補償電路，基於開關控制，對基準源的輸出電壓在低的溫度範圍內進行補償，減小遷移率的非線性溫度特性對基準源的影響，從而獲得具有較小溫度係數的基準電壓；由於整體電路為無電阻全CMOS電路，使得晶片面積大大減小。本發明尤其適用於無電阻全CMOS溫度曲率補償電路。
【專利說明】—種無電阻全CMOS溫度曲率補償電路
【技術領域】
[0001]本發明屬於集成電路設計領域，具體涉及到一種無電阻全CMOS溫度曲率補償電路。
【背景技術】
[0002]高精度基準源在模數轉換器和功率集成電路等應用中扮演了重要角色，其性能直接關係到系統的整體性能。對於DC-DC變換器而言，電壓基準源的性能直接關係到變換器輸出的精度和穩定性。因此，高性能電壓基準源對於高性能變換器的設計而言尤為重要。
[0003]高性能電壓基準源需要在不改變製造工藝的情況下，實現對溫度和噪聲的波動不敏感，此外，極低的靜態電流和工作電壓也是未來高性能電壓基準源電路的設計目標。
[0004]有電阻基準電路中，電阻的應用存在工藝偏差大、耗費晶片面積、噪聲耦合大等缺點，使其不適用於低噪聲應用電路；同時在一些工藝中無法提供電阻，增加了有電阻基準的局限性。實現無電阻基準電路在寬溫度範圍內的低溫漂，將會成為非常重要的研究方向。
【發明內容】
[0005]本發明的目的，就是為了減小無電阻基準電路在寬溫度範圍內的電壓漂移，提出了一種無電阻全CMOS溫度曲率補償電路。
[0006]本發明的技術方案:如圖1所示，一種無電阻全CMOS溫度曲率補償電路，其特徵在於，該補償電路包括 PMOS 管 M7、M8、M12、M13, NMOS 管 M5、M6、M9、M10、Mil、M14 和電流源I1 ;其中，M5的柵極與漏極互連，其漏極通過電流源I1連至電源電壓VIN，其源極接地電位VSS ；M6的柵極接M5的柵極，其漏極接M7的漏極，其源極接地電位VSS ；M7的源極接電源電壓VIN，其柵極接M8的柵極;M8的源極接電源電壓VIN，其漏極與柵極互連，其漏極接M9的漏極；M9的柵極接外部負溫電壓，其源極接地電位VSS ；M10的柵極與漏極互連，其漏極接M7漏極與M6漏極的互連點，其源極接地電位VSS ；M11的柵極接MlO的柵極，其漏極接M12的漏極，其源極接M14的漏極;M14的柵極接外部偏置電壓，其源極接地電位VSS ；M12的源極接電源電壓VIN，其柵極與漏極互連;M13的源極接電源電壓VIN，其柵極接M12的柵極，其漏極作為補償電路的輸出端。
[0007]本發明的有益效果為，本發明所述的無電阻全CMOS溫度曲率補償電路，基於開關控制，對基準源的輸出電壓在低的溫度範圍內進行補償，減小遷移率的非線性溫度特性對基準源的影響，從而獲得具有較小溫度係數的基準電壓；由於整體電路為無電阻全CMOS電路，使得晶片面積大大減小。
【專利附圖】
【附圖說明】
[0008]圖1為本發明的無電阻全CMOS溫度曲率補償電路示意圖；
[0009]圖2為本發明提出的無電阻全CMOS溫度曲率補償電路應用於基準源的架構示意圖；
[0010]圖3為本發明的一種基準源電路的實例示意圖；
[0011]圖4為本發明的溫度曲率補償原理示意圖；
[0012]圖5為本發明的溫度曲率補償後的基準源示意圖。
【具體實施方式】
[0013]下面結合附圖和實施例對本發明進行詳細的描述
[0014]本發明的無電阻全CMOS溫度曲率補償電路的示意圖如圖1所示，其由4個PMOS管:M7、M8、M12、M13，5個NMOS管:M5、M6、M9、M10、Mll和電流源山、I2組成。具體連接關係為:M5的柵極與漏極互連，其漏極通過電流源I1連至電源電壓VIN，其源極接地電位VSS ；M6的柵極接M5的柵極，其漏極接M7的漏極，其源極接地電位VSS ；M7的源極接電源電壓VIN，其柵極接M8的柵極;M8的源極接電源電壓VIN，其漏極與柵極互連，其漏極接M9的漏極；M9 的柵極接外部負溫電壓 Vctat (CTAT, Complementary To Absolute Temperature),其源極接地電位VSS ；M10的柵極與漏極互連，其漏極接M7漏極與M6漏極的互連點，其源極接地電位VSS ；M11的柵極接MlO的柵極，其漏極接M12的漏極，其源極接M14的漏極；M14的柵極接外部偏置電壓Vb，其源極接地電位VSS ；M12的源極接電源電壓VIN，其柵極與漏極互連;M13的源極接電源電壓VIN，其柵極接M12的柵極，其漏極作為該電路的輸出V。。
[0015]本發明的無電阻全CMOS溫度曲率補償電路應用於基準源的架構示意圖如圖2所示，包括溫度曲率補償電路、基準源電路；其中，溫度曲率補償電路的第一輸入端接外部負溫電壓Vctat，第二輸入端接基準源產生的第二偏置電壓Vb，輸出端接基準源電路的輸入端Vc ;基準源電路的另一輸出端輸出基準電壓Vkef。
[0016]本發明中的一種基準源電路實例採用亞閾區MOS非帶隙基準源，其電路結構如圖3所示，由PMOS管Ml、M2，NMOS管M3、M4和兩個電流源A μ nT2、B μ nT2構成，其中A、B均為正的常數，μ ?是電子遷移率，T是絕對溫度。該電路中，Ml和M2工作在飽和區，其餘MOS管均工作在亞閾值區。由公式推導，可得基準源的輸出電壓Vkef為:
[0017]Vref = Vgs4 + Vgs1-V = Vriix + nVr InD + E( I)
[0018]其中，D:, ^ =Vesi 是 MOS 管 Mi 的柵源電壓，
K Ctn S4y Cox ?, a + l Iv ]j aS2 y
Vthn是匪OS管的閾值電壓，η是亞閾值斜率，Vt是熱電壓，μ ρ是空穴遷移率，Cox是柵氧化物單位面積電容，Si表示MOS管Mi的寬長比，k是波爾茲曼常數，q是電子電荷，a為M1、M2的電流比例係數。該基準源的輸出為一階基準，其波形圖如5中實線所示。
[0019]本發明的無電阻全CMOS溫度曲率補償電路如圖1所示，其中M5管和M6管、M7管和M8管、M12管和M13管分別構成電流鏡，M5管的漏極電流為A μ nT2，其中A為正的常數。通過鏡像，可得Μ6管的漏極電流為:
[0020]16 = h = Α γ- Pj212 )
[0021]由上式可得，I6為正溫電流。M9管的柵極受CTAT電壓控制，工作在飽和區，其漏極電流如下:
[0022]I9 =^MllCox (Vctat — Vrm fC 3)
[0023]由上式可知，隨著溫度升高，M9管的漏電流I9減小。
[0024]當溫度Τ〈?γ時，通過設定MOS管寬長比的比例係數，使得初始值19>15。設定S5 =S6, S7 = S8，可得，Ι7>Ι6，Μ10的漏極電流較大，使Mll管的柵電壓抬高，則Mll管的源極電壓抬高，即Μ14的漏源電壓Vds Μ14增大，則Μ14所在支路有電流流過，並通過Μ12與Μ13組成的電流鏡鏡像輸出，然後灌入到基準源的\節點，使得構成基準電壓的正溫電壓增大，從而基準輸出電壓值大於補償之前的值。隨著溫度升高，MlO的漏極電流逐漸減小，Mll的柵極電壓逐漸下降，Vds Μ14逐漸減小，使得其所在支路電流減小。但由於在TCIYW^s2-Vesi的正溫度係數大於Μ4管柵源電壓Ves4的負溫度係數，基準電壓的溫度係數為正值，故補償後的基準輸出呈現出隨溫度升高而增大的趨勢，如圖5中曲線所示。
[0025]當溫度T = IY時，Ves2-Vesi的溫度係數等於Ves4的溫度係數。隨著溫度的不斷升高，且IYCKT1時，MlO的漏極電流繼續減小，Mll的柵極電壓繼續下降，從而Vds mi4繼續下降，導致Μ14上的電流體現出較強的負溫特性，且該溫度範圍內的負溫係數大於Τ〈?γ溫度範圍內的溫度係數，通過鏡像後，可得Μ13的漏極電流變化趨勢如圖4所示，使得M2管和Ml管的柵源電壓之差Ves2-Vesi的溫度係數隨溫度升高而降低，因此在該溫度範圍內，基準電壓的溫度係數為負數，基準電壓隨溫度升高而減小。
[0026]當溫度繼續升高，I7繼續減小，而I6繼續增大，在T1溫度處，117| = I6, MlO的漏極電流為零，Mll關斷，該支路無電流流過，I13的漏極電流減小至零，不再向基準源的Vc節點灌入電流，基準輸出恢復到補償前的值，最終補償退出。
[0027]本發明的無電阻全CMOS溫度曲率補償電路，對基準源進行低溫補償，實現了優良的溫度係數，整個電路為無電阻全CMOS電路，晶片面積大大減小。
【權利要求】
1.一種無電阻全CMOS溫度曲率補償電路，其特徵在於，該補償電路包括PMOS管M7、M8、M12、M13，NMOS管M5、M6、M9、M10、Mil、M14和電流源I1 ;其中，M5的柵極與漏極互連，其漏極通過電流源I1連至電源電壓VIN，其源極接地電位VSS ；M6的柵極接M5的柵極，其漏極接M7的漏極，其源極接地電位VSS ；M7的源極接電源電壓VIN，其柵極接M8的柵極；M8的源極接電源電壓VIN，其漏極與柵極互連，其漏極接M9的漏極;M9的柵極接外部負溫電壓，其源極接地電位VSS ；M10的柵極與漏極互連，其漏極接M7漏極與M6漏極的互連點，其源極接地電位VSS ；M11的柵極接MlO的柵極，其漏極接M12的漏極，其源極接M14的漏極；M14的柵極接外部偏置電壓，其源極接地電位VSS ；M12的源極接電源電壓VIN，其柵極與漏極互連;M13的源極接電源電壓VIN，其柵極接M12的柵極，其漏極作為補償電路的輸出端。
【文檔編號】G05F1/56GK104181969SQ201410426245
【公開日】2014年12月3日 申請日期:2014年8月27日 優先權日:2014年8月27日
【發明者】周澤坤, 王霞, 石躍, 吳剛, 王卓, 張波 申請人:電子科技大學