避免尖峰現象的方法
2023-05-30 22:15:41
專利名稱：避免尖峰現象的方法
技術領域：
本發明涉及半導體製造技術，尤其是一種避免金屬矽化物層發生尖峰(spike)現象的方法，該方法可避免嵌入式動態隨機存取存儲器(embeddeddynamic random access memory，EDRAM)柵極中的金屬矽化物層發生尖峰現象的方法，以改善嵌入式存儲器的電性表現。
在整合存儲陣列區與周邊電路區的柵極製程時，為了提高周邊電路區的元件電性表現，習知技術多是在柵極結構中的多晶矽層表面形成一金屬矽化物層，藉以降低柵極的接觸電阻。然而由於矽具有溶解鈦(titanium，Ti)、鋁(aluminum，Al)等金屬的特性，致使形成於多晶矽層上方的金屬會從金屬-矽的介面(interface)穿透到多晶矽層中，進而形成一尖峰形狀，影響柵極的電性表現。目前消除此一尖峰形狀的方法先於多晶矽層表面形成一阻障層，之後再於阻障層表面形成該金屬矽化物層，如此一來即可通過阻障層遏制金屬向下擴散而產生尖峰現象。
請參考
圖1與圖2，圖1與圖2為習知於一半導體基底10上製作一嵌入式動態隨機存取存儲器(未顯示)的柵極20的方法示意圖。如圖1所示，製作柵極20的方法依序於半導體基底10表面形成一矽氧層12、一多晶矽層14、一阻障層16以及一金屬矽化物層18。其中，阻障層16為一氮化鈦(titanium nitride，TiN)層，金屬矽化物層18為一鈦金屬矽化物(titaniumsilicide，TiSi2)層。習知形成阻障層16的方法多是利用一物理氣相沉積，例如反應性濺鍍，通過反應室中的氬氣與氮氣作為反應氣體，將金屬靶中的鈦轟擊出來，接著再使鈦與經等離子解離的氮原子反應形成氮化鈦沉積於多晶矽層14表面。一般而言，利用反應性濺鍍所形成的阻障層16其結構緻密性並不理想，因此在後續的熱製程中，並無法抑制金屬矽化物層18中的金屬向下擴散，進而使金屬矽化物層18產生一侵入阻障層16中，甚至直接侵入多晶矽層14中的尖峰結構19。
之後如圖2所示，進行一黃光暨蝕刻製程，先於半導體基底10表面塗布一光阻層，並於光阻層中定義出柵極的圖案，接著依照光阻層的圖案去除部份的金屬矽化物層18、阻障層16、多晶矽層14以及矽氧層12，直至半導體基底10表面，以形成柵極20。而欲完成嵌入式動態隨機存取存儲器的MOS電晶體，還須形成源極與漏極等結構，然此並非習知技術所探討的重點，故在此不多贅述。
由於習知的物理氣相沉積方式無法提供阻障層16良好的結構緻密性，因此可能導致金屬矽化物層18的尖峰結構19的發生，形成漏電或其他影響電性表現的不良後果，而且由於部分穿透阻障層16的尖峰結構19會影響整個阻障層16的應力性質，因此亦使得柵極20的可靠度大為降低。
因此，本發明的目的即在避免習知技術中金屬矽化物的尖峰現象。
本發明的另一目的是提供一種改善嵌入式動態隨機存取存儲器的環形震蕩周期(ring oscillator period)的方法，以提升產品的可靠度。
在本發明的最佳實施例中，首先於一半導體基底表面形成一多晶矽層，接著進行一準直管物理氣相沉積製程(collimator physical vapordeposition)，以於該多晶矽層表面形成一阻障層，隨後再進行一快速熱製程(rapid thermal process，RTP)，以使該阻障層緻密化。最後於該阻障層表面形成一金屬矽化物層。
由於本發明於形成阻障層的過程中使用準直管作為輔助，而且在沉積阻障層之後更進行一快速高溫熱製程，因此可以有效改善阻障層的均勻性以及緻密性，進而避免金屬矽化物層發生尖峰現象，降低多晶矽層的接觸電阻，並且提升產品的可靠度。此外，當本發明的製作阻障層的方法應用於嵌入式動態隨機存取存儲器，特別是邏輯電路區內的MOS電晶體的柵極結構時，隨著柵極電阻值的降低可以減少邏輯電路區的環形震蕩周期，亦即減少邏輯電路區的延遲反應時間，進而可以提高邏輯運算能力，改善元件的電性表現。
圖示的符號說明10、30半導體基底 12、32矽氧層14、34多晶矽層16、36阻障層18、38金屬矽化物層19尖峰結構20柵極40導線具體實施方式
請參考圖3與圖4，圖3與圖4為本發明於一半導體基底30上製作一嵌入式動態隨機存取存儲器(未顯示)的導線40的方法示意圖。導線40主要用來形成一字元線、一位元線或一柵極結構。如圖3所示，製作導線40的方法包括先於半導體基底30表面進行一高溫熱氧化製程，以於半導體基底30表面均勻形成一矽氧層32。隨後進行一薄膜沉積製程，通常一低壓氣相化學沉積法，以於矽氧層32上形成一多晶矽層34。此外，為了降低多晶矽層34的電阻，尚須再進行一摻雜製程，以摻雜至少一摻質於多晶矽層34之內。摻雜製程通常有兩種方式，第一種是在形成多晶矽層34時，便直接通過同時(in-situ)生成的方式將摻質趨入多晶矽層34，第二種則是在多晶矽層34形成之後，再通過高溫擴散(diffusion)或植入(implantation)的方式，將摻質植入於多晶矽層34。
在形成多晶矽層34後，接下來即進行一物理氣相沉積製程，以於多晶矽層34表面形成一由氮化鈦所構成的阻障層36。為了避免阻障層36產生如習知技術的結構緻密性不足的問題，本發明的物理氣相沉積製程利用準直管來降低阻障層36的沉積速度以及濺鍍的角度，以使阻障層36得以均勻沉積並獲得一緻密結構。之後，再進行一快速熱製程，例如一快速高溫氮化製程(rapid thermal nitridation，RTN)，控制溫度約介於600至850℃之間，以再次地緻密化並固化阻障層36的結構。而為了減少因使用準直管所增加的製程時間，在本發明的最佳實施例中，上述物理氣相沉積為一高功率濺鍍製程，亦即使等離子功率調整至約介於10千瓦(kilowatt，KW)至20千瓦之間，以加速等離子解離速率。隨後，於阻障層36表面形成一金屬矽化物層38，例如一鈦金屬矽化物層。
之後如圖4所示，進行一黃光暨蝕刻製程，先於半導體基底30表面塗布一光阻層(未顯示)，並於光阻層中定義出導線的圖案，接著依照光阻層的圖案去除部份的金屬矽化物層38、阻障層36、多晶矽層34以及矽氧層32，直至半導體基底30表面，以形成導線40。當然欲完成嵌入式動態隨機存取存儲器的MOS電晶體以及其他結構，猶須形成輕摻雜漏極(LDD)、側壁子(spacer)、源極與漏極等等，然此亦非本發明的重點，故不再贅述。
本發明的特徵是利用一準直管來進行高功率濺鍍製程，以使阻障層36具有較為緻密的結構，此外，本發明於濺鍍製程之後更進行一快速高溫氮化製程，以再次強化阻障層36的結構，因此可以有效避免金屬矽化物層38發生尖峰現象，避免發生漏電流，同時更可以改善阻障層36的應力性質，以及降低導線40的接觸電阻。而當本發明的製作導線40的方法應用於嵌入式動態隨機存取存儲器，特別是邏輯電路區內的MOS電晶體的柵極結構時，隨著柵極電阻值的降低可以減少邏輯電路區的環形震蕩周期，亦即減少邏輯電路區的延遲反應時間，因此可以提高邏輯運算能力，以有效改善元件的電性表現。
相較於習知製作導線結構中阻障層的方法，本發明於阻障層的濺鍍製程中使用準直管作為輔助，而且在濺鍍製程之後更進行一快速高溫氮化製程，因此可以有效改善阻障層的均勻性以及緻密性，進而避免金屬矽化物層發生尖峰現象，降低導線的接觸電阻，並且提升產品的可靠度。
以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明專利的涵蓋範圍。
權利要求
1.一種避免一金屬矽化物層發生尖峰現象的方法，其特徵是該方法包含有下列步驟提供一半導體基底；於該半導體基底表面形成一多晶矽層；進行一準直管物理氣相沉積製程，以於該多晶矽層表面形成一氮化鈦層，以及進行一快速熱製程，以使該氮化鈦層緻密化；以及於該氮化鈦層表面形成該金屬矽化物層。
2.如權利要求1所述的方法，其特徵是該物理氣相沉積製程為一高功率濺鍍製程。
3.如權利要求2所述的方法，其特徵是該高功率濺鍍製程的功率約介於10千瓦至20千瓦之間。
4.如權利要求1所述的方法，其特徵是該快速熱製程為一快速高溫氮化製程，且該快速熱製程的溫度約介於600至850℃之間。
5.如權利要求1所述的方法，其特徵是該金屬矽化物層由鈦金屬矽化物所構成。
6.如權利要求1所述的方法，其特徵是該多晶矽層用來形成一字元線、一位元線或一柵極結構，且該金屬矽化物層用來降低該字元線、該位元線或該柵極結構的接觸電阻。
7.一種改善嵌入式動態隨機存取存儲器的環形震蕩周期的方法，該嵌入式動態隨機存取存儲器包含有一多晶矽層設於一半導體基底上，其特徵是該方法包含有下列步驟利用一準直管進行一高功率濺鍍製程，以於該多晶矽層表面形成一均勻阻障層；進行一快速熱製程，以緻密化該阻障層；以及於該阻障層表面形成一金屬矽化物層；其中該阻障層可以避免該金屬矽化物發生尖峰現象，以提供該嵌入式動態隨機存取存儲器一低接觸電阻，並降低該嵌入式動態隨機存取存儲器的環形震蕩周期。
8.如權利要求7所述的方法，其特徵是於形成該金屬矽化物層後，該方法另包含一黃光暨蝕刻製程，該黃光暨蝕刻製程去除部份的該金屬矽化物層、該阻障層、以及該多晶矽層，以形成一導線，其中該阻障層可用來降低該導線的環形震蕩周期。
9.如權利要求8所述的方法，其特徵是該導線包含一字元線、一位元線或一柵極結構。
10.如權利要求7所述的方法，其特徵是該阻障層由氮化鈦所構成。
11.如權利要求10所述的方法，其特徵是該快速熱製程為一快速高溫氮化製程，且該快速熱製程的溫度約介於600至850℃之間。
12.如權利要求7所述的方法，其特徵是該金屬矽化物層由鈦金屬矽化物所構成。
13.如權利要求7所述的方法，其特徵是該高功率濺鍍製程的功率約介於10千瓦至20千瓦之間。
全文摘要
一種避免尖峰現象的方法，先於一半導體基底表面形成一多晶矽層，接著進行一準直管物理氣相沉積製程，以於該多晶矽層表面形成一氮化鈦層，隨後再進行一快速高溫氮化製程，以緻密化該氮化鈦層；最後於該氮化鈦層表面形成一金屬矽化物層；其中，該氮化鈦層可有效抑制該金屬矽化物層與該多晶矽層發生尖峰現象；相較於習知製作導線結構中阻障層的方法，本發明於阻障層的濺鍍製程中使用準直管作為輔助，而且在濺鍍製程之後更進行一快速高溫氮化製程，因此可以有效改善阻障層的均勻性以及緻密性，進而避免金屬矽化物層發生尖峰現象，降低導線的接觸電阻，並且提升產品的可靠度。
文檔編號H01L21/8242GK1430249SQ0215524
公開日2003年7月16日 申請日期2002年12月10日 優先權日2002年1月3日
發明者林文正, 藍仁宏, 林永昌, 李宗翰 申請人:聯華電子股份有限公司