高壓設備中的靜電放電保護的製作方法
2023-05-30 12:58:11 1
專利名稱：高壓設備中的靜電放電保護的製作方法
技術領域：
本發明總的涉及靜電放電(ESD)保護。更特別地，本發明為高壓集成電路(IC)提供ESD保護。
背景技術：
在具有較高電壓容差的高壓IC中，通常很難提供ESD保護。高壓器件的擊穿電壓必須比高壓IC的工作電壓高。ESD保護必須提供比高壓IC的工作電壓高、比高壓器件的擊穿電壓低的ESD觸發電壓。高壓IC的工作電壓通常接近高壓器件的擊穿電壓，從而使得ESD觸發電壓的容許範圍很窄，且很難達到。
常規的IC器件，例如金屬氧化物半導體(MOS)、場效應電晶體(MOSFET)和雙極結電晶體(BJT)，不具有高壓IC的所需的電壓容差。因此高壓器件通常都採用替換技術。這些替換的高壓器件可包括橫向擴散MOS(LDMOS)電晶體、橫向絕緣柵雙極電晶體(LIGBT)和其它器件。雖然這些高壓器件被設計成能夠耐受高壓，但是它們不適於用作ESD放電器件。常規的器件不能用來提供ESD保護，因為其工作電壓經常超過該常規器件的擊穿電壓。
矽控整流器(SCR)結構通常用來為高壓IC提供ESD保護。SCR器件的缺點在於它的開啟(turn on)時間相對較慢。SCR器件的另一個缺點在於它的觸發機制。SCR器件的觸發由pn結擊穿所產生的基體電流引發。但是，這種pn結也被設計成有較高的擊穿電壓，以用在高壓設備中。因此，很難設計出帶有能夠滿足這些相互衝突的設計目標的pn結的SCR器件。當使用低阻基片時，SRC構件的性能將更加有損高壓IC的正常使用。
用來製造高壓IC的處理步驟也使其它常用的ESD保護技術失效。例如，階躍恢復MOS器件只能提供很有限的ESD保護，因為在許多製造處理中，它們理想的寄生雙極電晶體特性被有意減弱。基於MOS的ESD保護器件遭受特有的高臨界電壓和高壓MOS的通道阻抗，這導致過多的布局開銷(layoutoverhead)。基於二極體的ESD保護器件遭受高壓處理技術中固有的寄生串聯電阻，這也導致過多的布局開銷。在高壓ESD保護設計中的另一障礙是在ESD保護電路中組裝耐高壓的電阻和電容。
發明內容
因此，本發明通過充分排除相關技術中的一個或多個缺點，提供用於高壓IC的ESD保護。
在本發明的一個方面，提供了一種ESD器件，包括連接到第一觸點上的低摻雜阱，和連接到第二觸點上的擴散區。低摻雜阱和擴散區之間的基體與第二觸點相連。所述基體的摻雜物極性與低摻雜阱和擴散區的摻雜物極性相反。低摻雜阱和擴散區之間的距離決定了ESD器件的觸發電壓。當向ESD設備施加反偏壓時，低摻雜阱與基體之間形成損耗區。當反偏壓促使損耗區與擴散區開始接觸時，第一觸點與第二觸點之間形成電流放電路徑。
在本發明的另一方面，提供了一種ESD器件，包括連接到第一觸點上的低摻雜阱，以及連接到第二觸點上的第一擴散區和連接到第三觸點上的第二擴散區。所述ESD器件包括低摻雜阱和第一擴散區之間的基體。基體和第二擴散區的摻雜物極性與低摻雜阱和第一擴散區的摻雜物極性相反。低摻雜阱和第一擴散區之間的距離決定了ESD器件的觸發電壓。當向ESD器件施加反偏壓時，低摻雜阱與基體之間形成損耗區。當反偏壓促使損耗區與擴散區開始接觸時，第一觸點與第二觸點之間形成電流放電路徑。當向ESD器件施加正向偏壓時，低摻雜阱與基體之間所形成的pn結被正向偏置。pn結被正向偏壓完全偏置並提供正向偏置的ESD放電路徑。
在本發明的另一個方面，提供了一種製造ESD器件的方法，所述ESD器件包括基體、位於基體內並連接到第一觸點的低摻雜阱、以及位於基體內並連接到第二觸點的擴散區。所述基體連接到第二觸點，其摻雜物極性與低摻雜阱和擴散區的摻雜物極性相反。低摻雜阱和擴散區之間的距離決定了ESD器件的觸發電壓。
在本發明的另一方面，提供了一種製造ESD器件的方法，所述ESD器件包括基體、位於基體內並連接到第一觸點的低摻雜阱。所述ESD器件還包括位於基體內並連接到第二觸點的第一擴散區，以及位於基體內並連接到第三觸點的第二擴散區。基體和第二擴散區的摻雜物極性與低摻雜阱和第一擴散區的摻雜物極性相反。低摻雜阱和第一擴散區之間的距離決定了ESD器件的觸發電壓。
根據本發明的一個方面，提供了一種靜電放電(ESD)器件，包括基體；在基體上形成的低摻雜阱，它有第一觸點；以及在基體上形成的擴散區，它有與基體相接觸的第二觸點；其中基體的摻雜物極性與低摻雜阱的摻雜物極性以及擴散區的摻雜物極性相反。
優選地，低摻雜阱和擴散區之間的距離決定了ESD器件的觸發電壓。
優選地，當向低摻雜阱和基體施加反偏壓時，低摻雜阱與基體之間形成損耗區。
優選地，損耗區的寬度隨著反偏電壓的增長而增長。
優選地，當損耗區與擴散區開始接觸時，第一觸點與第二觸點之間形成電流放電路徑。
優選地，ESD器件的觸發電壓等於促使損耗區開始與擴散區接觸的反偏電壓。
優選地，相對於低摻雜阱的中心，低摻雜阱的周圍的摻雜濃度更低。
優選地，所述擴散區是常規的摻雜阱。
優選地，所述擴散區是常規的低摻雜阱。
優選地，所述擴散區是常規的摻雜擴散區。
優選地，相對於擴散區的中心，擴散區的周圍的摻雜濃度更低。
優選地，低摻雜阱和擴散區的摻雜物極性為n型，基體的摻雜物極性為p型。
優選地，低摻雜阱和擴散區的摻雜物極性為p型，基體的摻雜物極性為n型。
根據本發明的一個方面，提供了一種靜電放電(ESD)器件，包括基體；在基體上形成的低摻雜阱，它有第一觸點；在基體上形成的第一擴散區，它有第二觸點；在基體上形成的第二擴散區，它有第三觸點；其中基體和第二擴散區的摻雜物極性與低摻雜阱和第一擴散區的摻雜物極性相反。
優選地，低摻雜阱和第一擴散區之間的距離決定了ESD器件的觸發電壓。
優選地，第三觸點位於第一觸點和第二觸點之間。
優選地，低摻雜阱和第一擴散區的摻雜物極性為n型，基體和第二擴散區的摻雜物極性為p型。
優選地，低摻雜阱和第一擴散區的摻雜物極性為p型，基體和第二擴散區的摻雜物極性為n型。
優選地，所述第二觸點和所述第三觸點通過導體連接。
根據本發明的一個方面，提供了一種製造ESD器件的方法，包括製造基體；在基體上製造與第一觸點相連的低摻雜阱；以及在基體上製造與第二觸點相連的擴散區；其中基體與第二觸點相連，且其摻雜物極性與低摻雜阱的摻雜物極性以及擴散區的摻雜物極性相反。
優選地，低摻雜阱和擴散區之間的距離決定了ESD器件的觸發電壓。
根據本發明的一個方面，提供了一種製造ESD器件的方法，包括製造基體；在基體上製造與第一觸點相連的低摻雜阱；以及在基體上製造與第二觸點相連的第一擴散區；以及在基體上製造與第三觸點相連的第二擴散區，其中基體和第二擴散區的摻雜物極性與低摻雜阱和第一擴散區的摻雜物極性相反。
優選地，低摻雜阱和第一擴散區之間的距離決定了ESD器件的觸發電壓。
優選地，該方法還包括在低摻雜阱和第一擴散區之間製造第二擴散區。
優選地，該方法還包括用導體將第二觸點與第三觸點相連。
將會在隨後的描述中列出本發明的其它特徵和優點，其中，部分將會從所述描述中得到，或者通過實施本發明而得到。在書面的描述及其權利要求、以及附圖中指出的結構可以實現並得到本發明的優點。
將會理解，前面的總描述和以下的詳細描述都具有代表性，用作說明的目的，並用來對本發明做進一步的闡釋。
附圖示出了本發明，並與描述一起進一步解釋了本發明的原則，使本技術領域的人能夠實施並使用本發明。
圖1A示出了摻雜半導體器件，它帶有常規的、低擊穿電壓的摻雜阱。
圖1B示出了向圖1A中所示的摻雜半導體器件施加反偏壓時，摻雜半導體器件的特性。
圖2A示出了摻雜半導體器件，它帶有常規的、高擊穿電壓的摻雜阱。
圖2B示出了向圖2A中所示的摻雜半導體器件施加反偏壓時，摻雜半導體器件的特性。
圖3示出了本發明的ESD保護器件，它可為高壓設備提供ESD保護。
圖4示出了向圖3中所示的ESD保護器件施加反偏壓時，ESD保護器件的特性。
圖5示出了在ESD情況下，圖3所示的ESD保護器件的特性。
圖6示出了本發明ESD保護器件的高壓端和穿透端的典型布局。
圖7示出了本發明ESD保護器件的高壓端的、低摻雜阱的示例性摻雜剖面圖。
圖8A、8B和8C示出了本發明ESD保護器件的穿透端的、擴散區的典型摻雜剖面圖。
圖9A、9B和9C分別示出了圖8A、8B和8C中所示的穿透端的各種變化。
圖10示出了合併了圖9A、9B和9C所示的附加基體偏置接觸的ESD保護器件。
具體實施例方式
圖1A和圖1B示出了擊穿電壓較低的摻雜半導體器件100。如圖1A所示，該摻雜半導體器件100包括常規的摻雜阱102和摻雜基體104。相對於摻雜基體104，常規的摻雜阱102的摻雜濃度較高，接面深度較淺。常規摻雜阱的濃度級別通常為1017/cm3。摻雜基體104也有相對較高的摻雜濃度。但是，施加在摻雜基體104上的摻雜物極性與施加在常規的摻雜阱102上的摻雜物極性相反。例如，如果常規摻雜阱102為p型材料，那麼摻雜基體104為n型材料。或者，如果常規摻雜阱102為n型材料，那麼摻雜基體104為p型材料。在每種摻雜情形下，常規摻雜阱102與摻雜基體104密切接觸，從而形成了pn結。
圖1A示出了沒有向常規摻雜阱102和摻雜基體104施加偏壓的摻雜半導體器件100。圖1B示出了向常規的摻雜阱102和摻雜基體104施加反偏壓時，摻雜半導體器件100的特性。當施加到常規摻雜阱102和摻雜基體104上的電壓極性與常規摻雜阱102和摻雜基體104內各自的極性相反時，反偏壓被施加到摻雜半導體器件100。當向摻雜半導體器件100施加反偏壓時，常規摻雜阱102和摻雜基體104所形成的pn結被反向偏置。
如圖1B所示，當向常規摻雜阱102和摻雜基體104施加反偏壓時，常規摻雜阱102和摻雜基體104之間形成損耗區106。損耗區106是缺少活動載體的空間電荷區。常規摻雜阱102和摻雜基體104的摻雜濃度相對較高，這導致對一系列的反偏壓來說，損耗區106的寬度相對較窄。損耗區106相對較窄的寬度導致摻雜半導體器件100的擊穿電壓較低。
圖2A和圖2B示出了擊穿電壓較高的摻雜半導體器件200。如圖2A所示，摻雜半導體器件200包括常規的低摻雜阱202和低摻雜基體204。相對於低摻雜基體204，常規的低摻雜阱202的摻雜濃度相對較低，接面深度較深。常規低摻雜阱的濃度級別約為1016/cm3。低摻雜阱的接面深度較深，這為電流提供了大面積區域。低摻雜基體204也有相對較低的摻雜濃度。但是，施加在低摻雜基體204上的摻雜物極性與施加在常規的低摻雜阱202上的摻雜物極性相反。常規低摻雜阱202與低摻雜基體204密切接觸，從而形成了pn結。
圖2A示出了沒有向常規低摻雜阱202和低摻雜基體204施加偏壓的摻雜半導體器件200。圖2B示出了向常規的低摻雜阱202和低摻雜基體204施加反偏壓時，摻雜半導體器件200的特性。如圖2B所示，常規低摻雜阱202和低摻雜基體204之間形成損耗區206。常規低摻雜阱202和低摻雜基體204的摻雜濃度相對較低，這導致對一系列給定的反偏壓來說，損耗區206的寬度比圖1B所示的損耗區106的寬度更寬。損耗區206相對較寬的寬度導致摻雜半導體器件200的擊穿電壓較高。特別地，摻雜半導體器件200的擊穿電壓比摻雜半導體器件100的擊穿電壓高。
高壓集成電路中的電子器件需具有較高的電壓容差。高壓集成電路中的電子器件的擊穿電壓必須比高壓集成電路中的任何內部電路的工作電壓高。摻雜半導體器件200通常用來構造高壓器件，以用在高壓集成電路中。常規低摻雜阱202的低摻雜物極性增加了摻雜半導體器件200的擊穿電壓，從而保證摻雜半導體器件200具有較高的電壓容差。
高壓集成電路還要求有合適的靜電放電(ESD)保護。高壓集成電路中的ESD保護器件的觸發電壓必須高於任何內部電路的工作電壓，且低於任何內部電路的擊穿電壓。內部電路的工作電壓通常被增加到接近子電路器件的擊穿電壓。因此，必須將ESD保護器件的ESD觸發電壓設置在最大工作電壓和最小擊穿電壓之間的較窄範圍內。摻雜半導體器件200通常不適合用作ESD保護器件，因為它在原理上被設計成高壓器件。因此需要設計結合低摻雜阱的高壓器件，其適於為高壓集成電路提供ESD保護的用途。
圖3示出了根據本發明、為高壓設備提供ESD保護的ESD保護器件。ESD保護器件300可用在高壓集成電路中。ESD保護器件提供了ESD觸發電壓，該電壓高於高壓集成電路中任何內部電路的工作電壓，且低於任何內部電路的擊穿電壓。
如圖3所示，ESD保護器件300包括低摻雜阱302。低摻雜阱302的摻雜濃度相對較低。也就是，低摻雜阱302的濃度級別約為1016/cm3。在本發明的另一方面，低摻雜阱302的最高濃度級別約為8×1016/cm3。低摻雜阱302與觸點304相連。觸點304是導體，用來將偏壓施加到低摻雜阱302上。
還如圖3所示，ESD保護器件300包括擴散區310。擴散區310整個或部分地包含摻雜物，其中這些摻雜物的極性與低摻雜阱302的極性相同。擴散區310的濃度級別大於低摻雜阱302的濃度級別。擴散區310與觸點312相連。ESD保護器件300還包括基體308。基體308有相對較低的摻雜濃度。基體308內的摻雜物極性與低摻雜阱302和擴散區310的摻雜物極性相反。基體308也與觸點312相連，因為觸點312騎跨在基體308與擴散區310所形成的邊界上。觸點312是導體，用來將偏壓施加到擴散區310和基體308上。
相對於基體308的深度，低摻雜阱302有較深的接面深度。觸點304和觸點312通常由金屬製成。觸點304和低摻雜阱302共同構成ESD保護器件300的高壓端。觸點312和擴散區310共同構成ESD保護器件300的穿透端。
圖4示出了ESD保護器件300在高壓集成電路中正常工作中的特性。在正常工作中，ESD保護器件300被施加較高的反偏壓。當施加到高壓端和穿透端的電壓極性分別與低摻雜阱302和基體308內的摻雜物極性相反時，反偏壓被施加到ESD保護器件300。當向ESD保護器件300施加反偏壓時，低摻雜阱302和基體308緊密接觸所形成的pn結被反向偏置。
如圖4所示，當向低摻雜阱302和基體308施加反偏壓時，低摻雜阱302和基體308之間形成損耗區316。損耗區316的寬度和大小隨著施加到ESD保護器件300上的反偏壓的增加而增加。因此損耗區316的寬度大小隨著高壓集成電路的工作電壓的變化而變動。低摻雜阱302保證損耗區316的寬度可被擴大，從而為ESD保護器件300提供了高擊穿電壓，可承受高工作電壓。
在正常工作中，觸點312將相同的電勢施加到基體308上和擴散區310上。因此在正常工作中，基體308和擴散區310緊密接觸所形成的pn結不會被反向偏置。因此，當向ESD保護器件300施加反向偏壓時，基體308和擴散區310之間不會形成損耗區。
圖5示出了在高壓集成電路中的ESD情況下、ESD保護器件300的特性。當施加到任何內部電路上的電壓或電流超過預定的安全水平時，高壓集成電路中就會發生ESD情形。在ESD情況下，ESD保護器件300通過在其高壓端和穿透端之間提供ESD放電路徑，從而提供保護。當施加到ESD保護器件300上的反偏壓促使損耗區306到達或「穿透」至擴散區310時，即生成電流放電路徑。促使損耗區到達擴散區310的反偏壓的大小就是ESD保護器件300的ESD觸發電壓。因此，在觸發電壓，損耗區有效地從ESD保護器件300的高壓端穿透至穿透端。
ESD保護器件300的觸發電壓由低摻雜阱302與擴散區310的距離來決定。低摻雜阱302與擴散區310之間的距離避免了觸點304和觸點312在正常工作中短路。也就是，低摻雜阱與擴散區310之間的距離足夠大，從而在正常工作電壓下可避免損耗區316到達擴散區310。
低摻雜阱302與擴散區310之間的距離也可防止ESD保護器件300的觸發電壓過高。也就是，低摻雜阱302與擴散區310之間的距離足夠小能夠使損耗區316到達擴散區310，而不要求反偏壓超過高壓集成電路內的電子元件的擊穿電壓。
總的來說，低摻雜阱302與擴散區310之間的距離提供了ESD觸發電壓，它高於高壓集成電路的正常工作電壓，低於高壓集成電路內的電子元件的擊穿電壓。
低摻雜阱302具有高壓集成電路所要求的較高電壓容差，而常規的摻雜阱不能提供這種能力。另外，與常規的摻雜阱相比，低摻雜阱302的擴散能力更小。在高頻設備和低信號失真設備中，低擴散能力正是所需的。
可以用常規的半導體製造方法來製造ESD保護器件300。基體308構成ESD保護器件300的底層。ESD保護器件300的中間層包括低摻雜阱302、基體308和擴散區310。低摻雜阱302位於基體308內。相對於基體308的深度，低摻雜阱302有較深的接面深度。添加到基體308上的雜質的極性與添加到低摻雜阱302上的雜質的極性相反。低摻雜阱302的摻雜物濃度較低，尤其在低摻雜阱302的周圍。
擴散區310也位於基體308內。添加到擴散區310上的雜質的極性與添加到低摻雜阱302上的雜質的極性相同。低摻雜阱302和擴散區312被基體308分開。
ESD保護器件300的頂層包括觸點304和觸點312。觸點304位於低摻雜阱302之上。觸點312位於擴散區310和基體308之上。低摻雜阱302和觸點304構成ESD保護器件300的高壓端。擴散區310和基體308構成ESD保護器件300的穿透端。
低摻雜阱302與擴散區310之間的距離決定了ESD保護器件300的ESD觸發電壓。可根據基體308內使用的摻雜物類型，使用低摻雜阱302或擴散區310內的任一摻雜物類型來製造ESD保護器件300。例如，如果基體308是n型材料，低摻雜阱302和擴散區310可以是p型材料。或者，如果基體308是p型材料，低摻雜阱302和擴散區310可以是n型材料。
為了保護集成電路中的電子元件或電路，ESD保護器件300被配製成，將高壓ESD從電子元件或電路的信號輸入或電壓輸入傳送到合適的放電節點或器件。特別地，ESD保護器件300的高壓端與可能出現ESD情況的電子元件或電路的信號輸入或電源輸入相連。然後，ESD保護器件300的穿透端連接到放電節點或器件，以防止電子元件或電路的信號輸入或電源輸入發生ESD情況。
圖6示出了根據本發明、提供ESD保護的ESD保護器件600的高壓端和穿透端的典型布局。圖6提供了ESD保護器件600的多個高壓端和穿透端的布局俯視圖。
如圖6所示，觸點604-1和604-2分別與低摻雜阱606-1和606-2相連。低摻雜阱606-1和606-2位於基體602內。觸點604-1和604-2分別位於低摻雜阱606-1和606-2的水平邊界上。觸點608-1、608-2和608-3分別與擴散區610-1、610-2和610-3相連。觸點608-1、608-2和608-3也與基體602相連。擴散區610-1、610-2和610-3位於基體602內。觸點608-1、608-2和608-3分別延伸出擴散區610-1、610-2和610-3的水平邊界之外。低摻雜阱606-1和606-2的濃度級別與圖3所示的低摻雜阱302的濃度級別類似。擴散區610-1、610-2和610-3的濃度級別約為圖3所示的擴散區310的濃度級別。
觸點604-1和低摻雜阱606-1構成高壓端。觸點604-2和低摻雜阱606-2也構成高壓端。觸點608-1、608-2和608-3，結合它們各自的擴散區610-1、610-2和610-3，各形成穿透端。在ESD情況下，ESD保護器件600的高壓端與穿透端之間生成ESD電流放電路徑。
通過將圖6所示的高壓端和穿透端製造成長而薄的條狀，改善ESD保護功效。在ESD情況下，在理想的距離內，高壓端和穿透端的布局將高壓端和穿透端之間的電流最大化。特別地，對於特定的ESD觸發電壓，低摻雜阱606-1和606-2的表面區域以及擴散區610-1、610-2和610-3的表面區域被最大化。當所施加的反向偏壓觸發了ESD情況時，沿著低摻雜阱606-1和606-2以及擴散區610-1、610-2和610-3的側壁生成大電流放電路徑。
低摻雜阱606-1和606-2的端部分別延伸到觸點604-1和604-2的垂直邊界之外。擴散區610-1、610-2和610-3的端部也分別延伸到觸點608-1、608-2和608-3的邊界之外。這種布局將低摻雜阱606-1和606-2以及擴散區610-1、610-2和610-3端部的傳導作用最小化。反過來，ESD保護器件的高壓端與穿透端之間形成的電流放電路徑受邊緣效應的影響更小，其中邊緣效應可導致電流不均勻。
圖7示出了根據本發明、提供ESD保護的ESD保護器件的高壓端的、低摻雜阱的示例性摻雜剖面圖。圖7所示的低摻雜阱被分成3個摻雜區。摻雜區702位於摻雜阱的中央，並與觸點704相連。摻雜區702有相對較高的摻雜物濃度。摻雜區708包圍摻雜區702。摻雜區708的摻雜物濃度低於摻雜區702的摻雜物濃度。摻雜區710包圍摻雜區708並由基體712構成邊界。摻雜區710的摻雜物濃度低於摻雜區708的摻雜物濃度。
摻雜區702、708和710內連續降低的摻雜物濃度構成摻雜梯度。摻雜區702內的高摻雜物濃度使低摻雜阱702與觸點704之間的接觸電阻較低。
不論低摻雜阱的內部(也就是摻雜區702和708)的摻雜濃度如何，低摻雜阱的周圍(也就是摻雜區710)摻雜濃度較低。如果低摻雜阱的周圍保持較低的摻雜濃度，則可實現摻雜剖面而不是圖7所示的示例性剖面。用來構成高壓端的低摻雜阱的周圍摻雜濃度較低，這保證低摻雜阱邊界上的(也就是，摻雜區710與基體712之間的邊界)pn結適用於高壓設備。
在本發明的一個方面，摻雜區702是濃度級別大於7×1017/cm3的常規摻雜擴散區，摻雜區708是濃度級別約為1017/cm3的常規摻雜阱，摻雜區710是是濃度級別約為1016/cm3的低摻雜阱。在本發明的另一方面，摻雜區702的濃度級別小於或等於1×1020/cm3，摻雜區708的濃度級別介於5×1017/cm3與7×1017/cm3之間，摻雜區710的濃度級別小於或等於8×1016/cm3。
圖8A、8B和8C示出了根據本發明、提供ESD保護的ESD器件的穿透端的、擴散區的典型摻雜剖面。根據本發明，提供ESD保護的ESD器件不要求第二端子的擴散區是低摻雜阱。另外，根據本發明，提供ESD保護的ESD器件不要求擴散區有較深的接面深度。因此，根據本發明，穿透端的擴散區的摻雜剖面與和接面深度可在較寬的範圍內變化，以提供ESD保護。
圖8A示出了穿透端，它有分成三個摻雜區的擴散區。摻雜區802位於擴散區的中心，與觸點804相連。摻雜區802的摻雜濃度相對較高。摻雜區808包圍摻雜區802。摻雜區808的摻雜濃度低於摻雜區802的摻雜濃度。摻雜區810包圍摻雜區808並由基體812構成邊界。摻雜區810的摻雜物濃度低於摻雜區808的摻雜物濃度。摻雜區802、808和810連續降低的摻雜物濃度構成摻雜梯度。觸點804伸出擴散區的邊界之外，也與基體812相連。摻雜區802內的高摻雜物濃度使擴散區與觸點804之間的接觸電阻較低。摻雜區802、808和810的濃度級別分別與圖7所示的摻雜區702、708和710的濃度級別(和類型)相對應。
圖8B示出了穿透端，它有包括常規摻雜阱的擴散區。圖8B示出的擴散區有兩個摻雜區。摻雜區814位於擴散區的中心，且與觸點816相連。摻雜區814有相對較高的摻雜濃度。摻雜區818包圍摻雜區814並由基體812構成邊界。觸點816伸出擴散區的邊界之外，也與基體812相連。摻雜區814內的高摻雜物濃度使擴散區與觸點816之間的接觸電阻較低。摻雜區814可以是常規的摻雜擴散區，摻雜區818可以是常規的摻雜阱。
圖8C示出了穿透端，它有擴散區，所述擴散區是常規的摻雜擴散區。圖8C示出的擴散區有摻雜區820。摻雜區820位於擴散區的中心，且與觸點822相連。觸點822伸出擴散區的邊界之外，也與基體812相連。
圖8A、8B和8C表明，根據本發明，提供ESD保護的ESD器件的穿透端的擴散區可以是低摻雜阱(也就是，圖8A)、常規摻雜阱(圖8B)或常規的摻雜擴散區(也就是，圖8C)。
圖9A、9B和9C分別示出了圖8A、8B和8C所示的穿透端可能的變化。圖9A、9B和9C所示的每個穿透端均包括基體偏置觸點904。基體偏置觸點904與擴散區902相連。擴散區902位於基體812內。擴散區902內的摻雜物極性與基體812內的摻雜物極性相同。相對於基體812，擴散區902的摻雜濃度較高。擴散區902的高摻雜物濃度使基體偏置觸點904與基體812之間的接觸電阻較低，從而改善了基體812的偏置。
如圖9A所示，基體偏置觸點904通過導體906與觸點908相連。導體906為基體偏置觸點904提供偏置電壓。觸點908位於摻雜區802、808和810所形成的擴散區之上。觸點908用來使摻雜區802、808和810所形成的擴散區偏置，而基體偏置觸點904用來使擴散區902偏置。不必將觸點908與基體812相連，因為基體偏置觸點904用來使基體812偏置。
如圖9B所示，觸點910位於摻雜區814和818所形成的擴散區之上。類似地，圖9C所示的觸點912位於擴散區820之上。不必將觸點910和912與基體812相連，因為基體偏置觸點904用來使基體812偏置。通過為圖9B和9C所示的穿透端添加擴散區902和基體偏置觸點904，改善基體812的偏置。
圖10示出了ESD保護器件1000，它結合了圖9A、9B和9C所示的附加基體偏置觸點。根據本發明，ESD保護器件1000為高壓設備提供ESD保護。ESD保護器件1000包括低摻雜阱1002。低摻雜阱1002位於基體1006內。低摻雜阱1002與觸點1004相連。低摻雜阱1002和觸點1004共同構成ESD保護器件1000的高壓端。
如圖10進一步所示，ESD保護器件100包括擴散區1008。擴散區1008內的摻雜物極性與低摻雜阱1002內的摻雜物極性相同。擴散區1008位於基體1006內，且與觸點1010相連。觸點1010通過導體1012與觸點1014相連。觸點1014與擴散區1016相連。擴散區1016內的摻雜物極性與基體1006內的摻雜物的極性相同。但是，擴散區1016的摻雜物濃度比基體1016高。
擴散區1008和觸點1010共同構成ESD保護器件1000的穿透端。擴散區1016內的高摻雜物濃度使基體1006的連接電阻較低。因此擴散區1016為偏置提供了改進的導電路徑，該路徑從ESD保護器件1000的穿透端至基體1006。
在正常工作中，ESD保護器件1000被反向偏置。當反向偏置電壓超過ESD保護器件的1000的ESD觸發電壓時，ESD保護器件1000將會提供介於觸點1004和觸點1010之間的放電路徑。ESD保護器件1000的這種特性提供了反向偏置的ESD放電保護。
ESD保護器件1000還提供了正向偏置放電保護。當施加到高壓端和穿透端的電壓被正向偏置時，低摻雜阱1002和基體1006之間形成正向偏置的pn結二極體。擴散區1016的摻雜物濃度較高，這改善了低摻雜阱1002和基體1006所形成的pn結的正向偏置。當ESD保護器件1000被正向偏置時，觸點1004與觸點1014之間形成放電路徑。這樣，ESD保護器件提供改進的正向偏置ESD放電保護。
結論雖然以上描述了本發明的各實施例，但是應該理解，它們用作示例而不是限制。本技術領域的人將會明白，可不脫離本發明的實質和範圍做出各種形式和細節上的變化。因此，只應根據以下的權利要求及其等同條件來限定本發明。
權利要求
1.一種靜電放電器件，其特徵在於，包括基體；在所述基體上形成的低摻雜阱，其具有第一觸點；以及在所述基體上形成的擴散區，其具有與所述基體相接觸的第二觸點；其中所述基體具有與低摻雜阱的摻雜物極性以及擴散區的摻雜物極性相反的摻雜物極性。
2.根據權利要求1所述的靜電放電器件，其特徵在於所述低摻雜阱和擴散區之間的距離決定了靜電放電器件的觸發電壓。
3.根據權利要求2所述的靜電放電器件，其特徵在於當向所述低摻雜阱和基體施加反偏壓時，所述低摻雜阱與基體之間形成損耗區。
4.根據權利要求3所述的靜電放電器件，其特徵在於所述損耗區的寬度隨著反偏電壓的增長而增長。
5.一種靜電放電器件，其特徵在於，包括基體；在所述基體上形成的低摻雜阱，其具有第一觸點；在所述基體上形成的第一擴散區，其具有第二觸點；在所述基體上形成的第二擴散區，其具有第三觸點；其中所述基體和第二擴散區具有與所述低摻雜阱和第一擴散區的摻雜物極性相反的摻雜物極性。
6.根據權利要求5所述的靜電放電器件，其特徵在於所述低摻雜阱和第一擴散區之間的距離決定了靜電放電器件的觸發電壓。
7.一種製造靜電放電器件的方法，其特徵在於，包括製造基體；在所述基體上製造與第一觸點相連的低摻雜阱；以及在所述基體上製造與第二觸點相連的擴散區；其中所述基體與第二觸點相連，且其摻雜物極性與低摻雜阱的摻雜物極性以及擴散區的摻雜物極性相反。
8.根據權利要求7所述的方法，其特徵在於所述低摻雜阱和擴散區之間的距離決定了靜電放電器件的觸發電壓。
9.一種製造靜電放電器件的方法，其特徵在於，包括製造基體；在所述基體上製造與第一觸點相連的低摻雜阱；以及在所述基體上製造與第二觸點相連的第一擴散區；以及在所述基體上製造與第三觸點相連的第二擴散區，其中所述基體和第二擴散區的摻雜物極性與低摻雜阱和第一擴散區的摻雜物極性相反。
10.根據權利要求9所述的方法，其特徵在於所述低摻雜阱和第一擴散區之間的距離決定了靜電放電器件的觸發電壓。
全文摘要
一種ESD器件，包括連接到第一觸點上的低摻雜阱，和連接到第二觸點上的擴散區。低摻雜阱和擴散區之間的基體的摻雜物極性與低摻雜阱和擴散區的摻雜物極性相反。低摻雜阱和擴散區之間的距離決定了ESD器件的觸發電壓。當向ESD設備施加反偏壓時，低摻雜阱與基體之間形成損耗區。當反偏壓促使損耗區與擴散區開始接觸時，第一觸點與第二觸點之間形成電流放電路徑。通過連接到第二觸點上，基體被偏置。選擇性地，摻雜物極性相同的附加擴散區連接到第三觸點上，使基體偏置。
文檔編號H01L23/60GK1819183SQ20051013178
公開日2006年8月16日 申請日期2005年12月13日 優先權日2004年12月13日
發明者艾格尼絲·N·伍 申請人:美國博通公司