測試存儲陣列的方法及控制裝置的製作方法
2023-05-31 02:19:21
專利名稱：測試存儲陣列的方法及控制裝置的製作方法
技術領域：
本發明涉及存儲器技術領域，尤其涉及一種測試存儲陣列中易於產生列串擾的存儲單元的方法及控制裝置。
背景技術：
由於具有高速、高密度、可微縮、斷電後仍然能夠保持數據等諸多優點，非易失性存儲器(NVM, Nonvolatile memory)作為一種集成電路存儲器件,被廣泛應用於如可攜式電腦、手機、數碼音樂播放器等電子產品中。通常，依據構成存儲單元的電晶體柵極結構的不同，非易失性存儲器存儲單元結構分為兩種堆疊柵極和分裂柵極結構，其中分裂柵極存儲單元因為有效地避免了過擦除效應以及具有更高的編程效率而得到了廣泛應用。圖I為分裂柵極存儲陣列的一種結構示意圖，所述分裂柵極存儲陣列包括多個呈 陣列排布的存儲單元(即存儲電晶體)，以及用於選擇所述存儲單元並提供驅動信號的多條字線、位線以及源線。具體地，該分裂柵極存儲陣列包含k+Ι條字線(WLO，WLl，WL2，WL3，…，WLk-I，WLk)、n+l 條位線(BLO，BLl，…，BLn)以及 m+1 條源線(SLO，SL1，…，SLm)。每個分裂柵極存儲單元的柵極、漏極、源極分別與字線、位線、源線連接，其中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行的存儲單元共用一條源線，例如，從第一行存儲單元開始，第一行與第二行存儲單元共用源線SL0，第三行與第四行存儲單元共用源線SL1，以此類推。對圖I所述的存儲陣列中的一個存儲單元a (簡稱為目標存儲單元)進行編程為例，對各信號線的電壓控制過程包括施加字線編程電壓Vgp至與存儲單元a所連接的字線WLO ;施加源線編程電壓Vsp至與存儲單元a所連接的源線SLO ;施加編程電流Id至與存儲單元a所連接的位線BL0，同時在位線BLO上產生位線編程電壓Vdp ;施加OV電壓至除WLO外的剩餘所有字線(WL1，WL2，WL3，…，WLk-1, WLk);施加源線偏置電壓Vsbs至除SLO外的剩餘所有源線(SL1，…，SLm);施加位線預編程電壓Vinh至除BLO外的剩餘所有位線(BL1,…，BLn)。在實際應用中，可根據電路結構和器件特性等確定所述字線編程電壓、源線編程電壓、編程電流、源線偏置電壓、位線預編程電壓的取值。上述編程操作中，由於製造工藝等原因，與存儲單元a共用位線不進行編程的非目標存儲單元(例如存儲單元b)可能存在缺陷，在編程電流Id注入位線BLO時，非目標存儲單元在內部電場的作用下大量電子由漏區流向源區，產生列串擾，影響存儲器的正常編程。因此，對新製造出的存儲陣列需要進行測試，挑選出存在缺陷易於產生列串擾的存儲單元，用存儲單元的冗餘的行或列進行補償，如果過多的存儲單元存在缺陷易於產生列串擾，那麼整個存儲陣列就會被丟棄。現有技術中，對存儲陣列進行易於產生列串擾的存儲單元的常規測試方法，以圖I所述的存儲陣列為例，測試過程包括施加源線測試電壓Vp至與存儲單元連接的所有源線(SLO, SLl,…，SLm)，施加OV電壓至與存儲單元連接的所有位線(BLO，BLl,…，BLn), M加OV電壓至與存儲單元連接的所有字線(WLO，WL1，WL2，WL3，…，WLk-1, WLk)。在實際應用中，可根據電路結構和器件特性等確定源線測試電壓的取值。施加測試電壓後，讀取每個存儲單元的測試電流，通過將每個存儲單元產生的測試電流與預先設定的參考電流進行比較，判定存儲陣列中存在的易於產生列串擾的存儲單元。然而，對於小尺寸存儲單元(即存儲單元電晶體的溝道長度減小)組成的存儲陣列，由於漏極感應勢魚降低(DIBL, Drain induction barrier lower)效應的存在,若採用上述測試方法，測試時源區注入到溝道的電子數量增加，將會導致錯誤的測試結果，即將不易產生列串擾的正常存儲單元誤認為易產生列串擾的有缺陷的存儲單元。在此種情況下，對小尺寸存儲單元組成的存儲陣列的測試採用了用戶模式進行，即對某個存儲單元進行編程，讀取與該存儲單元共用位線的其他存儲單元的電流，將每個存儲單元的電流與參考電流進行比較，判定存儲陣列中存在的易於產生列串擾的存儲單元。這種對小尺寸存儲單元組成的存儲陣列的測試方法是非常浪費時間的，大大增加了測試成本。
發明內容
本發明解決的是測試小尺寸存儲單元組成的存儲陣列測試時間長的問題。 為解決上述問題，本發明提供了一種測試存儲陣列的方法，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，所述測試方法包括施加源線測試電壓至與存儲單元連接的所有源線；施加不為OV的位線測試電壓至與存儲單元連接的所有位線；施加OV電壓至與存儲單元連接的所有字線；經過預定測試時間後，去除施加的測試電壓，讀取每個存儲單元的測試電流，將所述測試電流與參考電流進行比較，輸出比較結果；根據所述比較結果，判斷每個存儲單元是否合格；其中，所述位線測試電壓小於所述源線測試電壓。可選的，所述源線測試電壓的取值範圍為4V至6V。可選的，所述位線測試電壓的取值範圍為O. IV至O. 6V。可選的，所述預定測試時間的取值範圍為Ims至100ms。可選的，所述參考電流的取值範圍為4μ A至10 μ A。為解決上述問題，本發明還提供了一種測試存儲陣列的控制裝置，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，所述測試存儲陣列的控制裝置包括源線控制單元，用於施加源線測試電壓至與存儲單元連接的所有源線；位線控制單元，用於施加不為OV的位線測試電壓至與存儲單元連接的所有位線；字線控制單元，用於施加OV電壓至與存儲單元連接的所有字線；讀取比較單元，用於讀取每個存儲單元的測試電流，將所述測試電流與參考電流進行比較，輸出比較結果；判斷單元，用於根據所述比較結果判斷每個存儲單元是否合格；其中，所述位線測試電壓小於所述源線測試電壓。所述測試存儲陣列的控制裝置還包括位線測試電壓提供單元，用於產生所述位線測試電壓。可選的，所述位線測試電壓提供單元包括參考電壓源，用於產生參考電壓；輸出緩衝單元，用於放大所述參考電壓源產生的參考電壓，獲得所述位線測試電壓。可選的，所述參考電壓源為第一帶隙基準源。可選的，所述參考電壓源包括第二帶隙基準源，包括基準電壓輸出端；電壓跟隨單元，包括控制電壓輸入端和參考電壓輸出端，所述控制電壓輸入端與所述基準電壓輸出端連接。可選的，所述電壓跟隨單元包括第一 NMOS管和參考電流源，所述參考電流源一端接地，另一端與所述第一 NMOS管的源極連接並作為所述參考電壓輸出端，所述第一 NMOS管的柵極為所述控制電壓輸入端，所述第一 NMOS管的漏極連接電源電壓。可選的，所述參考電壓源為虛擬陣列。與現有技術相比，本發明的技術方案具有以下優點對小尺寸存儲單元組成的存儲陣列的測試不使用用戶模式，而是採用對常規測試進行改進後的方法。不能對小尺寸存儲單元組成的存儲陣列採用常規測試方法是因為小尺寸的存儲單元存在DIBL現象，影響存儲單元的閾值電壓，使閾值電壓降低，在使用常規方法測試時，較大的亞閾值電流使源區注入到溝道的電子數量增加，讀取的存儲單元的測試電流會偏大，導致錯誤的測試結果。如圖I所述的存儲陣列，存儲單元柵、漏極壓差與閾值電壓之間存在一個差值，而亞閾值電流隨所述差值呈指數變化，即所述差值很小的變化將引起亞閾值電流的劇烈變化。本發明的
技術方案，在對小尺寸存儲單元組成的存儲陣列進行測試時，施加源線測試電壓至與存儲單元連接的所有源線，施加不為OV的位線測試電壓至與存儲單元連接的所有位線，施加OV電壓至與存儲單元連接的所有字線，使存儲單元柵、漏極壓差與閾值電壓之間的差值改變，減小亞閾值電流，使得讀取的存儲單元的測試電流能夠真實地反映出所測試的存儲單元是否存在缺陷易於產生列串擾，有效地縮短了對小尺寸存儲單元組成的存儲陣列的測試時間。
圖I是一種分裂柵極存儲陣列的結構示意圖；圖2是本發明實施方式的測試存儲陣列的方法流程示意圖；圖3是本發明實施方式的測試存儲陣列的控制裝置的結構示意圖；圖4是本發明實施例的測試存儲陣列的控制裝置的結構示意圖。圖5是本發明實施例的參考電壓源的結構示意圖。
具體實施例方式為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖和實施例對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便於充分理解本發明，但是本發明還可以採用其他不同於在此描述的其它方式來實施，因此本發明不受下面公開的具體實施例的限制。正如背景技術中所描述的，對小尺寸存儲單元組成的存儲陣列進行易於產生列串擾的測試，現有技術是通過用戶模式進行的，由於該測試方法需要對每列存儲單元分別進行測試，與常規的測試方法相比非常浪費時間。因此，發明人考慮是否能將常規的測試方法進行改進，用於小尺寸存儲單元組成的存儲陣列的測試，縮短測試時間。圖2是本發明實施方式的測試存儲陣列的方法的流程示意圖，本方法用於對所述小尺寸存儲單元組成的存儲陣列進行易於產生列串擾的測試，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線；所述測試存儲陣列的方法包括步驟S21 :施加源線測試電壓至與存儲單元連接的所有源線；步驟S22 :施加不為OV的位線測試電壓至與存儲單元連接的所有位線，所述位線測試電壓小於所述源線測試電 壓；步驟S23 :施加OV電壓至與存儲單元連接的所有字線；步驟S24 :經過預定測試時間後，去除施加的測試電壓，讀取每個存儲單元的測試電流，將所述測試電流與參考電流進行比較，輸出比較結果；步驟S25 :根據所述比較結果，判斷每個存儲單元是否合格。需要說明的是，上述步驟中對各信號線的電壓施加是在對存儲陣列進行測試操作時，按測試的操作時序將各電壓施加到相應的信號線上，一般來說，上述對各信號線施加電壓的操作可以同時執行。對應於本發明實施方式的測試存儲陣列的方法，本發明實施方式還提供一種測試存儲陣列的控制裝置，請參見圖3所示的本發明實施方式的測試存儲陣列的控制裝置的結構示意圖，所述存儲陣列30中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線；所述測試存儲陣列的控制裝置包括源線控制單元31，用於施加源線測試電壓至與存儲單元連接的所有源線；位線控制單元32，用於施加不為OV的位線測試電壓至與存儲單元連接的所有位線.
-^4 ，字線控制單元33，用於施加OV電壓至與存儲單元連接的所有字線；讀取比較單元34，用於讀取每個存儲單元的測試電流，將所述測試電流與參考電流進行比較，輸出比較結果；判斷單元35，用於根據所述比較結果判斷每個存儲單元是否合格；其中，所述位線測試電壓小於所述源線測試電壓。以下結合附圖和實施例對本發明技術方案進行詳細的說明，本實施例中，假定如圖I所示的存儲陣列由小尺寸存儲單元組成，以對如圖I所示的存儲陣列進行易於產生列串擾的測試為例進行說明。首先，對被測試的存儲陣列施加測試電壓，即執行步驟S2f步驟S23。具體地，由源線控制單元31控制，在與存儲單元連接的所有源線(SLO，SLl,…，SLm)上施加源線測試電壓Vp ;由位線控制單元32控制，在與存儲單元連接的所有位線(BLO，BLl，…，BLn)上施加位線測試電壓Vx ;由字線控制單元33控制，在與存儲單元連接的所有字線(WLO，WLl，WL2,WL3,…，WLk-1，WLk)上施加 OV 電壓。所述源線測試電壓Vp、位線測試電壓Vx可以根據電路結構和器件特性等預先設定。其中，源線測試電壓Vp與現有技術相同，位線測試電壓Vx需滿足Vx<Vp。本實施例中，所述源線測試電壓Vp的取值範圍為4V至6V，所述位線測試電壓Vx的取值範圍為O. IV至 O. 6V。執行步驟S24，經過預定測試時間後，去除施加的測試電壓，讀取每個存儲單元的測試電流，將所述測試電流與參考電流進行比較，輸出比較結果。具體地，經過預定測試時間後，去除施加的測試電壓，由讀取比較單元34實現存儲單元測試電流的讀取和比較。在本實施例中，所述預定測試時間的取值範圍為Ims至100ms,所述讀取比較單元34可以為靈敏放大器。靈敏放大器可讀取每個存儲單元的測試電流，並將所述測試電流與參考電流進行比較，輸出比較結果二進位狀態O或I。所述參考電流小於對存儲陣列進行編程操作正常讀取二進位狀態I時存儲單元的電流，在本實施例中，所述參考電流的取值範圍為4μ A至10 μ Α，若所述測試電流小於所述參考電流，則輸出二進位狀態O，否則輸出二進位狀態I。本領域技術人員應當可以理解，所述讀取比較單元也可以由其他形式的電路結構實現，例如含有運算比較器的讀取電路。執行步驟S25，根據所述比較結果，判斷每個存儲單元是否合格。具體地，由判斷單元35實現。在本實施例中，若所述比較結果為二進位狀態0，則證明被測試的存儲單元不易產生由漏區流向源區的電子，存儲單元被判斷為合格，不是存在缺陷易產生列串擾的存儲單元；若所述比較結果為二進位狀態1，則被測試的存儲單元被判斷為不合格。進一步，如圖4所示，本實施例的位線測試電壓Vx還可以由位線測試電壓提供單 元36提供。具體地，所述位線測試電壓提供單元36包括參考電壓源41，用於產生參考電壓Vx-P ;輸出緩衝單元42，用於放大所述參考電壓源產生的參考電壓Vx-p，獲得所述位線測試電壓Vx。可選的，所述參考電壓源41為第一帶隙基準源，產生一個與溫度無關的參考電壓Vx-ρ ο可選的，如圖5所示，所述參考電壓源41包括第二帶隙基準源51，包括基準電壓輸出端；電壓跟隨單元52，包括控制電壓輸入端和參考電壓輸出端，所述控制電壓輸入端與所述基準電壓輸出端連接。在本實施例中，所述電壓跟隨單元52包括第一 NMOS管麗I和參考電流源，所述參考電流源一端接地，另一端與所述第一 NMOS管MNl的源極連接並作為所述參考電壓Vx-p輸出端，所述第一 NMOS管麗I的柵極為所述控制電壓輸入端，所述第一 NMOS管的麗I漏極連接電源電壓VDD。由於電壓跟隨單元52中的第一 NMOS管麗I的閾值電壓是隨溫度升高而降低的，與存儲陣列中存儲單元的閾值電壓隨溫度變化的情況是一致的，在測試時可以減小由於溫度變化對測試結果帶來的影響。即當溫度升高時，存儲單元的閾值電壓減小，亞閾值電流隨之增大，源區注入到溝道的電子相應增多。另一方面，電壓跟隨單元52中的第一 NMOS管麗I的閾值電壓也隨溫度的升高而降低，輸出的參考電壓Vx-p隨之增大，位線測試電壓Vx相應增大，可有效地降低存儲單元中的亞閾值電流，減小由溫度變化給存儲單元測試帶來的影響。可選的，所述參考電壓源41為虛擬陣列。所述虛擬陣列中的存儲單元的結構與存儲陣列30中的存儲單元的結構相同，所述虛擬陣列的存儲容量遠小於存儲陣列30的存儲容量，通過對所述虛擬陣列進行編程操作可產生參考電壓Vx-p。具體地，通過對所述虛擬陣列的字線施加字線電壓Vg、對所述虛擬陣列的源線施加源線電壓Vd、對所述虛擬陣列的位線注入偏置電流I以產生位線電壓。所述虛擬陣列的位線電壓即為參考電壓Vx-p，所述參考電壓Vx-p能跟隨存儲陣列30中存儲單元閾值電壓的變化，減小由位線測試電壓Vx對測試結果帶來的影響。所述字線電壓Vg、源線電壓Vd、偏置電流I可以根據電路結構和器件特性等預先設定。本實施例中，所述字線電壓Vg的取值範圍為1.2V至2V，所述源線電壓Vd的取值範圍為4V至6V，所述偏置電流I的取值範圍為14六至511八。
綜上，上述技術方案通過施加源線測試電壓至與存儲單元連接的所有源線、施加不為OV的位線測試電壓至與存儲單元連接的所有位線、施加OV電壓至與存儲單元連接的所有字線，對小尺寸存儲單元組成的存儲陣列不使用用戶模式進行測試，有效地縮短了測試時間，克服了由於小尺寸存儲單元存在的DIBL現象造成的測試結果誤判斷的問題。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案
的保護範圍。
權利要求
1.一種測試存儲陣列的方法，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，其特徵在於，包括 施加源線測試電壓至與存儲單元連接的所有源線； 施加不為OV的位線測試電壓至與存儲單元連接的所有位線； 施加OV電壓至與存儲單元連接的所有字線； 經過預定測試時間後，去除施加的測試電壓，讀取每個存儲單元的測試電流，將所述測試電流與參考電流進行比較，輸出比較結果； 根據所述比較結果，判斷每個存儲單元是否合格； 其中，所述位線測試電壓小於所述源線測試電壓。
2.根據權利要求I所述的測試存儲陣列的方法，其特徵在於，所述源線測試電壓的取值範圍為4V至6V。
3.根據權利要求I所述的測試存儲陣列的方法，其特徵在於，所述位線測試電壓的取值範圍為O. IV至O. 6V。
4.根據權利要求I所述的測試存儲陣列的方法，其特徵在於，所述預定測試時間的取值範圍為Ims至100ms。
5.根據權利要求I所述的測試存儲陣列的方法，其特徵在於，所述參考電流的取值範1 4 μ A M 10 μ A。
6.一種測試存儲陣列的控制裝置，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，其特徵在於，包括 源線控制單元，用於施加源線測試電壓至與存儲單元連接的所有源線； 位線控制單元，用於施加不為OV的位線測試電壓至與存儲單元連接的所有位線； 字線控制單元，用於施加OV電壓至與存儲單元連接的所有字線； 讀取比較單元，用於讀取每個存儲單元的測試電流，將所述測試電流與參考電流進行比較，輸出比較結果； 判斷單元，用於根據所述比較結果判斷每個存儲單元是否合格； 其中，所述位線測試電壓小於所述源線測試電壓。
7.根據權利要求6所述的測試存儲陣列的控制裝置，其特徵在於，還包括位線測試電壓提供單元，用於產生所述位線測試電壓。
8.根據權利要求7所述的測試存儲陣列的控制裝置，其特徵在於，所述位線測試電壓提供單元包括 參考電壓源，用於產生參考電壓； 輸出緩衝單元，用於放大所述參考電壓源產生的參考電壓，獲得所述位線測試電壓。
9.根據權利要求8所述的測試存儲陣列的控制裝置，其特徵在於，所述參考電壓源為第一帶隙基準源。
10.根據權利要求8所述的測試存儲陣列的控制裝置，其特徵在於，所述參考電壓源包括 第二帶隙基準源，包括基準電壓輸出端； 電壓跟隨單元，包括控制電壓輸入端和參考電壓輸出端，所述控制電壓輸入端與所述基準電壓輸出端連接。
11.根據權利要求10所述的測試存儲陣列的控制裝置，其特徵在於，所述電壓跟隨單元包括第一 NMOS管和參考電流源，所述參考電流源一端接地，另一端與所述第一 NMOS管的源極連接並作為所述參考電壓輸出端，所述第一 NMOS管的柵極為所述控制電壓輸入端，所述第一 NMOS管的漏極連接電源電壓。
12.根據權利要求8所述的測試存儲陣列的控制裝置，其特徵在於，所述參考電壓源為虛擬陣列。
13.根據權利要求6所述的測試存儲陣列的控制裝置，其特徵在於，所述源線測試電壓的取值範圍為4V至6V。
14.根據權利要求6所述的測試存儲陣列的控制裝置，其特徵在於，所述位線測試電壓的取值範圍為O. IV至O. 6V。
15.根據權利要求6所述的測試存儲陣列的控制裝置，其特徵在於，所述參考電流的取值範圍為4 μ A至10 μ A。
全文摘要
一種測試存儲陣列的方法及控制裝置，所述存儲陣列中，同一列的存儲單元共用一條位線，同一行的存儲單元共用一條字線，每兩行存儲單元共用一條源線，所述測試方法包括施加源線測試電壓至與存儲單元連接的所有源線；施加不為0V的位線測試電壓至與存儲單元連接的所有位線；施加0V電壓至與存儲單元連接的所有字線；經過預定測試時間後，去除施加的測試電壓，讀取每個存儲單元的測試電流，將所述測試電流與參考電流進行比較，輸出比較結果；根據所述比較結果，判斷每個存儲單元是否合格；其中，所述位線測試電壓小於所述源線測試電壓。本發明技術方案提供了一種測試存儲陣列的方法及控制裝置，減小了對小尺寸存儲單元組成的存儲陣列的測試時間。
文檔編號G11C29/12GK102867544SQ201210349828
公開日2013年1月9日 申請日期2012年9月19日 優先權日2012年9月19日
發明者楊光軍, 胡劍 申請人:上海宏力半導體製造有限公司