一種非易失性存儲陣列製備方法
2023-05-31 02:15:46
專利名稱：一種非易失性存儲陣列製備方法
技術領域：
本發明涉及一種非易失性存儲陣列製備方法，尤其涉及一種以變氧化率鈦氧化物 為存儲介質的非易失性存儲陣列製備方法。
背景技術：
目前，佔據主要市場份額的非易失性存儲陣列是電容電荷型的FLASH存儲陣列。 隨著微電子工藝的發展，存儲單元的尺寸逐漸變小，存儲陣列的集成密度也不斷提高。而 FLASH存儲單元的尺寸減小到納米量級後，其性能急劇降低，功耗急劇上升。因此，研發納米 尺度下能夠正常工作的非易失性存儲陣列迫在眉睫，已成為研究熱點。電阻開關陣列是一種能夠在納米尺度正常工作的非易失性存儲陣列。非易失性存 儲陣列一般由上層平行導線、電阻開關單元、下層垂直導線組成，上下層導線交叉處為電阻 開關單元，電阻開關單元由上電極/存儲介質層/下電極三層組成。改變上下層導線間的 電壓或電流，能夠改變存儲介質層的電阻，從而實現信息存儲。申請號為200610165950. 5的中國專利公開了一種採用缺氧金屬氧化物層的非易 失性存儲裝置及其製造方法。該非易失性存儲裝置包括開關裝置和連接該開關裝置的電阻 開關單元。開關裝置可以包括三極體或二極體，形成ITlR結構。電阻開關單元的存儲介質 層包含兩層金屬氧化物，其中一層是缺氧金屬氧化物(如1到50nm厚的SiO、ITO等)，在 缺氧金屬氧化物層上再形成數據存儲層(如Ni0、Zn0等)。電阻開關單元的上下電極由從 包括Pt、RU、Ir、Pd、AU、CU和TiN的組中選擇的材料構成。其電阻開關特性為單極性，開關 電阻比為100，但工作電流大，達到10mA，功耗大。專利號為US2007020M56A1的美國專利公開了一種非易失性存儲器件及其存 儲陣列(Nonvolatile memory device and nonvolatile memory array including the same)，該存儲陣列由上層平行導線、電阻開關單元、下層垂直導線構成。其中電阻開關單元 的存儲介質層由兩層不同特性的金屬氧化物組成，分別為具有η型半導體特性(如NiO等) 和具有P型半導體特性(如Ti02、ZnO, CoO等)的金屬氧化物。電阻開關單元的上下層電 極選取Ir、Ru、Pt或包含元素Ir、Ru、Pt的導電金屬氧化物，形狀為塊狀，與存儲介質層相 同。電阻開關單元是一種具有肖特基特性的非易失性存儲單元，只在上層平行導線與下層 垂直導線交叉處存在，通過在不同氧濃度下製備IOnm的NiO層呈現出不同的電學特性曲 線。雖然這種存儲陣列開關電阻比最高能達到1000，但相比一層金屬氧化物而言，製備復 雜，且其電阻開關特性為單極性，電阻開關單元低阻態電流較大，為10mA，很難滿足超高密 度、超低功耗的存儲要求。專利號為US20070257257A1的美國專利公開了一種含有無定形 合金氧化物層的非易失性存儲器件及其製備方法(Nonvolatile memory device including amorphous alloy metal oxide layer and method of manufacturing the same),^^fit 介質層由過渡金屬氧化物和與之晶相不同的其它金屬氧化物混合構成。與一層金屬氧化物 相比，製備複雜，開關電阻比小於10，導致存儲單元容錯能力差。
發明內容
本發明要解決的技術問題是，針對目前非易失性電阻開關存儲陣列開關電阻比 低、製備工藝複雜的問題，提出一種以變氧化率鈦氧化物為存儲介質的非易失性存儲陣列 製備方法，使得存儲陣列開關電阻比高，製備工藝簡單，性價比高。以變氧化率鈦氧化物為存儲介質的非易失性存儲陣列由上電極、存儲介質層、下 電極組成。存儲介質層位於下電極表面，上電極位於存儲介質層表面。上電極和下電極均為線狀。下電極厚度hi為50nm至Ιμπι，線寬dl為30nm至 IOum0存儲介質層製備於下電極表面，厚度h2為20nm至60nm。上電極製備於存儲介質層 表面，與下電極呈十字交叉狀，厚度h3為50nm至1 μ m，線寬d2為30nm至10 μ m。考慮材 料成本和功耗，一般取hi = h3，dl = d2。上電極和下電極交叉處為電阻開關單元。上電極和下電極均採用1)金屬(Au、W、Ti、Pt、Ag、Al、Ni、Cu、Fe、Ru、Ir)及它們 之間任意組合形成合金，2)由P、N、As、B摻雜到Si、Ge、SiGe、GaN、GaAs、InP半導體材料中 的複合材料，3)Ru02、In203、SnO2, ITO等金屬氧化物製備。優選Pt、Ru、Ir。為了實現器件 的開關電壓極性可配置，上下電極優選相同材料。存儲介質層為平板狀，由變氧化率的鈦氧化物構成，存儲介質層連接下電極處邊 界上的氧原子與鈦原子數目比例值為a，a的取值範圍為1. 3 1. 7，存儲介質層連接上電極 處邊界上的氧原子與鈦原子數目比例值為b，b的取值範圍為1. 8 2. 5 ；存儲介質層與上 下電極的兩邊界之間的氧原子與鈦原子數目比例呈線性變化，變化的規律是y = kx+a，其 中y為氧原子與鈦原子數目比例，χ為離開下界面的距離，0彡χ彡h2，變化率k = (b-a)/ h2。本發明以變氧化率鈦氧化物為存儲介質的非易失性存儲陣列的製備方法是第一步，採用光刻(PL)、電子束光刻(EBL)、離子束光刻(IBL)、聚焦電子束誘導沉 積(FEB)、聚焦離子束誘導沉積(FIB)、幹法刻蝕(DE)或溼法刻蝕(TO)的方法製備厚度為 hi、寬度為dl的下電極。第二步，採用氧氣氣氛中電子束蒸鍍的方法製備厚度為h2的存儲介質層蒸鍍該存儲介質層的靶材為TiO2。其中蒸鍍參數氧分壓為靶材附近真空度參數，5X 10_4Pa至5X 10_2Pa ；襯底溫度 為室溫到300°C ；沉積速率為lA/s到lOA/s。為使製備的氧鈦原子之比呈線性變化，控制氧分壓從開始蒸鍍時的5X 10-4! 至 1 X IO-3Pa之間，到結束蒸鍍時的1 X IO-3Pa至5 X IO^Pa之間線性變化，沉積速率為1 A/s到 lOA/s ο第三步，採用光刻(PL)、電子束光刻(EBL)、離子束光刻(IBL)、聚焦電子束誘導沉 積(FEB)、聚焦離子束誘導沉積(FIB)、幹法刻蝕(DE)或溼法刻蝕(TO)的方法製備厚度為 h3、寬度為d2的上電極。製備上電極的材料與製備下電極的材料相同。第四步，配置電阻開關單元的電壓極性4. 1在上電極或下電極施加初始雙穩態觸發掃描電壓或脈衝電壓(脈衝寬度為 IOOms至Is)，外加電壓使存儲介質層的電場強度為106V/cm至108V/cm，同時限制通過電阻 開關單元的電流，使得電流Ic彡1mA，防止電阻開關單元的硬擊穿。4. 2施加電壓極性與初始雙穩態觸發電壓相同的掃描或脈衝電壓(脈衝寬度為IOns至100ms)。電阻開關單元從低阻態向高阻態轉換；4. 3施加電壓極性與初始雙穩態觸發電壓相反的掃描或脈衝電壓，電阻開關單元 由高阻態向低阻態轉換，電阻開關特性為雙極性。若4. 2步施加電壓極性與初始雙穩態觸發電壓相反的掃描或脈衝電壓，電阻開關 單元從高阻態向低阻態轉換；則4. 3步施加電壓極性與初始雙穩態觸發電壓相同的掃描或 脈衝電壓，電阻開關單元由低阻態向高阻態轉換，電阻開關特性同樣為雙極性。採用本發明可以達到以下技術效果1.本發明方法是沿存儲截面製備變氧濃度存儲介質層，能有效提高存儲陣列開關 電阻比，且可精確調節氧濃度變化比例，便於選擇合適的電阻開關比等器件參數；2.本發明方法與CMOS工藝兼容，製備工藝簡單，成本低；3.採用本發明方法在優選上下電極材料後，器件的開關電壓極性可配置。
圖1為專利號為US2007020M56A1的非易失性存儲陣列立體圖。圖2為專利號為US2007020M56A1的非易失性存儲單元剖視圖。圖3為本發明非易失性存儲器結構示意圖。
具體實施例方式圖1為專利號為US2007020M56A1的非易失性存儲陣列立體圖。圖2為圖1所示 非易失性存儲陣列正向剖視圖。這種非易失性存儲陣列由上層平行導線15、電阻開關單元、 下層垂直導線10組成。電阻開關單元只在上層平行導線15與下層垂直導線10交叉處存 在。電阻開關單元由上電極14、存儲介質層16、下電極11三層組成，電阻開關單元上面有 上層平行導線15，下面有下層垂直導線10。上電極14和下電極11選取Ir、Ru、Pt或包含 元素Ir、Ru、Pt的導電金屬氧化物製成。存儲介質層16由ρ型/n型金屬氧化物12、n型/ P型金屬氧化物13組成。圖3是本發明非易失性存儲陣列結構示意圖。本發明非易失性存儲陣列由下電極 11、存儲介質層16、上電極14組成。下電極11為線狀，厚度hi為50nm至ιμπι，線寬dl為 30nm至10 μ m。存儲介質層16為平板狀，採用變氧化率鈦氧化物製備，位於下電極11表面， 厚度h2為20nm至60nm。上電極14為線狀，製備於存儲介質層16表面，厚度h3為50nm至 1 μ m，線寬d2為30nm至10 μ m。上電極14和下電極11相互垂直交叉，交叉處構成電阻開 關單元。表1是採用本發明所述的製備方法，採用不同材料製備出的非易失性存儲陣列的 實施例的情況。經過多次實驗，發現電極的厚度和寬度對開關電阻比影響不大，但電極的制 備材料對開關電阻比的影響較大。表中分別列出了本發明所述的電極採用的三種材料即金 屬及它們之間任意組合形成合金、由P、N、As、B摻雜到Si、Ge、SiGe, GaN, GaAs, InP半導體 材料中的複合材料、金屬氧化物的實施例情況。優選的Ru、Ir和表中所列的Pt情況基本相 同，其它金屬相比這三種開關電阻比有所下降，由P、N、As、B摻雜到Si、Ge、SiGe、GaN、GaAS、 InP半導體材料中的複合材料做出來的開關電阻比比金屬的要差，金屬氧化物做出來的開 關電阻比比由P、N、As、B摻雜到Si、Ge、SiGe、GaN、GaAs、InP半導體材料中的複合材料做出來的要差。但所有這些材料均可保證本發明非易失性存儲陣列的開關電阻比大於1000(在 0. 2V處測得)。表 權利要求
1.一種非易失性存儲陣列的製備方法，其特徵在於包括以下步驟第一步，採用光刻、電子束光刻、離子束光刻、聚焦電子束誘導沉積、聚焦離子束誘導沉 積、幹法刻蝕或溼法刻蝕的方法製備厚度為h2、寬度為dl的下電極(11)；第二步，採用氧氣氣氛中電子束蒸鍍的方法製備厚度為h3的存儲介質層(16) 蒸鍍該存儲介質層(16)的靶材為TW2 ；其中蒸鍍參數氧分壓為靶材附近真空度參數，5 X KT4Pa至5 X KT2Pa ；襯底溫度為室 溫到3000C ；沉積速率為l /s到10 /s ；控制氧分壓從開始蒸鍍時的5X KT4Pa至1 X KT3Pa之間，到結束蒸鍍時的1 X KT3Pa 至5X 10-2 之間線性變化，沉積速率為l /s到10 /s ；第三步，採用光刻、電子束光刻、離子束光刻、聚焦電子束誘導沉積、聚焦離子束誘導沉 積、幹法刻蝕或溼法刻蝕的方法製備厚度為h4、寬度為d2的上電極(14)； 第四步，配置電阻開關單元的電壓極性4. 1在上電極(14)或下電極(11)施加初始雙穩態觸發掃描電壓或脈衝電壓，外加電 壓使存儲介質層(16)的電場強度為106V/cm至108V/cm，同時限制通過電阻開關單元的電 流，使得電流Ic彡ImA ；4 . 2施加電壓極性與初始雙穩態觸發電壓相同的掃描或脈衝電壓，電阻開關單元從 低阻態向高阻態轉換；4 . 3施加電壓極性與初始雙穩態觸發電壓相反的掃描或脈衝電壓，電阻開關單元由 高阻態向低阻態轉換，電阻開關特性為雙極性。
2.如權利要求1所述的非易失性存儲陣列的製備方法，其特徵在於第4.1步中施加 的脈衝電壓的脈衝寬度為IOOms至ls，第4. 2步中施加的脈衝電壓的脈衝寬度為IOns至 100ms。
3.如權利要求1所述的非易失性存儲陣列的製備方法，其特徵在於4.2步施加電壓極 性與初始雙穩態觸發電壓相反的掃描或脈衝電壓，電阻開關單元從高阻態向低阻態轉換； 4. 3步施加電壓極性與初始雙穩態觸發電壓相同的掃描或脈衝電壓，電阻開關單元由低阻 態向高阻態轉換。
全文摘要
本發明公開了一種非易失性存儲陣列製備方法，目的是使得存儲陣列開關電阻比高，製備工藝簡單，性價比高。技術方案是先製備下電極，接著採用氧氣氣氛中電子束蒸鍍的方法製備存儲介質層，再製備上電極，最後配置電阻開關單元的電壓極性。本發明工藝簡單，成本低。採用本發明製備的存儲陣列開關電阻比高，容錯能力高且具體有雙極性，工作電流小，功耗低。
文檔編號H01L45/00GK102110774SQ20111000368
公開日2011年6月29日 申請日期2009年11月12日 優先權日2009年11月12日
發明者仲海欽, 孫鶴, 張超, 方糧, 朱玄, 池雅慶 申請人:中國人民解放軍國防科學技術大學