一種點數可變實時fft處理晶片的製作方法
2023-05-30 14:25:16
專利名稱：一種點數可變實時fft處理晶片的製作方法
技術領域：
本發明屬於信號處理領域，涉及一種信號處理器晶片，特別是涉及 一種實時2"點("^10 )可變的快速傅立葉變換處理器晶片。
背景A術
離散傅立葉變換(D F T)作為將信號從時域轉換到頻域的基本工具， 在各種數位訊號處理中起著核心作用。其快速算法FFT在無線通信、語 音識別、圖像處理、數字濾波和頻譜分析領域有著廣泛的應用。在實際 應用中，常常對FFT處理器提出了實時、高精度地計算不同點數序列的 要求。由於Cooley-Tukey算法具有原址運算的特點，易於硬體實現，因 此基於此算法實現的流水線結構FFT處理器在實時專用處理器中得到 了廣泛的應用。
F.FT的實現一直是人們致力解決的問題。過去，執行FFT的系統可 採用通用處理器或單獨的數位訊號處理器(DSP)來進行FFT運算。近 年來，由於現場可編程門陣列(FPGA)的快速發展，越來越多的FFT 處理採用FPGA實現。但是用FPGA實現FFT處理還有一些不足之處 一是由於FPGA固有的可編程結構，使得FPGA實現FFT的速度難以進 一步提高；二是FPGA實現FFT所消耗的功耗較大；三是FPGA的保密 性不如專用集成電3各(ASIC);四是用FPGA實現FFT不適合量產； 五是FPGA晶片為通用晶片，管腳多，外圍電路多，信號處理系統複雜 度高。現在人們一方面尋求結構筒單、運算速度快、存儲量小的FFT計 算方法，另一方面採用先進的VLSI技術實現FFT的硬體結構，將算法 硬體化，研製成ASIC晶片，大大提高了 FFT的處理性能，筒化信號處 理系統的設計工作，適合定型的武器系統。
然而，在ASIC上實現輸入序列長度可變的實時FFT面臨以下幾個 問題
(1 ) ASIC晶片內的管芯面積有限，所以，在ASIC上實現的功能需要在面積、速度和功^^方面都進行優化，以提高ASIC總體設計的功能。 在保證進行FFT變換速度的同時，專用於FFT的資源量應該最小化，因此 需要優化在ASIC集成電路中實現FFT的結構；
(2) 在ASIC晶片上實現FFT進行應用時，具有可實時重新配置FFT 點數的功能，以便適應不同應用需求；
(3) 由於在FFT運算中存在有限字長效應，運算的中間數據有溢出瓶 頸問題，影響到結果的準確性，因此必須採用定標算法防止溢出，同時提 高信號處理精度。
目前有不少可變點FFT實現方法，文獻"實時可重配置FFT處理 器的ASIC設計"(北京理工大學學報，2006年(M期)提及了一種能夠 進行4點、16點、64點、256點或1024點FFT運算的可變點流水線FFT 處理器，但其不能進行2"可變點FFT處理，且中間旋轉因子沒有壓縮， 佔用晶片面積。文獻"可變2"點流水線FFT處理器的設計與實現"(北 京理工大學學報，2005年03期)提及了一種可以連續計算2"點複數序 列FFT的流水線結構處理器，但其因採用傳統級聯方法實現流水線FFT 處理，佔用晶片面積大，不適合ASIC實現。
發明內容
本發明的目的是為了克服已有技術的缺陷，解決如何用最小晶片面 積實時處理2"點("^10 )可變FFT運算的問題，提出一種點數可變實 時FFT處理晶片。
本發明所基於的技術原理如下
Cooley-Tukey (庫利-圖基)快速FFT算法具有原址運算的特點，在 硬體設計時模塊便於重複利用，易於實現並行處理，因此得到了廣泛的 應用。經常採用的有基-2或基-4庫利-圖基算法，而在基-2和基-4算法 硬體實現的比較中，基-4運算可使存儲器和運算部件間的必要通訊減少 一半，並行性比基-2高，並且可以顯著地改善數值精度，故可優先採用 基—4庫利-圖基算法。但是，儘管基-4的運算量較基-2的運算量有所減 小，它有自身的不足基-4的FFT運算只能處理4"點數，而基-2的算法可以處理任意2"點數。
如果採用基-4和基-2混合時間抽取快速算法，這樣不僅可以實現較 高的運算效率、處理點數的可配置，而且能夠節省資源，便於ASC實 現。
N個樣本點的FFT表達式為
釋)(A:二0,1,…，W-1)
假設N=^ x屍2
w = Wj r2 + WQ
將k表示為 At = A， r ， + A"
(公式i)
可將n表示為
("二0,l，…，s —1; 。 二0,1,…,2 -l) (、二0,1,-.,,^ -l; &0 二0，1,…;^ 一l)
X(/ ) = X(/^2 + "。 ) 二 X(/7, , M。) 令婦)二婦,1+^) = 1駄)
則公式1可以表示為
踏OH
"。=0
5一1
『。
' ' (公式2)
公式2表明，計算組合數N=~ x r2點FFT等價於先求出,2組r,點的 FFT，-其結果乘以旋轉因子後，再計算r,組^點的FFI，。因此公式1中 一個較大N點FFT便轉化為用較小的r,點FFT和^點FFT來實現。r,點 FFT和r2點FFT的數據及旋轉因子存儲量要遠遠小於一個N點FFT。同 時公式2也表示出了單獨計算^點FFT和r2點FFT的方法。在進行點 FFT運算時，只需要將[]外的運算屏蔽即可。同理，在進行^點FFT運 算時，只需要將U內的運算屏蔽即可。
N最大為1024點，進行二維處理時取^=64點，r2=16點。而為了 達到點數可變的目的，令二維FFT處理中的第一維為16點或64點可變， 而第二維為2點、4點、8點或16點可變，二維組合實現2"可變點FFT。
根據以上原理，本發明所採用的技術方案是
一種點數可變實時FFT處理晶片，由下述模塊組成輸入緩衝模塊、64點基-4 FFT處理模塊、旋轉因子處理模塊、中間序列存儲模塊、16 點基-2FFT處理模塊、單元選擇控制模塊、輸出緩衝模塊。
輸入緩衝模塊用於完成最大1024點的輸入數據緩存及數據的尋址。
64點基-4 FFT處理模塊用於16點或64點可變FFT運算。該模 塊採用基-4 FFT級聯流水線結構，通過對第二級基-4運算單元增加輸出 選擇電路實現可變點l喿作，且64點FFT處理採用塊浮點定標方式，能 夠獲得較高處理精度。
旋轉因子處理模塊用於完成二維FFT處理的中間旋轉因子產生與 相乘，中間旋轉因子產生與相乘均基於CORDIC算法。該模塊包括二 進位計數器、循環移位寄存器和CORDIC處理器。
寧間序列存儲模塊用於存儲64點基-4 FFT處理模塊處理結杲， 並將其作為16點基-2FFT處理模塊的輸入。該模塊由兩個1024點數據 存儲器構成"桌球"存儲結構。
16點基-2 FFT處理才莫塊用於2點、4點、8點或16點可變FFT 運算。該模塊採用基-2FFT級聯流水線結構，通過對每一級基-2運算單 元增加輸出選擇電路實現點數可變操作，且16點FFT處理採用塊浮點 定標方式，能夠獲得較高處理精度。
輸出緩沖模塊用於完成最大1024點的輸出結果數據存儲及輸出。
選擇與控制模塊用於產生模塊選擇與各種控制信號，對整個晶片
進行寧制。
上述組成模塊間的連接關係如下
輸入緩衝模塊、64點基-4FFT處理模塊、旋轉因子處理模塊、中間 序列存儲模塊、16點基-2FFT處理模塊、輸出緩沖模塊依次相連，單元 選擇控制模塊與各個模塊相連。
上迷模塊間的信號轉換關係為
首先，輸入數據(最大不超過1024點)在輸入緩沖模塊進行緩存 及數據的尋址。然後，將輸入數據傳入64點基-4 FFT處理模塊進4亍16 點或64點可變FFT處理，得到第一維FFT處理結果。將第一維理處結 果送^旋轉因子處理模塊中，完成序列與旋轉因子的相乘，得到乘積數據。之後，將乘積數據送入中間序列存儲模塊進行緩存，待緩存完所有
乘積數據後，根據16點基-2 FFT處理模塊的要求將乘積數據送給16點 基-2 FFT處理衝莫塊進行16點可變的FFT處理，得到第二維FFT處理結 果。最後，將第二維FFT處理結果送入輸出緩衝模塊中進行整理，形成 最終輸出結果。 有益效果
本發明提出的一種點數可變實時FFT處理晶片，對比已有技術
(1) 可實時流水處理輸入序列數據，並實時更新輸出數據；
(2) 晶片面積小，成本低；
(3) 由於存儲資源的減少，對存儲器的操作減少，因此本發明的 運算時間加快；
(4) 可實現2"點可變FFT處理；
(5) 本發明採用了塊浮點定標方式，FFT運算結果的精度較高。
圖1 可變點FFT處理器結構框圖2 16點或64點可變基-4FFT流水線結構；
圖3 用於FFT旋轉因子產生的CORDIC算法結構；
圖4 16點可變基-2FFT流水線結構；
圖5 FFT晶片物理版圖及封裝管腳配置；
圖6 FFT晶片實物。
具體實施例方式
下面結合附圖對本發明的優選實施方式做詳細說明。 一種點數可變實時FFT處理晶片，包括以下部分輸入緩衝^t塊、 64點基-4 FFT處理模塊、旋轉因子處理模塊、中間數據存儲模塊、16 點基-2FFT處理模塊、單元選擇控制模塊、輸出緩衝模塊，如圖1所示。 輸入緩衝模塊
本模塊用於完成最大1024點的輸入數據緩存以及數據的尋址。數據輸入單元根據數據準備情況，生成取數地址。把輸入數據從晶片外部
的存儲器中讀入，並根據需要進行FFT計算的數據序列的長度，生成相 應存儲器地址，並完成數據倒序處理。之後，4巴輸入數據送入64點基-4 FFT處理模塊中。
64點基-4 FFT處理才莫塊
本才莫塊的結構圖如圖2所示，用於16點或64點可變FFT處理。該 模塊採用基-4FFT算法實現，採用級聯流水線結構。對於基-4FFT， 64 點FFT處理需要三級，每級輸入輸出數據存儲採用"桌球"存儲以達到 數據流水處理。其中，對第二級基-4基本單元增加輸出選擇電路，如杲 是完成16點FFT時，通過單元選擇與控制模塊控制，數據由第二級基 4基本單元輸出，完成16點FFT運算。64點基-4FFT處理模塊的處理 結果送入旋轉因子處理模塊的CORDIC處理器中。
本模塊在每級運算中採用塊浮點定標方式，通過仿真對比，採用塊 浮點算法的系統比採用浮點的系統性能稍差，但遠遠優於採用定點運算 的系統。塊浮點運算要求在每級蝶形運算中擴充3位符號位，在蝶形運 算之^進行有效最高位前4位的檢查，確定下一級蝶形運算輸入所需的 右移位數，以保證在下一級蝶形運算中不發生溢出。所需右移的位數被 累計下來，以確定最後結果的比例因子或冪指數。
旋轉因子處理模塊
根據公式2, 64點基-4FFT處理模塊的處理結果需要乘以旋轉因子 W"，再進行緩存。
旋轉因子處理模塊的結構如圖3所示，包括二進位計數器、循環 移位寄存器和CORDIC處理器。
二進位計數器用於輸入數據行序號和列序號的產生與計數，循環移 位寄i器用於確定旋轉因子的旋轉角度。二進位計數器和循環移位寄存 器聯合用於旋轉因子的生成，並將旋轉因子送入CORDIC處理器中。
C0RD1C處理器用於完成基於CORDIC算法的數據加、減法和移位， 由此完成旋轉因子與64點基-4FFT處理模塊的處理結果相乘。CORDIC 處理器將乘積數據送入中間序列存儲模塊。
連接關係為二進位計數器、循環移位寄存器和CORDIC處理器依次連接。
旋轉因子處理模塊傳統的實現方法是包括一個存放旋轉因子的存
儲器和一個複數乘法器，在進行不同點數FFT運算時，旋轉因子存儲器
需要存儲最大點數時的值，其它值可以根據不同的情況進行抽取。傳統
的中間旋轉因子處理實現方法佔用較多晶片資源，不適合ASIC實現。 在本發明中，結合了 CORDIC算法進行中間旋轉因子的處理。CORDIC 運用於計算三角函數、雙曲函數及其它一些基本函數的運算，採用迭代 的思想，不需乘法運算和額外的存儲空間，同時該算法可以達到較高的精度。
CORDIC算法的基本原理是初始向量旋轉角度6後得到所求向量。 運算統一迭代公式為
廣
= -《''》','2 )
z,+i 二 w《
(公式3 )
式(3)中，卜O，l， ..."-l， n是總旋轉的級數，"夬定旋轉的方向
(公式4)
這樣，運算就只有加法、減法和移位了。實現CORDIC算法的石更件 系統可以採用流水線結構，根據需要可以有多級流水單元。 n次迭代後，得到如下結果
xn = x0. cos 2q — y0 ■ sm z0 _y"=少0 cos z0 + x0. sin z0 、—0
(公式5 )
CORDIC算法的思想就是把旋轉一個任意角度^ ,分成若干步驟， 每步旋轉一個《，同時把^減掉一個《 ，然後判斷^的符號，根據^的 正負來決定下一步旋轉角《的正負。依次循環，直到夕趨於零，即該向 量已旋轉了P角。
10在本發明採用庫利-圖基算法的FFT處理器中，需要進行序列與旋 轉因子W相乘的操作，其中『)=exp(力2;n' / vV) = cos(2;r/ / AQ — sin(2;n' / 7V)。
這個乘法操作可以看成是把一個向量(複數數據)旋轉了.6> = -2;n7W 度。因此CORDIC算法的思想和FFT中序列與旋轉因子^相乘的要求 相符合，根據公式(3)和公式(4)，即可完成中間旋轉因子的產生與
通常的CORDIC算法需要存儲器來存儲公式(3 )中的& ，在循環 一位相加的操作中需要一些相應的控制邏輯，對於FFT的乘以旋轉因子 運算，可以避免使用存儲器。因為如果旋轉因子的指數,已知，CORDIC 處理器的旋轉角度就確定了 。在兩級運算之間的旋轉因子的指數等於行 的序號乘以列的序號。
中間序列存儲模塊
本模塊用於緩存旋轉因子與64點基-4FFT處理模塊的處理結果相 乘後的乘積數據，待乘積數據全部到達中間序列存儲模塊後，將其送入 16點基-2FFT處理模塊。中間序列存儲模塊分為兩個1024點數據存儲 器，組成"桌球"存儲結構。
16點基-2 FFT處理模塊
本模塊用於完成2"可變點FFT運算，其中"^4。其結構圖如圖4 所示,16點基-2FFT處理模塊用基-2 FFT算法實現，採用級聯流水線結 構，對於基-2FFT, 16點FFT處理需要四級，每級輸入輸出數據存儲採 用"桌球，，存儲以達到數據流水處理。對每一級基-2基本運算單元增加 輸出選擇電路，通過單元選擇與控制模塊控制，數據可分別由第一級、 第二級、第三級、第四級輸出，分別完成2點、4點、8點、16點FFT 運算。處理完成後，將處理結果送入輸出緩衝模塊中。本模塊在每級運 算中釆用塊浮點定標方式。
輸出緩沖模塊
本模塊用於完成最大1024點的結果數據緩存以及輸出。第二維16 點基二2運算模塊的計算結果存入輸出緩衝模塊中，將第二維FFT處理結 果送入輸出緩衝模塊中進行倒序處理，形成最終輸出結果。
單元選擇控制模塊用於根據處理點數的不同，對各單元的存儲與運算進行控制，產生 相應孕制與選擇信號。 實施例
在進行FFT運算時，單元選擇控制模塊首先根據需要進行變換的長 度^來激活相應的處理才莫塊。在進行2點、4點、8點或16點FFT運算 時，需要激活輸入緩衝模塊、16點基-2FFT處理模塊和輸出緩沖模塊。 在進行64點FFT運算時，激活輸入緩衝模塊、64點FFT模塊和數據輸 出緩存模塊。在進行其它點數FFT運算時，激活所有模塊。
2、 4、 8、 16或64點運算只需要調用單獨16點基-2FFT處理模塊 或64點基-4 FFT處理4莫塊便可。在進行32點、128點、256點、512 點或！024點運算時，需要激活全部的處理模塊。例如
對於1024點的FFT運算，根據公式2，輸入緩衝模塊首先將接收 到的1024點數據通過數據尋址的方式，按照W二,，^2^64"6進行分解。 然後使用64點基-4 FFT處理模塊進行16次64點FFT運算。運算出的 1024個結杲在旋轉因子處理模塊中分別與1024個旋轉因子相乘，然後 將乘積數據存入中間序列存儲模塊中進行緩存。待1024個乘積數據全 部到中間序列存儲模塊後，使用16點基-2FFT處理模塊對1024個乘積 數據進行64次16點FFI'運算，並將運算結果送入輸出緩沖模塊。輸出 緩沖模塊對結果進行倒序處理並輸出。
對於256點的FFT運算，根據公式2，輸入緩衝模塊首先將接收到 的256點數據通過數據尋址的方式，按照W = r,x,'2 ^64x4進行分解。然 後使用64點基-4FFT處理才莫塊進行4次64點FFT運算。運算出的256 個結果在旋轉因子處理模塊中分別與256個旋轉因子相乘，然後將乘積 數據存入中間序列存儲模塊中進行緩存。待256個乘積數據全部到中間 序列存儲模塊後，使用16點基-2 FFT處理模塊對256個乘積數據進行 64次4點FFT運算，並將運算結果送入輸出緩沖模塊。輸出緩衝模塊 對結果進行倒序處理並輸出。
對於512點的FFT運算，根據公式2，輸入緩衝模塊首先將接收到 的512點數據通過數據尋址的方式，按照W二。x&二64x8進行分角年。然 後使用64點基-4FFT處理模塊進行8次64點FFT運算。運算出的512
12個結果在旋轉因子處理模塊中分別與512個旋轉因子相乘，然後將乘積
數據存入中間序列存儲模塊中進行緩存。待512個乘積數據全部到中間 序列存儲模塊後，使用16點基-2 FFT處理模塊對512個乘積數據進行 64次-8點FFT運算，並將運算結果送入輸出緩衝模塊。輸出緩沖模塊 對結果進行倒序處理並輸出。
本發明一種點數可變實時FFT處理晶片使用了 VIIDL硬體編程語 言在RTL級進行了描述。基於SM/C0.18/zm標準單元工藝庫使用 SYNOPSYS DesignCompiler綜合工具進行了邏輯綜合；採用時序驅動 的設計方法，用Astro布局布線工具進行了布局布線；使用了仿真工具 VCS進行了動態邏輯仿真；使用了參數提取工具Star-RCXT工具提取了 寄生參數並使用了靜態時續分析工具PrimeTime對整個設計進行靜態時 續分析。本發明尤其考慮了柵氧完整性問題，即天線效應，具體做法是 手動增加反向二極體。在違反規則的金屬線上和地線之間添加一個反向 二極體。金屬線上的電壓差較大時它會首先擊穿這個反向二極體。這樣 保全了柵氧的完整性，保證了晶片的功能。
處理器的ASIC版圖如圖5所示，本圖還示出了本發明晶片封裝時 的坐標。存儲器按照如圖1所示數據流的方向排放以便於邏輯單元的布 局布線。同時在存儲器周圍添加了較寬的電源環以減少因電壓降帶來的 系統性能的降低。
晶片的芯核面積4578/zmx 4578，，最終採用QFP208進行封裝， 成品見圖6所示。
權利要求
1、一種點數可變實時FFT處理晶片，其特徵在於包括輸入緩衝模塊、64點基-4FFT處理模塊、旋轉因子處理模塊、中間序列存儲模塊、16點基-2FFT處理模塊、單元選擇控制模塊和輸出緩衝模塊；輸入緩衝模塊用於完成最大1024點的輸入數據緩存及數據的尋址；64點基-4FFT處理模塊用於16點或64點可變FFT運算；該模塊採用基-4FFT級聯流水線結構，通過對第二級基-4運算單元增加輸出選擇電路實現可變點操作，且64點FFT處理採用塊浮點定標方式；旋轉因子處理模塊用於完成二維FFT處理的中間旋轉因子產生與相乘，中間旋轉因子產生與相乘均基於CORDIC算法；中間序列存儲模塊用於存儲64點基-4FFT處理模塊處理結果，並將其作為16點基-2FFT處理模塊的輸入，該模塊由兩個1024點數據存儲器構成「桌球」存儲結構；16點基-2FFT處理模塊用於2點、4點、8點或16點可變FFT運算；該模塊採用基-2FFT級聯流水線結構，通過對每一級基-2運算單元增加輸出選擇電路實現點數可變操作，且16點FFT處理採用塊浮點定標方式；輸出緩衝模塊用於完成最大1024點的輸出結果數據存儲及輸出；選擇與控制模塊用於產生模塊選擇與各種控制信號，對整個晶片進行控制；上述組成模塊間的連接關係如下輸入緩衝模塊、64點基-4FFT處理模塊、旋轉因子處理模塊、中間序列存儲模塊、16點基-2FFT處理模塊、輸出緩衝模塊依次相連，單元選擇控制模塊與各個模塊相連；上述模塊間的信號轉換關係為首先，輸入數據在輸入緩衝模塊進行緩存及數據的尋址，輸入數據最大不超過1024點；然後，將輸入數據傳入64點基-4FFT處理模塊進行16點或64點可變FFT處理，得到第一維FFT處理結果；將第一維理處結果送入旋轉因子處理模塊中，完成序列與旋轉因子的相乘，得到乘積數據；之後，將乘積數據送入中間序列存儲模塊進行緩存，待緩存完所有乘積數據後，根據16點基-2FFT處理模塊的要求將乘積數據送給16點基-2FFT處理模塊進行16點可變FFT處理，得到第二維FFT處理結果；最後，將第二維FFT處理結果送入輸出緩衝模塊中進行整理，形成最終輸出結果。
2、 根據權利要求1所述的一種點數可變實時FFT處理晶片，其特徵 在於，旋轉因子處理模塊包括二進位計數器、循環移位寄存器和CRDIC 處理器；二進位計數器用於輸入數據行序號和列序號的產生與計數，循環移位 寄存器用於確定旋轉因子的旋轉角度；二進位計數器和循環移位寄存器聯合用於旋轉因子的生成，並將旋轉 因子送入CORDIC處理器中；CORDIC處理器用於完成基於CORDIC算法的數據加、減法和移位， 由此完成旋轉因子與64點基-4FFT處理模塊的處理結杲相乘；CORDIC處理器將乘積數據送入中間序列存儲模塊；連接關係為二進位計數器、循環移位寄存器和CORDIC處理器依次 連接。
3、 根據權利要求1所述的一種點數可變實時FFT處理晶片，其特徵 在於，旋轉因子處理模塊基於CORDIC算法實現，完成二維FFT處理的中 間旋轉因子產生與相乘。
全文摘要
本發明提出了一種點數可變實時FFT處理晶片，包括輸入緩衝模塊、64點FFT流水處理模塊、旋轉因子處理模塊、中間序列存儲模塊、16點FFT流水處理模塊、單元選擇控制模塊、輸出緩衝模塊。七個模塊共同完成FFT的二維處理；其中64點FFT流水處理模塊實現16點或64點可變FFT運算；16點FFT流水處理模塊實現2點、4點、8點或16點可變FFT運算；旋轉因子處理模塊基於CORDIC算法實現；選擇與控制模塊實現對整個晶片的控制。本發明可實現2n點可變FFT處理，而且所佔晶片管芯面積小，同時具備實時高速處理、低功耗、高精度等特性，適合ASIC實現。
文檔編號G06F17/14GK101504637SQ20091008047
公開日2009年8月12日 申請日期2009年3月19日 優先權日2009年3月19日
發明者偉 劉, 峰 劉, 曾大治, 禾 陳, 騰 龍 申請人:北京理工大學