薄膜半導體器件及其製造方法
2023-06-30 21:32:51
專利名稱：薄膜半導體器件及其製造方法
技術領域：
本發明涉及薄膜半導體器件和在半導體器件中使用的半導體基片及其製造方法。
背景技術：
眾所周知，薄膜半導體器件或薄膜電晶體(TFT)包括替代物，其中如矽的半導體材料薄膜層形成在如無鹼玻璃或石英玻璃的絕緣材料基底層上。在半導體的薄膜層中，形成由源區和漏區組成的多個溝道，每個溝道配置有柵電極。
通常，半導體的薄膜層由非晶或多晶矽組成。然而，使用包括非晶矽薄膜層的基片的TFT由於它的遷移率極低(通常，約小於1cm3/Vsec)，因此不能用於需要高速工作的器件。因此，近來，使用包括多晶矽薄膜層的基片以便增加遷移率。然而，即使使用這種基片，由於多晶薄膜由大量的極小尺寸的晶粒組成，在工作時晶粒之間界面處存在如電子散射等現象，因此遷移率提高受到限制。
由此，現已嘗試通過使多晶矽的尺寸變大避免如電子散射等缺點得到具有能夠增加遷移率的薄膜層的基片。例如，現已嘗試通過在高溫爐中退火多晶矽層得到具有約1μm尺寸並具有約100cm3/Vsec遷移率的薄膜層。然而，以上工藝存在以下不足之處不能使用如鈉玻璃等的便宜玻璃，由於工藝需要如超過1000℃的極高溫度退火，因此必須使用能承受高溫的昂貴石英玻璃片。就成本而言，使用這種昂貴材料的基片不適合於製造大尺寸螢光屏的器件。
還提出了一些其它嘗試代替使用高溫退火，藉助受激準分子雷射器之類能量束照射非晶或多晶半導體薄膜，以便得到由大尺寸晶粒的多晶半導體組成的薄膜。通過該方法，使用便宜的玻璃片作為基底層可以增加晶粒的尺寸。
然而，即使是使用受激準分子雷射器照射的方法，得到的晶粒尺寸也不超過1μm，並且不可避免地晶粒尺寸變得不均勻。例如，在JPA2001-127301的說明書中，介紹了一種得到具有大尺寸晶粒的多晶半導體薄膜層的技術，包括以下步驟；也就是，例如，利用使用受激準分子雷射器通過熔化再結晶法使非晶矽薄膜多晶化，然後在再結晶層上放置非晶矽薄層，並通過固相生長法使全部層結晶，由此使原始多晶粒生長為大尺寸晶粒。然而，在以上技術中，得到的晶粒最大尺寸約1000nm(1μm)並且尺寸不均勻(參考以上說明書中的圖2到5)。
此外，存在晶粒的排列方式的重要問題。在以上技術製造的多晶半導體薄膜層中，在二維方向上晶粒的排列方式完全是無規則的。現在還沒有使晶粒的這種排列變成規則方式的嘗試。但是，晶粒的無規則排列產生嚴重的不利之處。
也就是，不必說在薄膜半導體器件中形成的許多電晶體電路單元以規則的方式例如如幾何排列方式排列。因此，當晶粒的尺寸不均勻並且它的排列在薄膜層中無規則(不規律)時，一個電晶體的單元電路不可避免地設置成這樣的方式，即延伸到不同尺寸和位置的多個晶粒(參考圖6)。這會帶來每個單元電路的遷移率和電子轉移方式相互不同的結果，這對器件質量帶來了不良影響。由此，當每個單元電路的特性相互不同時，器件只能在低級特性的基礎上整體設計。這是一個需要解決的重要問題。
發明內容
本發明的一個目的是提供一種薄膜半導體器件，其中多個電路單元根據晶粒的排列方式排列，而不是象傳統工藝那樣，電路單元的排列方式是延伸在晶粒尺寸和排列方式不均勻的多個晶粒上，並提供一種用於製造這種薄膜半導體器件使用的基片，此外還提供一種製造這種器件或基片的方法。
因此，在本發明的薄膜半導體器件中使用的基片中，單晶半導體晶粒以規則的排列方式例如以基本上幾何排列方式排列，例如類晶格方式或矩陣陣列方式。
由此，本發明用於薄膜半導體器件的基片包括絕緣材料的基底層，形成在基底層上的半導體薄膜層，在半導體薄膜層中形成的多個單晶半導體晶粒，所述多個單晶半導體晶粒以矩陣陣列結構之類的規則結構排列在半導體的薄膜層中，每個所述單晶半導體晶粒具有例如超過2μm的大尺寸。
本發明的薄膜半導體器件包括具有絕緣材料的基底層的基片以及形成在基底層上的薄膜層，其中以規則的排列方式形成多個單晶半導體晶粒，多個電路單元形成在基片上並排列從而與單晶晶粒的排列方式一致。
根據本發明用於薄膜半導體器件的基片的製造方法包括以下步驟即，(a)在絕緣材料的基底層上形成非晶或多晶半導體之類的非單晶半導體的半導體薄膜層，以及(b)通過用能量束照射使所述非單晶半導體結晶或再結晶，以製造出多個單晶半導體晶粒，進行所述照射使得給予最大照射強度的照射點和給予最小照射強度的照射點以規則的結構排列。
在本發明的薄膜半導體器件的製造方法中，根據半導體的薄膜層中單晶晶粒的排列方式，多個電路形成在上述的工藝製成的基片上。由此，本發明的薄膜半導體器件的製造方法包括通過上述工藝製造薄膜半導體的基片的步驟，形成柵電極以使它的位置對應於在基片的半導體薄膜層中形成的單晶晶粒的排列方式的步驟，以及通過形成源電極和漏電極在每個單晶晶粒上形成多個電路單元的步驟。
由於電路單元的這種規則排列，即每個具有源電極、漏電極和柵電極的電路單元排列在半導體的薄膜中形成的每個晶粒的位置處，因此根據本發明的薄膜半導體器件能夠獲得高遷移率的工作，同時在工作時不會受到晶粒邊界處電子散射的幹擾。
由於對非單晶半導體薄膜層進行能量束的照射，使得給予最大照射強度的照射點和給予最小照射強度的照射點在空間方向上規則地排列，因此根據本發明的薄膜半導體器件的基片的製造方法可以得到多個大尺寸晶粒(例如具有大於2μm晶粒尺寸)形成在半導體薄膜層中的薄膜半導體器件基片。
由於使用多個大尺寸單晶半導體晶粒以規則的排列方式形成的基片，並且由於具有源電極、漏電極和柵電極的每個電路單元形成在每個單晶晶粒的位置，因此薄膜半導體器件的製造方法可以得到具有高遷移率並且不存在由電子散射造成缺陷的薄膜半導體器件。
圖1示出了根據本發明製造薄膜半導體器件的工藝的一個實施例的步驟圖。
圖2示出了根據本發明的工藝在照射步驟中在二維方向上能量束強度的分布狀態的一個實施例的圖形。
圖3示出了根據本發明的工藝能量束強度在最大值和最小值之間變化的輪廓圖。
圖4示出了根據本發明的工藝中完成照射能量束之後，單晶晶粒對準狀態的圖形。
圖5示出了在本發明的薄膜半導體器件中電極與晶粒位置關係的各實施例的圖形。
圖6示出了在薄膜半導體器件中電極與晶粒的位置關係的圖形。
圖7示出了例如圖2到4中提到的最大強度照射點和最小強度照射點的結構圖形的三維模型圖。
具體實施例方式
在本發明的薄膜半導體器件中，優選使用應變點不超過700℃的玻璃片作為基片的基底層的材料。但是，可以使用除玻璃之外的各種絕緣材料，例如具有適當熱阻的陶瓷或塑料膜。
在以上基底層中，形成半導體薄膜，其中以規則排列方式例如矩陣陣列方式排列單晶半導體晶粒。通過將非單晶特性的半導體層澱積在基底層上，然後藉助照射如受激準分子雷射器等的能量束將澱積的層改變為包括大尺寸晶粒的多晶半導體層，進行薄膜層的形成。
對於單晶特性的半導體層，可以使用由小尺寸多晶晶粒組成的非晶半導體或多晶半導體。通過根據本發明的工藝，通過結晶或再結晶，任何類型的以上半導體可以轉變為本發明的薄膜半導體。希望半導體薄膜層的厚度為10到200nm，特別是50到150nm。
通常，當以上非單晶特性的半導體層形成在基底層上時，由如氧化矽、氮化矽(SiNx)等這種材料組成用於調節熱傳導和結晶取向的薄控制層形成在基底層和半導體層之間。這種層具有阻止如玻璃成分等雜質從基底層擴散到半導體層並使用於控制晶體取向的半導體層的熱分布有意地均勻。希望它的厚度為20到1000nm，特別是200到300nm。
也可以在以上的非單晶半導體層(第一控制層)上形成用於調節熱傳導和進一步結晶的第二控制層。這種第二控制層具有與第一控制層相同的功能，即，通過照射在結晶的工藝中，使熱分布均勻並控制半導體層中的晶體取向。因此可以使用如氧化矽、氮化矽、氮氧化矽或碳化矽(SiC)等的材料。希望層的厚度為50到500nm，特別是100到300nm。
當形成以上兩個控制層時，在兩個控制層之間形成半導體薄膜層。此時，首先澱積第一控制層的材料作為絕緣材料的基底層上的薄膜，然後非單晶半導體薄膜材料澱積在第一控制層上，此外，第二控制層的材料澱積在以上半導體層上。此後，進行來自上面的能量束照射以結晶非單晶材料層。
現在參考圖1a到1d，圖1a到1d示出了根據本發明工藝的每個階段的一個實施例。圖1a示出了澱積層的第一階段，其中用於調節熱傳導和結晶的第一控制層20澱積在基底層10上，並且非晶或多晶半導體的非單晶層30澱積在第一控制層20上。此外，第二控制層40澱積在非單晶層30上。
如圖1b所示，通過能量束的照射，圖1a所示的非單晶層30轉變為由單晶區50和非晶區51組成的層。當然圖1b示出了本發明的一個單晶區和基片由多個這種單晶半導體區組成的剖面圖形。
接下來，如圖1c所示，柵電極60形成在基片上，使用柵電極60作為注入掩模，注入如磷離子，在單晶半導體區50中形成源區70和漏區71。
此外，如圖1d所示，如氧化矽等材料的絕緣層80澱積在第二控制層40上，穿過第二控制層40和絕緣層80形成接觸孔之後，通過將鋁(Al)澱積到接觸孔內並構圖形成源電極90和漏電極91，由此完成了薄膜半導體器件。
在以上圖1b的步驟中，優選使用受激準分子雷射器照射作為照射裝置。然而，可以使用除受激準分子雷射器之外的其它照射裝置，例如脈衝調製的氬雷射器或YAG雷射器。
為了得到其中通過照射雷射射束單晶半導體晶粒以規則的對準方式例如矩陣陣列結構方式排列的半導體薄膜層，以下面的能量強度分布方式進行照射其中照射能量強度以預定的間隔在最大值和最小值之間在二維方向上連續地改變，最大點和最小點一個接一個地依次出現。換句話說，進行照射以便給予最大照射強度的照射點和給予了最小照射強度的照射點以規則的結構例如矩陣陣列的結構方式排列。
例如，如圖2，3和7所示，在強度分布方式中進行照射，其中照射能量在5×5mm的矩形區域「(Emax)」區域中以10μm的間隔兩維地(在x，y兩個方向中)重複「最大值(Emax)→最小值(Emin)」的這種變化。使用相移掩模，通過照射能量強度的分布變化實現照射能量強度的以上變化。此外，希望最大值和最小值之間的變化方式為圖3所示基本上連續的變化。
根據非晶半導體層的膜厚度以及第一和第二控制層的膜厚度和熱導率確定最大值和最小值的級別。例如，最小能量強度可以確定為產生照射期間不會熔化薄膜半導體的溫度的強度，最大值可以確定為在照射期間需要並足以熔化薄膜半導體的強度。熔化閾值級別(Emth)應存在於最大值(Emax)和最小值(Emin)之間，如圖3所示。
當然照射束的面形狀不限於以上提到的5×5mm的正方形，可以是各種多邊形。此外，最大值點和最小值點的排列方式不限於矩形晶格方式並且可以是各種形狀方式，例如三角形晶格。
通過將能量束照射到薄膜半導體，照射最小能量強度(即，小於熔化閾值的強度)的區域沒有完全熔化，因此，晶核首先形成在該區域中。然後，晶體變為在朝Emax點的兩維方向中生長，如圖4中提到的箭頭所示。另一方面，在溫度變成最高的最大能量強度點的區域中，以及變為晶體生長區的區域中，由於具有不同生長方向的生長晶體的相互幹擾，形成了最小尺寸或細微尺寸晶體或大尺寸晶體的邊界。由此，可以得到包括多個單晶半導體的薄半導體的基片，形成在熔化閾值點附近的區域，每個單晶半導體具有超過4μm的晶體尺寸(參考圖4)。
通過改變最大點照射能量之間的間隔可以調節單晶的尺寸。例如，當通過使最大強度點之間的間隔設置為12μm進行308nm波長的XeCl受激準分子雷射器的照射時，可以得到其中約5μm尺寸的單晶粒規則排列的薄膜半導體的基片。希望對於本發明的薄膜半導體器件使用的基片，基片中每個單晶晶粒的尺寸不小於2μm。
然後，在通過以上提到的工藝中得到的薄膜半導體基片中的每個單晶晶粒上，澱積適當厚度(例如，300nm)的電極材料例如鉬-鎢合金(MoW)，由此形成柵電極。然後，使用柵電極作為注入掩模分別形成源區和漏區之後，用如氧化矽等的絕緣材料形成覆蓋柵電極的層間隔離層。此外，在源區和漏區之上的位置穿透第二控制層形成接觸孔之後，澱積如鋁/鉬等的電極材料並在接觸孔中構圖。
由此，如圖5a和5b所示，可以得到其中每個單晶的單元電路規則排列的薄膜半導體器件。這種類型的薄膜半導體器件可以具有高遷移率(例如，超過300cm3/V sec)，超過了其中使用包括多晶半導體膜的基片的常規器件的遷移率。
可以省略設置用於一些單晶的電極或設置用於一個單晶的多個電路單元。此外，雖然以上說明基於N溝道型的薄膜電晶體的製造，然而通過進行一個接一個地部分掩模和摻雜雜質，可以將本發明的技術應用於CMOS型電晶體。也可以代替使用第二控制層作為柵絕緣體，形成單晶層之後通過腐蝕除去第二控制層，在除去的部分形成新柵極絕緣層。當在相鄰的電晶體之間發生電流洩漏時，在結晶工藝之前或之後通過使用腐蝕法進行「島分離」。
(例子)製備由Corning Glass Works製造的無鹼玻璃作為基底層，外尺寸為400×500mm，厚度為0.7mm，應變點為650℃。在基底層的表面上，用等離子體CVD法通過澱積氧化矽(SiO2)形成用於調節熱傳導和結晶200nm厚度的第一控制層。在第一控制層上，澱積50nm厚度的非晶矽層，此外200nm厚度氧化矽的第二控制層澱積在非晶矽層上。在不暴露到大氣的條件中連續地進行材料澱積形成這些層。
接下來，退火和脫水非晶矽層之後，通過從上側照射308nm波長的脈衝受激準分子雷射器使其結晶。
通過使用受激準分子雷射器的單元進行照射，其中通過使用相移掩模使束面成形以具有5×5mm的矩形並給予強度分布。強度分布的方式為25萬個最大值點以正方形晶格10μm的間隔排列在5×5mm的矩形中。熔化閾值約0.5J/cm2，雷射束強度的最大值和最小值分別為1.8J/cm2和0.1J/cm2。
通過以5mm的間隔逐步朝照射位置移動，朝要照射的整個表面進行以上方式的受激準分子雷射器照射。
完成照射之後，通過使用SECCO腐蝕法對照射樣品進行腐蝕處理並觀察晶體尺寸和照射的層中晶粒邊界的形狀。使用電子顯微鏡觀察的結果，可以證實得到了約4μm尺寸的單晶晶粒以矩陣晶格排列的基片。
接下來，在第二控制層上，對應於每個晶體的位置處，通過濺射法澱積300nm厚的鉬-鎢合金(MoW)並構圖形成柵電極。然後，使用柵電極做掩模通過注入磷離子形成源區和漏區，通過等離子體CVD法通過澱積氧化矽形成層間絕緣體。此外，在第二控制層和層間絕緣體中形成接觸孔，完成了薄膜半導體器件。可以證實該器件顯示出496cm3/V sec的平均遷移率。
權利要求
1.在薄膜半導體器件的基片中，包括絕緣材料的基底層，形成在基底層上的半導體薄膜層，基片的特徵在於多個單晶半導體晶粒形成在半導體薄膜層中，所述多個單晶半導體晶粒以規則結構排列。
2.根據權利要求1的基片，其中單晶半導體晶粒的晶粒尺寸至少為2μm。
3.根據權利要求1或2的基片，其中用於熱傳導和結晶的控制層形成在基底層和半導體薄膜層之間。
4.在薄膜半導體器件中，包括絕緣材料的基底層以及形成在基底層上的薄膜層，特徵在於以單晶半導體晶粒排列成規則結構的排列方式在半導體薄膜層中形成多個半導體單晶晶粒，並且具有柵電極、源電極以及漏電極的多個電路排列在每個單晶半導體晶粒處。
5.根據權利要求4的薄膜半導體器件，其中所述單晶半導體晶粒的晶粒尺寸至少為2μm。
6.在薄膜半導體器件基片的製造方法中，包括以下步驟在基底層上形成非單晶半導體的半導體薄膜層，並通過用能量束照射半導體薄膜層使非單晶半導體結晶；該方法的特徵在於進行照射，使得給予最大照射強度值的區域以及給予最小照射強度值的區域以規則的方式排列，並且以上兩個區域之間的照射強度的過渡是連續的。
7.根據權利要求6的薄膜半導體器件基片的製造方法，其中非單晶半導體層為非晶半導體層，進行能量束的照射，使得非晶半導體結晶。
8.根據權利要求6的薄膜半導體器件基片的製造方法，其中非單晶半導體層為多晶半導體，進行能量束的照射，使得多晶半導體再結晶。
9.根據權利要求6，7或8的薄膜半導體器件基片的製造方法，其中照射強度的最小值為不引起非單晶半導體熔化的強度。
10.根據權利要求6，7或8的薄膜半導體器件基片的製造方法，其中使用受激準分子雷射器進行能量束的照射。
11.在薄膜半導體器件的製造方法中，包括以下步驟，通過以下步驟形成基片在絕緣材料的基底層上形成非單晶半導體的半導體薄膜層，並使用能量束照射半導體薄膜層使非單晶半導體結晶，以及通過在基片上形成具有柵電極、源電極以及漏電極的電路單元製備薄膜半導體器件；該方法的特徵在於進行照射，使得給予最大照射強度值的區域以及給予最小照射強度值的區域以規則的方式排列，並且以上兩個區域之間的照射強度的過渡是連續的，柵電極形成在基片上，該基片通過上述照射方式照射能量束得到，並具有半導體薄膜層，其中半導體的單晶晶粒以規則的排列方式排列，從而將柵電極排列在每個單晶晶粒上，並且通過在每個單晶晶粒上形成源電極和漏電極，在形成柵電極之後形成電路單元。
12.根據權利要求11的薄膜半導體器件的製造方法，其中非單晶半導體層為非晶半導體層，進行能量束的照射，使得非晶半導體結晶。
13.根據權利要求11的薄膜半導體器件的製造方法，其中非單晶半導體層為多晶半導體，進行能量束的照射，使得多晶半導體再結晶。
14.根據權利要求11，12或13的薄膜半導體器件的製造方法，其中照射強度的最小值為不引起非單晶半導體熔化的強度。
15.根據權利要求11，12或13的薄膜半導體器件的製造方法，其中使用受激準分子雷射器進行能量束的照射。
全文摘要
在本發明中，通過用輻射分布的能量束照射形成在絕緣材料基底層上的非單晶半導體薄膜層，從而使能量束的最大強度區和能量束的最小強度區以規則的方式排列，製造薄膜半導體器件的基片用作具有半導體薄膜層的基片，其中晶粒尺寸超過2μm的大尺寸單晶晶粒以規則結構的方式排列。通過調節薄膜半導體器件的每個電路單元的位置，從而對應於在基片的半導體層中的單晶晶粒的位置，形成薄膜半導體器件的每個電路單元。通過上述工藝，得到薄膜半導體器件，其中具有源電極、漏電極和柵電極的多個電路單元以對應於半導體單晶晶粒的排列以規則的結構排列。該器件能夠獲得高遷移率的工作，而不會受到晶粒邊界處電子散射等現象的幹擾。
文檔編號B65G49/07GK1465092SQ01814749
公開日2003年12月31日 申請日期2002年7月10日 優先權日2000年7月10日
發明者松村正清, 小穴保久, 阿部浩之, 山元良高, 小關秀夫, 蕨迫光紀 申請人:株式會社液晶高新技術開發中心