具有開關電流減少的未經緩衝的分段式r-dac的製作方法

2023-06-16 19:48:01

專利名稱：具有開關電流減少的未經緩衝的分段式r-dac的製作方法
具有開關電流減少的未經緩衝的分段式R-DAC相關申請本申請要求2010年2月26日提交的、美國專利申請12/713，841號的優先權，該美國專利申請要求2009年3月31日提交的美國臨時專利申請61/165,317號的權益。這 裡結合上述兩申請的全部內容作為參考。
背景技術：
數模轉換器(DAC)是採用許多數字位作為輸入和產生相應模擬輸出的一種電路。 DAC設計的一種方法就是所謂的電阻器串或R-DAC。該電路布局在高和低參考電壓之間布 置了許多串聯的電阻器。通過數字輸入位來控制耦合到電阻器的開關陣列以確定輸出。電 阻器的數量取決於所要求的DAC解析度一在最簡單的17-位轉換器的概念方法中，例如， 一般需要217-1或131，070個電阻器來提供所有可能的輸出電平。通過使用多個串分段，「分段的」 R-DAC減少所需要的電阻器的總數量。由最高有 效輸入位控制的第一分段提供粗略的輸出近似。由較低有效位控制的第二和後續的分段提 供輸出的較精確的選擇。當主要涉及單調性時，電阻器串DAC是一個合適的結構。然而，這個結構對於高分 辨率DAC是不現實的，因為元件的數量隨解析度而指數增加。結果，對於高解析度DAC，分段 的R-DAC通常打擊單調性和複雜度之間的正確折衷。分段的R-DAC結構具有需要緩衝器元 件的缺點，這些緩衝器元件用於減輕由後續分段引起的電阻梯形電路負載。不希望有緩衝 器，因為它們增加功耗，並且是主要的噪聲源。此外，對於軌到軌(rail-to-rail)操作，緩 衝器的輸入偏移過渡(input offset transition)可以導致非單調性。因此，未經緩衝的 分段R-DAC結構也是可能的。感興趣的是Rivoir等人發布的美國專利5，703，588，該專利描述使用電流偏置使 第一電阻器分段與第二電阻器分段隔離的雙電阻器串R-DAC。具體地，為了防止第二電阻器 分段從第一電阻器分段汲取電流，電流源向第二分段饋送偏置電流，並且耗電部分從第二 分段汲取偏置電流。

發明內容
這裡所建議的是實現未經緩衝的、分段的R-DAC結構的新方法。在一個實施例中，R-DAC的新布局補償了電阻梯形電路負載。此外，開關電流消除方案可以減少切換電阻器的R-DAC輸出電壓靈敏度，並且減 小積分非線性(INL)和微分非線性(DNL)誤差。在某些實施例中，所建議的結構只使用電阻器和開關，並且可以以任何解析度和 任何數量的分段來實施。


圖1是R-DAC結構的高級圖。
圖2是根據一個實施例的分段的R-DAC結構。圖3是用於圖2的分段的R-DAC結構的模型網絡。圖4A示出特定配置的微分非線性(DNL)誤差。圖4B示出特定配置的積分非線性(INL)誤差。圖5示出作為歸一化到單位電阻RU的分段1和分段2開關電阻的函數的最大INL 以及最小和最大DNL。圖6A示出消除一部分通過第一分段開關的電流的另外的「桁架(Truss)」結構。圖6B示出消除一部分通過第一分段的開關的電流的另外的「桁架」結構的更詳細 的方案。圖7是圖6B的結構的簡化網絡模型。圖8是模擬結果，以針對作為歸一化的開關電阻的函數的、圖6B的「桁架」結構， 來示出最大INL、最小和最大DNL。圖9是一種結構，該結構實施了二階電流消除，其中在第二分段的頂部和底部的 每一個中添加了兩個附加的子分段。圖10是實施圖9的網絡模型。圖11A和11B是相似的圖，分別示出作為桁架環路中許多單位電阻的函數的最小 和最大INL。圖12A和12B是相似的圖，分別示出作為桁架環路中許多單位電阻的函數的最小 和最大DNL。圖13是可以使用R-DAC的系統的高級圖。
具體實施例方式圖1中示出三段式經緩衝的R-DAC 100。可以容易地把這個結構普遍化成其 它數量的分段，諸如兩個分段或三個以上的分段。矩形表示電阻「子分段」 140-1-1、 140-1-2、. 140-2-1、140-2-2、140-2-3、. 140-3-1、140-3-2.等，它們每一個事實上包 括多個物理電阻器，或更一般地，電阻元件。換言之，各種類型的阻抗元件可以形成R-DAC 中的分段，其中每個元件的阻抗對應於要求的電阻，以致由包括一組電阻器的一組元件來 形成每個分段。因此，這裡所指的「電阻器」進一步是根據電路布局的任何數量不同類型的 電阻元件，諸如精確薄膜電阻器，這些精確薄膜電阻器是以SiCr或其它材料、或在集成電 路情況中以(摻雜P-或n-的)多晶矽形成的。還應該理解，這裡描述的「電阻器」可以包 括任何電路元件，所述電路元件可以跨越它的端子產生與通過它的電流成正比的電壓。更具體地，由左欄中的電阻器表示第一分段110。由中欄中的電阻器表示第二分段 120，而由右欄中的電阻器表示第三分段130。注意，在每個分段中，電阻器Rl、R2、R3等可 以是不同的。通過四個電壓緩衝器150-1、150-2、160-1、160-2來隔離這些分段。這些電壓 緩衝器增加功耗，並且可能是主要的噪聲源。圖2中示出未經緩衝的DAC 200結構。該圖示出的DAC具有三個分段210、220、 230，但是可以普遍化成任何數量的分段。這裡，第一 210、第二 220和第三230分段的每一 個分別分辨m 1、m2和m3位。因此，DAC具有N = ml+m2+m3位的解析度。在該附圖中，示 出了更詳細的子分段。例如，第一分段的2ml子分段240-1的每一個包括m個單位電阻器R (以提供總的子分段電阻R1)，並且第二分段的2m2子分段240-2的每一個包括N2個單位 電阻器RJ以提供總的子分段電阻R2)。圖2所示的DAC的輸出跨越了 VSS+0. 5LSB到VREF-0. 5LSB的範圍。為了補償第二分段220的負載引起的電壓降，在所選中的子分段處，把連接抽頭 連接到緊靠在頂部上方的一個或多個單位電阻器R 215，以及緊靠在底部下方的一個或多 個單位電阻器&。開關SWn-Up和SWn Dn把第一分段連接到第二分段。在開關SWm_Up和 SWm Dn(228、29)中實施相似的配置，以經由單位電阻器225、226使第二分段連接到第三分 段。此外實施DAC的第三分段230作為兩個N3/2單位電阻器以及2m3_l子分段的串 聯，每個包括N3個單位電阻器& (對於總的子分段230電阻。注意，為了清楚起見，並沒有示出所有的子分段和分段間開關。例如，來自第一分 段的抽頭(開關)總數是2(mI+I)。第三分段的不同配置是同等地有效的。例如，每個包括 N3個單位電阻器的2m3-l個元件與在頂部的N3個單位電阻器串聯的連接可以跨越VSS到 VREF-LSB的範圍。相似地，每個包括N3個單位電阻器的2m3_l個元件與在底部的N3個單 位電阻器的串聯的連接可以跨越VSS+VLSB到VREF的範圍。然而，圖2所示的配置更適用 於「跨越式」或「之字形」實施。不同分段可以使用具有相同額定電阻值但是不同物理面積的單位電阻器，以致達 到最優的線性-管芯面積(linearity-die area)折衷。較佳的線性要求較佳的匹配，因此 要求較大的管芯面積。例如，可以製造第一分段的電阻值使之比後續分段的電阻值更線性 或匹配更好。還應該理解，在某些實施例中，用於給定分段的單位電阻器的電阻值不必定與 用於其它分段的單位電阻器的電阻值相同，只要電阻器的數量乘以每個單位電阻值提供總 的要求的分段電阻值或子分段電阻值。分析圖2的DAC 200與圖3所示的網絡形成模型。R1、R2和R3形成第一分段的模型， 而R4、R5和R6形成第二分段的模型，以及最後R7和R8形成第三分段的模型。如果&表 示單位元件電阻器，則我們得到 R\ = N\.RuY4^b\n)R2=(Nl+2)Ru ^3 = 7Vl(2m,-l-X 2" b\n) )RVR4 = N2.R, ^ 2" b2(n) + R化,D R5 = (N2+2)& R6 = "2(2"-1-2 2nb2(n))Rv + R^ R7 = N3(0.5 + ^2"b3{i]))Rv
6

(1)其中、和分別表示傳送到第一、第二和第三分段的經分割的DAC輸 入代碼。參數ml、m2和m3分別為第一、第二和第三分段分辨的位數。參數N1、N2和N3分 別是第一、第二和第三分段之後的單位電阻器的數量。可以把圖2所示的網絡和圖3中形 成的模型分別表示為R. I = S (2)其中S是網絡矩陣，I是網格電流矢量，S是網絡激勵，這在我們的情況中是VREF。 等效地，可以把⑵寫成 接著，DAC輸出電壓為
(4)注意，如期望的那樣，I1、I2和13 (公式3的解)是與DAC輸入代碼無關的，因此， 功耗與代碼無關，與R-R2R結構相比，這是串聯R-DAC結構的一個重要的優點。恆定功耗減 輕了電阻器溫度係數(Tempco)要求。可以優化電阻器類型和大小以最佳地匹配和不需要最佳溫度係數。同樣，如期望 的那樣，定義為VLSB = 13. R^ N3 (5)的LSB電壓是常數，並且與DAC位設置無關。具有N = ml+m2+m3的解析度和0. 5LSB
偏移的DAC的理想LSB大小是 可以設置子分段ml、m2和m3的數量和每個子分段的單位電阻器的數量Nl、N2和 N3,以使所要求的誤差函數最小。一個可能的誤差函數是定義如下的DNL
(7)為了使|DNL|最小，我們需要尋找最佳地滿足下列條件的一種整數N3. 2m31 | (N2+2) = N2 (8)和N2. 2m21 | (Nl+2) = Nl (9)
這兩個要求陳述了我們的目標為具有確切相同的等效並聯電阻值，就像我們在未 經校正的但是經緩衝的分段式串聯R-DAC中所具有的那樣。作為一個實際的問題，我們對同時滿足或接近滿足⑶和(9)的最小的整數組感 興趣。例如，對於具有ml = 4、m2 = 6和m3 = 7的17位DAC的一個如此的組是N1 = 52. 07 — 52N2 = 21. 65 — 22 (10)N3 = 2公式(8)和(9)不包括開關電阻值的影響。一般，當包括這個或其它第二階影響 時，一個數值例程可以提供N1、N2和N3的更優化(根據定義的誤差函數，例如，公式7)的 值。由於(10)中不可避免的四捨五入，DAC將具有剩餘值DNL和INL誤差，分別如圖4A和 4B所示。開關電阻倌的影響開關電阻值可以引起DNL和INL誤差。通過RSWII_Ur^n RSWII_Dn來形成使分段2 (220) 連接到分段1 (210)的模型，並且通過Rswm_up和Rswm_Dn來形成使分段3 (230)連接到分段 2(220)的模型。頂部和底部開關的電阻值通常是不同的。然而，對於1.25V的VREF以及 ml = 4和m2 = 6，第一和第二分段的電壓差分別為 78mV以及 1. 2mV。因此，為了簡化 模型，我們假設頂部和底部開關具有相等的電阻值，即，Rswil-up = Rswil-Dn = Rswil以及RSWIII-Up =Rswm-Dn = Rswiii"圖5示出作為R^/Ru以及I^m/Ru的函數的、在16位等級處的最大INL 以及最大和最小DNL，其中，從0掃描到1。如所期望的那樣，INL和DNL誤差對於R■更敏 感。作為例子，對於最大INL < 1，我們需要RSWII < 0. 4&。低電阻值的開關較大，並且 它們不希望有的漏電流引入更大的非線性。在下面段落中討論可以減小開關電阻值靈敏度 的這種結構的兩個改進。具有開關電流消除的DAC結構通過減少流過開關的電流可以減輕輸出電壓對開關電阻值的靈敏度。圖6A示出 「桁架」結構600，該結構部分地消除了流過把第二分段連接到第一分段的開關610和611的 電流。圖6B是這種「桁架」結構的更詳細的表示。在圖7中示出這個「第一階」結構的簡化 模型。開關SWIIl-Up、SWII2-Up、SWIIl-Dn、SWII2_Dn的電阻值幾乎是相等的，並且在圖7 的網絡中通過RSWII形成模型。在模型中的電阻器R6和R10每個包括NT個單位電阻器，並 且進行選擇以致14 = 12 = 13。在這個條件下，通過開關SWIIl-Up和SWIIl-Dn分別減少 了 |(I4-I3)/I3|和 |(I2-I3)/I3|的一個因子。可以通過下式得到NT的估計值 一般，當考慮附錄中所討論的開關電阻值和Nl、N2和N3的數值四捨五入時，數值 例程將產生更優化的NT值。這種結構的一個缺點是它引入了由下式表示的系統性增益誤差增益誤差 然而，這個誤差一般小於全量程範圍的0. 2%，並且通常與軌到軌輸出緩衝器頂部 和底部飽和區相比可忽略不計。圖8示出在添加開關電流消除桁架之後所產生的DAC線性。 圖8與圖5的比較表示靈敏度對開關電阻值在DNL中接近10倍的減小以及在INL中接近 七倍的減小。通過添加形成第二階開關電流消除結構的附加的電流消除環路，可以依次減小電 流消除環路的另外的SWII2-Up、SWII2-Dn開關引入的誤差。圖9中示出實現第二階電流消除的DAC 900結構。這裡，把NU個單元910-1、910-4 的兩個附加的子分段以及兩個NT單元910-2、910-3添加到第二分段902的頂部和底部的 每一個中。圖10中示出該實施方式的網絡模型。第二階電流消除的增益誤差幾乎是第一階結構的兩倍那麼大，並且由下式給出增益誤差
(13)然而，模擬示出第二階結構的線性提高沒有證明所添加的複雜度是合算的。圖6A和圖6B的第一階電流消除結構提供優良的DNL性能，同時避免第二階電流 消除結構的傳送和切換複雜度。表1示出對於具有ml = m2 = m3 = 6的18位DAC所實現 的如圖9所建議的三個結構之間的比較。第二階電流消除提供較小的DNL和INL改進，雖 然進一步通過第二分段開關減少電流。這主要是由於在這些DNL和INL等級處的第三分段 開關的支配引起的。表1.三種結構的比較 圖11A和11B示出模擬結果，以確定「桁架」環路中作為單位元件電阻器的電阻值 的函數的最大和最小INL以及開關電阻值。圖11A的圖是最大INL，而圖11B的圖是最小 INL。有啟發性地看到，這些曲線有相當平坦的區域，表示一旦超過了某個數量的單位電阻 器(即，從約6個到8個)，對於開關電阻值的總靈敏度隨過程變量的變化就不大。對圖進 行比較有助於確定使最小和最大INL兩者都優化的單位電阻器(NT)的正確數量。圖12A和12B是相似的圖，示出在桁架環路中作為單位元件電阻值的函數的最小 和最大DNL。這裡，相當平坦的區域表示可以選擇N2，以致同時減小正和負的兩個DNL。這裡描述的DAC的一個特定用途是實現一般如圖13所示的數字無線電接收機。這 種數字收發機的一個示例性實施方式是連接到有線網絡1108的有線網關，可以是同軸的、 光纖或混合光纖/同軸電纜電視(CATV)網絡。有線網關1100把數據發送到用戶端設備 1112以及從該設備接收數據。一般，用戶端設備1112包括計算機、電視機以及電話。可以 配置這裡揭示的有線網關1100，使之根據任何合適的標準工作，以發送和接收數據，包括但 是不局限於，DOCSIS 3.0、Comcast RNG、SCTE 40、T3/S10 ATSC 或 OpenCable 標準。某些標準需要有線數據機和有線網關，以對多個6MHz信道進行調諧，以接受 電視、語音和數據信號。(例如，DOCSIS 3. 0規定能獨立調諧至少4個信道的能力)。調諧 多個信道的能力對於在不同電視機上觀看不同電視信道是必需的。與傳統有線網關不同，圖1所示的有線網關100使用寬帶、時間交錯的、模數轉換 器(ADC) 1206，以使從有線網絡1108接收到的信號數位化。可以數字地調諧來自寬帶ADC 的輸出，而不是使用模擬調諧器，與另外方法相比，導致低功耗。尤其，在示例性有線網關1100中，經由雙工器1201耦合發送到和來自有線網絡 1108的信號，所述雙工器使下遊信號1220與上遊信號1222分離。一般，CATV網絡是不對 稱網絡專用於下遊信號1220的帶寬大於專用於上遊信號1222的帶寬。雙工器1202把下遊話務引導到可變增益放大器(VGA) 1204，該放大器在把接收到 的信號通過濾波器1205發送到寬帶ADC 1206之前，放大接收到的信號。時間交錯的ADC 1206對接收到的信號數位化，然後把經數位化的下遊信號1240傳送到數字調諧器和正交 幅度調製(QAM)解調器1208。(另外的實施例可能使用其它合適的調製方案)。在一些實 施例中，數字調諧器和QAM解調器208根據64-QAM或256-QAM技術對經放大的、經濾波的 和經數位化的下遊信號1240進行調諧和解調以恢復基本信息。媒體接入控制器(MAC) 1210和中央處理單元(CPU) 1212處理來自數字調諧器和 QAM解調器的經解調的下遊信號1222。在示例性實施例中，MAC1210是開放系統互連(0SI)
10層-2單元，它根據DOCSIS 3.0把數據以幀方式傳送到網際網路協議分組或幀中。(預期所 有DOCSIS-兼容設備都可以向後兼容，意味著與DOCSIS 3. 0兼容的實施例必須與早期的 DOCSIS標準兼容)。MAC還可以把經編碼的視頻和音頻信號傳送到用戶端設備。可以在硬 件、軟體或兩者的組合中實現MAC 210的功能。可以把軟體實施存儲在只讀存儲器或隨機 存取存儲器(未示出)中，並且通過CPU 1212來執行。MAC 210經由接口 1110把分組和幀發送到用戶端設備1112。用戶端設備1112可 以是電話、電視機和/或計算機。在各個實施例中，接口 1110可以是通用串行總線(USB) 接口、IEEE 1394接口或任何其它合適的接口。除了接收經處理的下遊話務1220之外，用戶端設備1112還可以經由有線調製解 調器1100通過有線網絡1108的上遊信道1222發送數據。接口 1110把來自用戶端設備 1112的數據發送到MAC 1210，MAC使數據格式化，然後把數據發送到QAM調製器1216。再 次，另外的實施例可以使用其它調製方案。使用這裡描述的技術實現的數模轉換器(DAC) 1216把經調製的數位訊號轉換成 模擬輸出，通過放大器1224放大該模擬輸出。在某些實施例中，QAM調製器可以把數字信 號位以及經調製的參考電壓(VREF)兩者提供給DAC1216。在該實施方式中，因此而把DAC 1216配置成乘法DAC。雙工器1202在上遊信道1222上把放大器1220的輸出引導到有線 網絡1108。在各個實施例中，QAM調製器1216、DAC 1218以及放大器1224 —般在比QAM調 制1208、寬帶ADC 1206和VGA 1204的帶寬低的帶寬上工作。可以理解，可以把早先描述的未經緩衝的、未經分段的R-DAC技術應用於實現DAC 1218，或甚至實現在如此的收發機中的部分ADC 1206。已經參考本發明的較佳實施例特別示出和描述了本發明，熟悉本領域的技術人員 可以理解，可以進行形式上和細節上的各種改變而不偏離由所附的權利要求書包括的本發 明的範圍。
權利要求
一種裝置，包括具有多個子分段的第一電阻器分段，每個子分段包括一個或多個電阻器元件；具有多個子分段的第二電阻器分段，每個子分段包括一個或多個電阻器元件；用於使第一和第二分段的子分段互連的多個開關；以及具有上附加電阻器元件和下附加電阻器元件的至少一個子分段，所述上附加電阻器元件被設置在第一開關和第一相鄰子分段之間，所述下附加電阻器元件被設置在所述開關中的第二開關和第二相鄰子分段之間。
2.如權利要求1所述的裝置，其特徵在於，所述上附加電阻器元件是串聯連接在第一 開關和第一相鄰子分段之間的單個電阻元件，而所述下附加電阻器元件是串聯連接在第二 開關和第二相鄰子分段之間的電阻器元件。
3.如權利要求1所述的裝置，其特徵在於，選擇所述上附加電阻器元件和下附加電阻 器元件中的至少一個的電阻值，以補償由於第二電阻器分段的負載所引起的電壓降。
4.如權利要求1所述的裝置，其特徵在於，選擇所述上附加電阻器元件和下附加電阻 器元件中的至少一個的電阻值，以補償流過所選中的開關的電流。
5.如權利要求1所述的裝置，其特徵在於，在所述第一和第二電阻器分段的至少一個 中的每個子分段還包括多個具有相同電阻值的單位電阻器。
6.如權利要求1所述的裝置，其特徵在於，在所述第一和第二電阻器分段這兩者中的 每個子分段還包括多個單位電阻器，在所述第一和第二分段的每一個中的每個單位電阻器 具有與其它單位電阻器相同的電阻值。
7.如權利要求1所述的裝置，其特徵在於，還包括具有多個子分段的第三電阻器分段，每個子分段包括一個或多個電阻器元件；用於使第二和第三分段的子分段互連的多個開關；以及第一和第二分段這兩者具有帶有上附加電阻器元件和下附加電阻器元件的至少一個 子分段，所述上附加電阻器元件被設置在第一開關和第一相鄰子分段之間，而所述下附加 電阻器元件被設置在所述開關中的第二開關和第二相鄰子分段之間。
8.如權利要求7所述的裝置，其特徵在於，選擇在第一分段中的每個上和下電阻器元件的電阻值，以補償流過所選中的、用於使 第一和第二分段的子分段互連的開關的電流。
9.如權利要求8所述的裝置，其特徵在於，選擇在第二分段中的每個上和下電阻器元件的電阻值以補償流過所選中的、用於使第 二和第三分段的子分段互連的開關的電流。
10.如權利要求1所述的裝置，其特徵在於，還包括收發機，用於向第一電阻器分段傳送輸入信號。
11.如權利要求10所述的裝置，其特徵在於，所述收發機還包括媒體接入控制器，耦合成用於接收來自用戶端設備的有線信號；正交幅度調製器，耦合成用於接收來自媒體接入控制器的有線信號，並且把輸入信號 提供給第一電阻器分段；以及放大器，用於放大由子分段之一所提供的輸出信號。
12.一種方法，包括操作設置在第一電阻器分段和第二電阻器分段之間的一個或多個開關，所述第一電阻 器分段包括多個子分段，每個子分段包括兩個或多個電阻器元件，而所述第二電阻器分段 包括多個第二子分段，每個包括兩個或多個電阻器元件；以及 在所述第一電阻器分段上補償所述第二電阻器分段的負載。
13.如權利要求12所述的方法，其特徵在於，補償步驟還包括操作所述開關以把具有上附加電阻器元件和下附加電阻器元件的至少一個子分段連 接到所述第一電阻器分段，以致所述上附加電阻器元件被連接在所述開關中的第一開關和第一相鄰子分段之間；以及 所述下附加電阻器元件被連接在所述開關中的第二開關和第二相鄰子分段之間。
14.如權利要求13所述的方法，其特徵在於，還包括把所述上附加電阻器元件作為單個電阻元件而串聯連接在第一開關和第一相鄰子分 段之間，以及把所述下附加電阻器作為電阻器元件而串聯連接在第二開關和第二相鄰子分段之間。
15.如權利要求13所述的方法，其特徵在於，選擇所述上附加電阻器元件和下附加電 阻器元件中的至少一個的電阻值，以補償由於第二電阻器分段的負載所引起的電壓降。
16.如權利要求13所述的方法，其特徵在於，選擇所述上附加電阻器元件和下附加電 阻器元件的至少一個的電阻值，以補償流過所選中的開關的電流。
17.如權利要求12所述的方法，其特徵在於，在第一和第二電阻器分段的至少一個中 的每個子分段還包括多個具有相同電阻值的單位電阻器。
18.如權利要求12所述的方法，其特徵在於，在第一和第二電阻器分段這兩者中的每 個子分段還包括多個單位電阻器，每個單位電阻器具有與其它單位電阻器相同的電阻值。
19.如權利要求12所述的方法，其特徵在於，還包括操作設置在第三電阻器分段和第二電阻器分段之間的一個或多個開關，所述第三電阻 器分段包括多個子分段，每個子分段包括一個和多個電阻器元件；以及在所述第二分段上 補償所述第三分段的負載。
20.如權利要求19所述的方法，其特徵在於，還包括第一和第二分段這兩者包括具有上附加電阻器元件和下附加電阻器元件的至少一個 子分段，其中所述上附加電阻器元件被設置在第三開關和第三相鄰子分段之間；以及 所述下附加電阻器元件被設置在所述開關中的第四開關和第四相鄰子分段之間。
21.如權利要求19所述的方法，其特徵在於，還包括經由上和下電阻器元件的電阻值，補償流過所選中的、用於使第二和第三分段的子分 段互連的開關的電流。
22.如權利要求12所述的方法，其特徵在於，還包括 把輸入數字通信信號提供給所述第一電阻器分段。
23.如權利要求22所述的方法，其特徵在於，還包括 在媒體接入控制器處接收有線信號；對來自媒體接入控制器的有線信號進行正交幅度調製，以把輸入數字通信信號提供給 所述第一電阻器分段；以及放大由所述子分段之一所提供的結果信號。
全文摘要
一種電阻器串數模轉換器(DAC)包括用於補償電阻器梯形電路負載的元件和/或經由諸如開關電流消除而提供對負載的補償。該方法減小對開關電阻值的輸出電壓靈敏度，同時還減小INL和DNL誤差。把附加的電阻器環路任選地設置在一個或多個分段的頂部和底部處以提供第N階電阻電流消除。
文檔編號H03M1/06GK101877590SQ20101015859
公開日2010年11月3日 申請日期2010年3月30日 優先權日2009年3月31日
發明者A·莫塔蒙德 申請人:英特賽爾美國股份有限公司