晶片級封裝裝置的製作方法
2023-06-08 22:57:11 4
專利名稱：晶片級封裝裝置的製作方法
技術領域：
本申請案涉及一種半導體裝置，且更明確地說，涉及晶片級封裝半導體裝置的製造。
背景技術：
用於製造半導體裝置的傳統製作工藝使用微光刻以將集成電路圖案化到由半導體(例如矽、砷化鎵等等)形成的圓形晶片上。通常來說，經圖案化的晶片被分割成個別集成電路晶片或裸片以使集成電路彼此分離。使用多種封裝技術來組裝或封裝個別集成電路晶片以形成可安裝到印刷電路板的半導體裝置。 多年以來，封裝技術已發展到用來開發更小的、更便宜的、更可靠的且對環境更無害的封裝。舉例來說，已開發出使用可直接表面安裝封裝的晶片尺度封裝技術，可直接表面安裝封裝具有不大於集成電路晶片的面積的I. 2倍的表面積。晶片級封裝(WLP)為涵蓋供在分割之前以晶片級來封裝集成電路晶片的多種技術的晶片尺度封裝技術。晶片級封裝將晶片製作工藝擴展到包括裝置互連和裝置保護工藝。因此，晶片級封裝通過允許使晶片製造、封裝、試驗和預燒工藝以晶片級集成而使製造工藝成流線型。
發明內容
本發明描述用於製作晶片級封裝半導體裝置的技術，晶片級封裝半導體裝置的兩個鄰近附接凸塊(例如，焊料凸塊)之間的最小距離小於兩個鄰近附接凸塊之間的間距的約百分之二十五(25%)。兩個鄰近附接凸塊之間的縮減的距離允許增加每單位面積的附接凸塊的數目而不縮減凸塊的大小，從而增加了焊接可靠性。增加的焊接可靠性可縮減對附接凸塊的應力，尤其是由在熱循環試驗期間的CTE失配、在跌落試驗或循環彎曲試驗期間的動態變形等等引起的應力。提供此發明內容以按簡化形式引入概念的選擇，所述概念在下文的具體實施方式
中得以進一步描述。此發明內容既不意在識別所主張標的物的關鍵特徵或本質特徵，又不意在用於輔助確定所主張標的物的範圍。
參考附圖來描述具體實施方式
。在具體實施方式
和附圖的不同例子中使用相同的參考數字可指示相似或等同的項目。圖I是說明根據本發明的實例實施方案的晶片級封裝裝置的圖解部分截面側視圖。圖2是說明根據本發明的另一實例實施方案的晶片級封裝裝置的圖解部分截面側視圖，其中附接凸塊包括核心。圖3是說明根據本發明的另一實例實施方案的晶片級封裝裝置的圖解部分截面側視圖，其中附接凸塊是圍繞柱結構而形成。
圖4是說明根據本發明的另一實例實施方案的晶片級封裝裝置的圖解部分截面側視圖，其中分隔物形成在鄰近附接凸塊之間。圖5是說明用於製作柔性晶片級封裝裝置(例如圖I所示的裝置)的實例實施方案中的工藝的流程圖。圖6到11是說明根據圖5所示的工藝來製作柔性晶片級封裝裝置(例如圖4所示的裝置)的圖解部分截面側視圖。
具體實施例方式MM晶片級封裝促進半導體裝置的生產，與使用許多其它封裝技術而製造的裝置相 t匕，所述半導體裝置的成本更低、具有更小的形狀因子且提供更低的寄生效應。然而，迄今為止，晶片級封裝技術的應用仍限於用於使用小集成電路晶片的裝置(例如，帶有具有小於約5.5X5. 5_2的裸片尺寸的裸片的裝置)的生產。對於使用較大晶片(例如，具有介於5. 5X5. 5mm2與7. 0X7. Omm2之間的裸片尺寸)的裝置，晶片與所述裝置被安裝到的印刷電路板(FR4)之間的熱膨脹係數(CTE)的失配變得顯著。在熱循環試驗期間，此失配可在用於將裝置安裝到印刷電路板的焊料凸塊中引起高應力和裂縫。此外，在跌落試驗和循環彎曲試驗期間，歸因於動態變形，相對高的焊料剛度可引起在焊料凸塊與所述凸塊的金屬間化合物之間的界面處發生應力。因此，本發明描述用於製作晶片級封裝半導體裝置的技術，晶片級封裝半導體裝置的兩個鄰近附接凸塊(例如，焊料凸塊)之間的最小距離小於兩個鄰近附接凸塊之間的間距(例如，兩個鄰近凸塊的中心之間的距離)的約百分之二十五(25%)。這歸因於裝置每單位面積的附接凸塊的數目的增加而增加了焊接可靠性。增加的焊接可靠性縮減對裝置的應力，尤其是由CTE失配(例如，裝置與裝置被安裝到的印刷電路板之間的機械和熱性質的失配)、在跌落試驗或循環彎曲試驗期間的動態變形等等引起的應力。因此，所述技術促進使用大集成電路晶片的晶片級封裝裝置(例如，使用具有大於約5. 5X5. 5mm2的裸片尺寸的裸片的裝置)的製作。此類晶片級封裝裝置可用於多種應用，包括但不限於晶片上系統(SOC)應用、動態隨機存取存儲器(DRAM)應用和中央處理單元(CPU)應用。在實施方案中，晶片級封裝(WLP)裝置也可包括一個或一個以上分隔物，分隔物安置在鄰近附接凸塊之間以防止凸塊在回流工藝期間遷移，且在所述裝置連接到印刷電路板時提供機械穩健性。在一個或一個以上實施方案中，分隔物可由電介質材料(例如苯並環丁烯(BCB)聚合物等等)形成。裝置可進一步包括懸垂部分，懸垂部分的寬度大於裝置的間距。實例實施方案圖I到4說明根據本發明的實例實施方案的晶片級封裝(WLP)裝置100。如圖所示，晶片級封裝裝置100包括集成電路晶片102，集成電路晶片102包含包括附接凸塊106的襯底104。襯底104是由晶片(例如娃晶片(例如P型晶片、η型晶片等等))製成，晶片包括形成在其中的一個或一個以上集成電路(未圖示)。集成電路可由合適半導體形成技術形成，例如沉積、蝕刻、退火、光刻等等。一旦形成集成電路，其即經配置以向裝置100提供功能性。集成電路可以多種方式進行配置。舉例來說，集成電路可包含數字電路技術、模擬電路技術、複合信號技術等等。集成電路可連接到部署在集成電路晶片102(例如，襯底104)上方的一個或一個以上導電層，例如接觸墊等等。這些導電層提供電觸點，集成電路是通過電觸點而互連到與裝置100相關聯的其它組件(例如，印刷電路板等等)。導電層(例如，接觸墊)的數目和配置可取決於集成電路的複雜性和配置、集成電路晶片102的大小和形狀等等而變化。襯底104可進一步包括形成在集成電路上方的一個或一個以上保護層(例如，鈍化層、電介質層等等)，以在製造和使用期間提供對集成電路的保護。保護層可包含各種材料，例如苯並環丁烯聚合物(BCB)、二氧化矽(Si02)等等。如圖I到4所說明，附接凸塊106包含焊料凸塊，焊料凸塊在部署在集成電路晶片102上方的接觸墊與形成在印刷電路板的表面上的對應 墊(未圖示)之間提供機械和/或電互連。在一個或一個以上實施方案中，附接凸塊106可由無鉛焊料(例如錫-銀-銅(Sn-Ag-Cu)合金焊料(即，SAC)、錫-銀(Sn-Ag)合金焊料、錫-銅(Sn-Cu)合金焊料等等)製成。然而，據預期，可使用錫-鉛(PbSn)焊料。下文更詳細地描述用於使用晶片級封裝技術來形成附接凸塊106的實例工藝。可將凸塊界面108施加到集成電路晶片102的接觸墊，以在接觸墊與附接凸塊106之間提供可靠的互連邊界。舉例來說，在圖I到4所示的晶片級封裝裝置100中，凸塊界面108包含施加到集成電路晶片102的接觸墊的凸塊下金屬化物(UBM) 110。UBM 110可具有多種組成物。舉例來說，UBM 110可包括不同金屬(例如，鋁(Al)、鎳(Ni)、銅(Cu)、釩等等)的多個層，其充當粘附層、擴散勢壘層、可焊接層、氧化勢壘層等等。然而，可能存在其它UBM結構。當一起觀察時，附接凸塊106和關聯的凸塊界面108 (例如，UBM 110)包含凸塊組合件112，凸塊組合件112經配置以提供集成電路晶片102到印刷電路板的機械和/或電互連。如圖I到4所說明，取決於各種設計考慮，晶片級封裝裝置100可包括凸塊組合件112的一個或一個以上陣列114。如圖I到3所說明，凸塊組合件112可以多種方式進行配置。在一實施方案中，如圖I所說明，附接凸塊106可包含焊料。在另一實施方案中，如圖2所說明，附接凸塊106可包括被焊料包圍的核心116。核心116可由各種材料形成，例如聚合物等等。在一個或一個以上實施方案中，可用金屬層(例如，鎳或銅)塗覆核心116的外表面以允許凸塊106的焊料在回流工藝期間接合到核心116。核心116用來降低熱機械應力，這消除了對底部填充工藝的需要，且增加了裝置100在超過二百攝氏度(200°C)的溫度下的機械穩定性。此外，核心116允許在回流之後界定附接凸塊106的高度。如圖3所說明，附接凸塊106也可圍繞柱結構118而形成。在實施方案中，柱結構118可由一種或一種以上電介質材料製成，例如苯並環丁烯聚合物(BCB)、聚醯亞胺(PI)、聚苯並惡唑(PBO)等等。類似於上文所描述的核心116的結構，柱結構118經配置以增加裝置100在超過二百攝氏度(200°C)的溫度下的機械穩定性，且也允許在回流之後界定附接凸塊106的高度。如圖4所說明，裝置100可進一步包括形成在裝置100的表面122上方的分隔物120。這些分隔物120可以多種方式進行配置。舉例來說，分隔物120可由電介質材料形成，例如BCB。在一個或一個以上實施方案中，電介質材料可沉積在裝置100上方且經選擇性地蝕刻以形成分隔物120。分隔物120用來防止焊料遷移到相鄰(例如，鄰近)附接凸塊106且使裝置100短路。分隔物120也可用來向裝置100提供機械支撐。在一個或一個以上實施方案中，附接凸塊106的高度(Hl)(在回流之後)大於分隔物120的高度(H2)，使得附接凸塊106可連接到對應的PCB墊。然而，也可在晶片級封裝之前通過一種或一種以上移除技術而移除分隔物120。舉例來說，可在回流工藝之後通過化學蝕刻而移除分隔物120。據預期，可使用具有核心116 (如圖2所示)的附接凸塊106來製作圖4所示的裝置100的實施方案。據進一步預期，可使用圍繞一個或一個以上柱結構118(如圖3所示)而形成的附接凸塊106來製作圖4所示的裝置100的實施方案。如圖I到4所說明，裝置100使用墊上凸塊(「Β0Ρ」)配置，其中接觸墊直接地接觸凸塊界面108 (例如，UBM墊)。然而，據預期，裝置100也可使用再分布層(「RDL」)配 置。RDL配置包括再分布結構，再分布結構包含薄膜金屬(例如，鋁、銅)重布線和互連繫統，所述系統將接觸墊再分布到凸塊界面108(例如，UBM墊)的面積陣列，凸塊界面108可更均勻地部署在裝置100上方。附接凸塊106隨後放置在這些凸塊界面108上方以形成凸塊組合件112。根據本發明，包括在凸塊組合件112的陣列114中的兩個鄰近附接凸塊106之間的最小距離(D1)小於相同的兩個鄰近附接凸塊之間的間距距離(D2)的約百分之二十五
(25)。舉例來說，如果兩個鄰近附接凸塊106之間的間距(例如，間距距離)為O. 4毫米(mm)，那麼兩個鄰近附接凸塊106之間的最小距離為約O. Imm或更小。在另一實例中，如果兩個鄰近附接凸塊106之間的間距為O. 35mm，那麼兩個鄰近附接凸塊106之間的最小距離為約O. 0875mm。在這些實施方案中，附接凸塊106的大小在直徑方面可為約二百五十(250)微米(在附接凸塊106的回流之前)。然而，可取決於晶片級裝置100的設計要求而使用其它附接凸塊大小。舉例來說，在一些實施方案中附接凸塊106的大小在直徑方面可小於二百五十(250)微米，且在其它實施方案中附接凸塊106的大小在直徑方面可大於二百五十(250)微米。帶有直徑為二百五十(250)微米的焊料凸塊的典型WLP裝置具有O. 4mm的間距。然而，如上文所描述，裝置100的間距可縮減到約O. 35mm,同時仍然具有直徑為約二百五十(250)微米的焊料凸塊(例如，附接凸塊106)。此間距縮減幫助緩解歸因於在熱循環試驗期間的熱膨脹係數(CTE)失配等等而發生的焊料疲勞。此外，間距縮減可增加每面積的附接凸塊106的數目而不縮減凸塊106的大小，這增強了焊接可靠性。據預期，應適當地選擇裝置100的製作參數以及對應的PCB墊尺寸以防止焊料在鄰近位點處合併(例如，短路)。在另一實施方案中，如圖I所說明，裝置100可包括延伸超過最外凸塊組合件124的懸垂部分122AU22B。懸垂部分122AU22B向WLP裝置100提供進一步的機械支撐和焊接可靠性。懸垂部分122AU22B經配置以延伸大於裝置100的間距距離(D2)的距離(D3)。通常來說，懸垂部分僅延伸到大約間距距離而不需要虛設行的焊料凸塊(例如，不具有關聯的電互連的焊料凸塊)。因此，裝置100可僅包括由輸入/輸出要求和間距距離(D2)規定的凸塊組合件112的最小陣列114。據預期，懸垂部分122AU22B為陣列114的大小的函數。據預期，陣列114可以MXN陣列進行排列(其中MS I且NS I)。在一實施方案中，帶有O. 35mm間距的IOX 10陣列可允許懸垂部分122A、122B各自延伸出O. 7mm。在另一實施方案中，帶有O. 35mm間距的16X16陣列可允許懸垂部分122A、122B各自延伸出I. 1mm。然而，據預期，可使用其它陣列配置，且懸垂部分122AU22B的尺寸將取決於這些陣列配置和裝置100的要求(例如，附接凸塊106的大小、間距等等)而變化。據進一步預期，可在沒有懸垂部分122AU22B的情況下設計和製作圖I到4所示的裝置100。因此，在一實施方案中，裝置100的邊緣126、128可延伸大致等於間距(D2)的距離。在另一實施方案中，邊緣126、128可延伸小於間距(D2)的距離。實例製作工藝圖5說明使用晶片級封裝技術以製作半導體裝置(例如圖I到4所示的裝置100)的實例工藝200。圖6到11說明用於製作半導體裝置300(例如圖4所示的裝置100)的實例半導體晶片的區段。在圖6中，說明被分割成集成電路裝置之前的裝置300。據預期，裝置300包含半導體晶片302，半導體晶片302包括形成在其中的一個或一個以上集成電路(未圖示)。這些集成電路一起形成包含襯底306的集成電路晶片304。如上文所描述，集 成電路可由合適半導體形成技術形成，例如沉積、蝕刻、退火、光刻等等。集成電路可包含數字電路技術、模擬電路技術、複合信號技術等等。集成電路連接到提供電觸點的一個或一個以上導電層(例如，接觸墊、再分布結構等等)，集成電路是通過電觸點而互接到與裝置300相關聯的其它組件，例如印刷電路板等等。舉例來說，如圖6所說明，裝置300包括定位在一個或一個以上集成電路上方的一個或一個以上接觸墊308，以向集成電路提供電觸點。在晶片的表面上方形成電介質層(方塊202)。舉例來說，如圖6所示，在晶片302的表面312上方形成電介質層310 (例如，BCB材料、聚醯亞胺(PI)、聚苯並惡唑(PBO)等等)。可通過一種或一種以上合適沉積技術而形成電介質層310，例如物理氣相沉積、化學氣相沉積、分子束外延等等。接著在晶片上方形成分隔物(方塊204)。在一個或一個以上實施方案中，通過選擇性地蝕刻電介質層310而形成圖7所示的分隔物314。舉例來說，可使用合適光刻技術來選擇性地移除非所要的電介質層310的部分以形成分隔物314。據預期，光刻技術可使用乾式蝕刻、溼式蝕刻等等來提供各向異性蝕刻以形成分隔物314。又據預期，可使用雷射處理以形成分隔物314。據預期，沉積在表面312上方的電介質層310的量可為所要的分隔物314的高度的函數。一旦已形成分隔物，即將凸塊界面施加到集成電路晶片的接觸墊(方塊206)。在一個或一個以上實施方案中，凸塊界面(例如，圖8所示的凸塊界面316)包含施加到裝置300的接觸墊308的UBM結構318。UBM 318可具有多種組成物。舉例來說，UBM 318可包括不同金屬(例如，鋁(Al)、鎳(Ni)、銅(Cu)等等)的多個層，其充當粘附層、擴散勢壘層、可焊接層、氧化勢壘層等等。然而，可能存在其它UBM結構。將一個或一個以上附接凸塊(例如，焊料凸塊)定位在一個或一個以上凸塊界面上方(方塊208)。舉例來說，附接凸塊可由無鉛焊料製成，例如錫-銀-銅(Sn-Ag-Cu)合金焊料(即，SAC)、錫-銀(Sn-Ag)合金焊料、錫-銅(Sn-Cu)合金焊料等等。如圖9所示，附接凸塊320定位在施加到集成電路晶片304的接觸墊308的凸塊界面316 (例如UBM 318)上方。在一實施方案中，附接凸塊320可包括如上文所描述且如圖2所示的核心(例如，核心116)。在另一實施方案中，附接凸塊320可圍繞如上文所描述且如圖3所示的柱結構(例如，柱結構118)而形成。接著將附接凸塊回流到凸塊界面以形成凸塊組合件(方塊210)。在回流期間，晶片302經受受控制的熱(例如，通過焊料回流爐)，所述熱熔化附接凸塊320，從而將焊料緊固到對應的凸塊界面318 (見圖9)且形成凸塊組合件322。如上文所描述，分隔物314用來防止焊料到相鄰位點(例如鄰近附接凸塊320等等)的遷移，所述遷移可導致裝置300短路。因此，分隔物314可允許在兩個鄰近附接凸塊320之間的最小距離(Dl)可小於兩個鄰近附接凸塊320之間的間距距離的約百分之二十五(25%)的情況下製作裝置300。舉例來說，兩個鄰近附接凸塊320之間的O. 35mm的間距等於所述兩個鄰近附接凸塊之間的約O. 0875mm的最小距離值。此外，分隔物314可允許間距縮減，這增加了每面積的附接凸塊320的數目而不縮減凸塊320的大小。通常來說，具有二百五十(250)微米的預回流直徑的焊料凸塊可具有O. 4mm的間距。然而，裝置300可具有約O. 35mm的間距，同時仍然具有預回流直徑為二百五十(250)微米的焊料凸塊(例如，附接凸塊320)。據預期，可取決於WLP裝置300的設計要求和特性而使用具有大於和小於二百五十(250)微米的預回流直徑的焊料凸塊。此外，裝置300的間距(D2)也可相對於附接凸塊320的預回流直徑而變化，且因此，可依據凸塊320的預回流直徑而相應地調整每一裝置300的間距(D2)。
在回流工藝之後，可從晶片移除分隔物(方塊212)。在一個或一個以上實施方案中，裝置300可經受蝕刻程序以移除分隔物314。舉例來說，可使用一種或一種以上合適蝕刻技術以從晶片302移除分隔物314。然而，又據預期，在一個或一個以上實施方案中，可通過隨後的晶片級封裝步驟而在裝置300上保留分隔物314，以向裝置300提供進一步的機械支撐。如上文所描述，附接凸塊320的高度可大於分隔物314的高度，使得附接球可與對應的印刷電路板墊(未圖示)互連。一旦晶片製作工藝完成，即可使用合適的晶片級封裝工藝以將個別半導體裝置分割且封裝到至少一個晶片級封裝半導體裝置中(方塊214)。在一個或一個以上實施方案中，已分割的半導體裝置(例如，裝置300)可包含晶片晶片尺度封裝裝置。此外，一旦製作裝置300，其即可包括延伸超過最外凸塊組合件322的一個或一個以上懸垂部分324A、324B。如關於圖I所描述，懸垂部分324A、324B向WLP裝置300提供進一步的機械支撐和焊接可靠性。在一個或一個以上實施方案中，懸垂部分324A、324B的距離(D3)大於間距(D2)。舉例來說，懸垂部分324A的距離大於兩個鄰近附接凸塊316之間的間距(D2)。然而，據預期，在其它實施方案中，懸垂部分324A、324B的距離可小於間距(D2)。雖然圖6到11說明使用BOP配置的裝置300，但據進一步預期，裝置300可使用RDL配置。RDL配置包括再分布結構，再分布結構包含薄膜金屬(例如，鋁、銅)重布線和互連繫統，所述系統將接觸墊(例如，接觸墊308)再分布到凸塊界面(例如，UBM墊)的面積陣列，凸塊界面可更均勻地部署在WLP裝置上方。結論雖然已使用為結構特徵和/或工藝操作所特有的語言而描述標的物，但應理解，所附權利要求書中所界定的標的物未必限於上文所描述的特定特徵或動作。相反地，上文所描述的特定特徵和動作是作為實施權利要求書的實例形式予以揭示。
權利要求
1.一種晶片級封裝裝置，其包含 集成電路晶片；和 多個附接凸塊，其安置在所述集成電路晶片上， 其中所述多個附接凸塊中的兩個鄰近附接凸塊之間的最小距離小於所述兩個鄰近附接凸塊之間的間距的約百分之二十五。
2.根據權利要求I所述的晶片級封裝裝置，其進一步包含具有大於所述間距的距離的懸垂部分。
3.根據權利要求I所述的晶片級封裝裝置，其中所述多個附接凸塊中的每一附接凸塊包括核心。
4.根據權利要求3所述的晶片級封裝裝置，其中所述核心包含聚合物核心。
5.根據權利要求I所述的晶片級封裝裝置，其中所述多個附接凸塊中的每一附接凸塊是圍繞柱結構而形成。
6.根據權利要求5所述的晶片級封裝裝置，其中所述柱結構包含電介質材料。
7.根據權利要求I所述的晶片級封裝裝置，其中所述間距為約O.35mm且所述最小距離為約 O. 0875mm。
8.一種晶片級封裝裝置，其包含 集成電路晶片； 多個附接凸塊，其安置在所述集成電路晶片上；和 分隔物，其安置在所述多個附接凸塊中的兩個鄰近附接凸塊之間。
9.根據權利要求8所述的晶片級封裝裝置，其中所述兩個鄰近附接凸塊之間的最小距離小於所述兩個鄰近附接凸塊之間的間距的約百分之二十五。
10.根據權利要求8所述的晶片級封裝裝置，其中所述分隔物的高度小於所述兩個鄰近附接凸塊中的一個附接凸塊的高度。
11.根據權利要求8所述的晶片級封裝裝置，其進一步包含具有大於所述間距的距離的懸垂部分。
12.根據權利要求8所述的晶片級封裝裝置，其中所述分隔物包含電介質材料。
13.根據權利要求12所述的晶片級封裝裝置，其中所述電介質材料包含苯並環丁烯聚合物材料、聚醯亞胺材料或聚苯並惡唑材料中的至少一者。
14.根據權利要求8所述的晶片級封裝裝置，其中所述間距為約O.4mm且所述最小距離為約O. 1_。
15.—種方法,其包含 接納半導體晶片，所述半導體晶片經處理以在其中形成一個或一個以上集成電路，所述半導體晶片包括部署在所述半導體晶片的表面上方的多個接觸墊； 在所述半導體晶片的所述表面上方形成一個或一個以上分隔物以防止焊料遷移； 將凸塊界面施加到所述多個接觸墊中的每一接觸墊；和 使附接凸塊在每一凸塊界面上方回流， 其中兩個鄰近附接凸塊之間的最小距離小於所述兩個鄰近附接凸塊之間的間距的約百分之二十五。
16.根據權利要求15所述的方法，其中形成一個或一個以上分隔物進一步包含在所述半導體晶片的所述表面上方沉積電介質層；和 選擇性地蝕刻所述電介質層的非所要部分以形成所述一個或一個以上分隔物。
17.根據權利要求16所述的方法，其中所述電介質材料包含苯並環丁烯聚合物材料。
18.根據權利要求16所述的方法，其中所述選擇性地蝕刻包含各向異性地蝕刻所述電介質層的所述非所要部分以形成所述一個或一個以上分隔物。
19.根據權利要求15所述的方法，其進一步包含從所述表面移除所述分隔物。
20.根據權利要求15所述的方法，其進一步包含分割所述半導體晶片以提供至少一個晶片級封裝半導體裝置。
全文摘要
本申請案涉及一種晶片級封裝裝置。所述晶片級封裝裝置的兩個鄰近附接凸塊之間的最小距離小於所述兩個鄰近附接凸塊之間的間距的約百分之二十五(25％)。兩個鄰近附接凸塊之間的最小距離允許增加每面積的附接凸塊的數目而不縮減凸塊的大小，這增加了焊接可靠性。增加的焊接可靠性可縮減對附接凸塊的應力，尤其是由在熱循環試驗期間的CTE失配、在跌落試驗或循環彎曲試驗期間的動態變形等等引起的應力。
文檔編號H01L23/58GK102820275SQ201210184230
公開日2012年12月12日 申請日期2012年6月5日 優先權日2011年6月6日
發明者維賈伊·烏拉爾, 阿爾卡迪·V·薩莫伊洛夫 申請人:馬克西姆綜合產品公司