一種基於虛擬ram的面向多通道晶片的驗證平臺和驗證方法
2023-06-09 06:38:06 1
一種基於虛擬ram的面向多通道晶片的驗證平臺和驗證方法
【專利摘要】本發明公開了一種基於虛擬RAM的面向多通道晶片的驗證平臺和驗證方法，驗證平臺包括採用參數化定義的虛擬RAM和真實RAM，虛擬RAM上具有虛擬接口，所述虛擬接口與真實RAM連接並監控真實RAM。驗證方法，包括以下步驟：1)驗證平臺監測的待測設計向真實RAM進行數據寫入操作；2）多通道晶片中的數據通過虛擬接口存儲到虛擬RAM中；3）驗證平臺直接從虛擬RAM中讀取數據。本發明的驗證平臺需要從虛擬RAM中讀取數據時，可以直接對其中的RAM數據進行調用。這樣的調用方法由於不需要模擬讀寫的接口時序，因此不會佔用仿真時間，從而提高了仿真效率。
【專利說明】—種基於虛擬RAM的面向多通道晶片的驗證平臺和驗證方法
【技術領域】
[0001]本發明涉及一種多通道數據業務晶片的驗證技術，特別涉及一種基於虛擬RAM的面向多通道晶片的驗證平臺和驗證方法，該驗證平臺能減少仿真時間，提高驗證效率。
【背景技術】
[0002]多路業務晶片在通訊領域應用廣泛(如OTN、SDH、UART等)，在此類晶片的驗證(Verification)過程中,通常使用的方法是在驗證平臺中使用CPU模型來讀寫晶片內部的配置、告警、數據等，來作為DUT (待測設計)功能正確性的判定依據。如圖1所示，這種常用的方法需要模擬CPU的讀寫時序，會佔用大量的仿真時間，當通道數目較多時，由於CPU無法對多個通道同時進行讀寫，因而會造成驗證平臺的模擬CPU無法在設定的仿真節點獲取DUT中的數據，而被迫延遲至較長的時間之後才能進行讀寫並判定。這種情況下會導致數據、告警等丟失或錯誤，影響仿真結果。
[0003]為了解決此類問題，通常的做法是手動安排各通道的數據、告警的到達時間，這種方法需要耗費驗證人員大量時間來進行仿真激勵的規劃，並且當仿真時序有一定的改變時，測試用例便不能重用。因此需要改變通用的仿真機制，減少通用驗證方法中的CPU讀寫所需要的仿真時間，提高驗證效率。
【發明內容】
[0004]本發明的目的是提供一種基於虛擬RAM的面向多通道晶片的驗證平臺和驗證方法，該驗證平臺不需要花費大量的精力去規劃各通道的激勵，而是在CPU對各通道進行讀寫時，直接從虛擬RAM模塊中獲取數據，該虛擬的、參數化的RAM模塊與實際的RAM連接至同一套接口。該平臺能緩解調用CPU模型產生的擁塞，減少仿真時間，提高仿真效率。
[0005]為達到以上目的，本發明採用以下技術方案。
[0006]一種基於虛擬RAM的面向多通道晶片的驗證平臺，包括採用參數化定義的虛擬RAM和真實RAM，虛擬RAM上具有虛擬接口，所述虛擬接口與真實RAM連接並監控真實RAM。
[0007]所述虛擬接口包括虛擬地址線和虛擬數據線，通過在虛擬接口預留參數，使虛擬地址線和虛擬數據線的寬度由虛擬接口通過接口的參數化來實現。
[0008]虛擬接口還包括虛擬控制信號。
[0009]所述控制信號包括讀使能、寫使能和ready握手信號等必須的控制信號。該虛擬接口連接至待測設計中真實的RAM接口上，實現對真實RAM讀寫的實時監控，並將數據傳送給驗證平臺中的虛擬RAM中。
[0010]所述虛擬接口包括地址寬度參數、數據寬度參數、存儲器深度參數和實例化的local bus虛擬接口，虛擬RAM根據接口參數劃分出具有規定地址寬度、數據寬度和存儲器深度的RAM塊。
[0011]本發明還提供一種基於虛擬RAM的面向多通道晶片的驗證方法，包括以下步驟:[0012]I)驗證平臺監測的待測設計向真實RAM進行數據寫入操作；
[0013]2)多通道晶片中的數據通過虛擬接口存儲到虛擬RAM中；
[0014]3)驗證平臺直接從虛擬RAM中讀取數據。
[0015]所述驗證方法中，虛擬RAM的main函數對片選信號進行檢測，當片選有效時檢測讀寫信號和地址信號，如果是寫信號，則將總線上的數據儲存至相應地址的RAM中去，如果是讀信號，不進行操作。即當時讀信號時不關心，並且不進行任何操作。
[0016]所述虛擬RAM由SystemVerilog語言實現。
[0017]本發明的驗證平臺需要從虛擬RAM中讀取數據時，可以直接對其中的RAM數據進行調用。這樣的調用方法由於不需要模擬讀寫的接口時序，因此不會佔用仿真時間，從而提高了仿真效率。
[0018]當需要讀取RAM中的數據進行對比時，驗證平臺可以不用通過CPU接口，而是直接通過實例化的虛擬RAM中直接獲取數據，
[0019]本發明採用Synopsys公司的VCS作為仿真器，並基於VMM驗證方法學進行開發。【專利附圖】
【附圖說明】
[0020]圖1是傳統的驗證平臺結構示意圖；
[0021]圖2是本發明的基於虛擬RAM的面向多通道晶片的驗證平臺的結構示意圖。【具體實施方式】
[0022]下面對本發明的驗證平臺和驗證方法做進一步描述。
[0023]本發明的驗證過程中，多通道晶片的每一路通道都需要在驗證平臺的相應位置例化該類，相應位置是指待測設計中有真實RAM的地方，將連接至實際RAM的信號線同時連接至虛擬RAM,並指定位寬、深度、接口寬度,並將虛擬RAM通過本發明設計的接口聯結至其實際RAM的接口位置，進行數據採集。原則上應該是每個需要監控的實際存在的RAM都需要例化一個虛擬RAM。
[0024]仿真過程中，當DUT向真實的RAM中寫入數據時，虛擬RAM也會通過虛擬接口接收到同樣的一份數據，並被保存起來。
[0025]當驗證平臺需要從RAM中讀取數據對比時，由於虛擬RAM可以直接在仿真平臺中被記分板、checker等自比對組件調用，不需要調用CPU接口，從而省去了仿真時間。尤其是對於多通道都需要讀取的情況，可以大大節省傳統方法中直接使用CPU接口讀取DUT中RAM的數據所佔用的大量仿真時間。
[0026]該驗證平臺仍然保留了 CPU的接口，也可以使用傳統的方法，調用CPU驗證組件從DUT中讀取數據。
[0027]本發明的主要方案是使用SystemVerilog語言來實現虛擬的RAM。本發明包括一個1calbus虛擬接口、一個採用參數化定義的虛擬RAM和真實RAM。虛擬接口在虛擬RAM上，所述虛擬接口與真實RAM連接並監控真實RAM。
[0028]RAM的寬度、深度、都是可配置的。
【權利要求】
1.一種基於虛擬RAM的面向多通道晶片的驗證平臺，其特徵在於，包括採用參數化定義的虛擬RAM和真實RAM，虛擬RAM上具有虛擬接口，所述虛擬接口與真實RAM連接並監控真實RAM。
2.根據權利要求1所述的基於虛擬RAM的面向多通道晶片的驗證平臺，其特徵在於，所述虛擬接口包括虛擬地址線和虛擬數據線，通過在虛擬接口預留參數，使虛擬地址線和虛擬數據線的寬度由虛擬接口通過接口的參數化來實現。
3.根據權利要求2所述的基於虛擬RAM的面向多通道晶片的驗證平臺，其特徵在於，虛擬接口還包括虛擬控制信號。
4.根據權利要求3所述的基於虛擬RAM的面向多通道晶片的驗證平臺，其特徵在於，所述虛擬接口包括地址寬度參數、數據寬度參數、存儲器深度參數和實例化的local bus虛擬接口，虛擬RAM根據接口參數劃分出具有規定地址寬度、數據寬度和存儲器深度的RAM塊。
5.一種基於虛擬RAM的面向多通道晶片的驗證方法，包括以下步驟: 1)驗證平臺監測的待測設計向真實的RAM進行數據寫入操作； 2)多通道晶片中的數據通過虛擬接口存儲到虛擬RAM中； 3)驗證平臺直接從虛擬RAM中讀取數據。
6.根據權利要求5所述的基於虛擬RAM的面向多通道晶片的驗證方法，其特徵在於，所述驗證方法中，虛擬RAM的main函數對片選信號進行檢測，當片選有效時檢測讀寫信號和地址信號，如果是寫信號，則將總線上的數據儲存至相應地址的RAM中去，如果是讀信號，不進行操作。
7.根據權利要求5所述的基於虛擬RAM的面向多通道晶片的驗證方法，其特徵在於，所述虛擬RAM由SystemVerilog語言實現。
【文檔編號】G06F9/455GK103530166SQ201310446686
【公開日】2014年1月22日 申請日期:2013年9月26日 優先權日:2013年9月26日
【發明者】楊陽, 朱天成, 鄭煒, 李鑫, 魯毅 申請人:中國航天科工集團第三研究院第八三五七研究所