集成電子微組件及製造該微組件的方法
2023-06-09 08:47:01 2
專利名稱：集成電子微組件及製造該微組件的方法
技術領域：
本發明涉及一種電子微組件，它包括一個薄片載體，一個集成電路晶片及至少一個構成天線線圈的平線圈。
近年來，已開發出無觸點的藉助一個天線線圈工作的集成電路，它包括在由一個數據發送和/或接收站發射的磁場中通過感應耦合用於接收或發送數據的裝置。
由這種集成電路或無源收發器可以製作各種無觸點方式工作的可攜式電子物件，如晶片卡、電子標籤、電子籌碼、…。
本發明還涉及這種可攜式物件的製造，更具體地這些可攜式物件電子部分的製造。
用於製造無觸點方式工作的可攜式物件電子部分最普遍使用的方法在於準備一個薄片載體，在其上沉積一個線圈及一個矽晶片。然後使線圈與晶片連接，及將該組件覆蓋一層保護樹脂。通常，該薄片載體是一個印刷電路薄板。線圈是用膠粘的銅線或蝕刻的銅帶。線圈/晶片的連接是由超聲波焊接的金屬線來保證的。該組件就形成了一個用於裝入可攜式物件(塑料卡，籌碼，片件，鑰匙…)主體內或固定於其表面上的電子微組件。
該方法具有其缺點，即需要多個管理步驟，及構成微組件的操作，組裝，布線，檢驗…等步驟，這就增加了微組件的成本及限制了製造速率。
此外，該方法不能製作厚度非常小的微組件。並且，印刷電路薄板通常具有150微米量級的厚度，矽晶片在其後表面化學或機械磨蝕後具有150微米量級的厚度，由布線形成的線環的高度為120微米量級。最後，覆蓋布線的樹脂保護層約為20至50微米厚度。總地，傳統的微組件的總厚度為400至500微米量級。作為比較，塑料卡具有760微米量級的厚度。因此，經常會有帶有這種微組件的無觸點式晶片卡出現平面度的缺陷。
此外，還已知了在一個包括多個集成電路矽晶片上集中製作多個線圈的各種方法，例如在專利US 4 857 893中所述的方法。在切下矽晶片後就獲得了小厚度的集成微組件。管理步驟，晶片及線圈的組裝和連接步驟大為減少。
但是，由幾平方毫米的矽晶片提供的表面對於製作一個大電感的線圈是不夠的。因此設有一個集成線圈的的集成電路仍停留在所謂「很靠近」的應用上，其中電磁感應的通信距離很小僅為毫米量級。
另一方面，考慮在一個矽晶片上製作大尺寸的線圈，例如使線圈圍繞著集成電路所在區域。但是這種方案具有其缺點，即減小了可以在同一矽晶片上集體製作的集成電路數目及增加了成本。在半導體工業中，矽晶片的成本實際是由矽晶片的製造價格除以可製作的晶片數目來確定的。於是，譬如在一個包含2mm2面積的集成電路的矽晶片上製作6mm2的線圈則需要每個集成電路三倍的成本。
歸根到底，這些方法在於在同一矽晶片上集成電子電路及線圈，這雖然由於減少線圈及集成電路的組裝及布線的步驟獲得了勞工費的增益，但並未顯出優點。
最後，還已知各種能以低成本及集體方式製作集成線圈的工藝過程，尤其是在矽晶片上形成多層聚醯亞胺/矽/銅的氧化物的工序。一旦形成個體件，線圈將以可被組裝及連接到集成電路的小尺寸晶片的形式出現。但我們又發現必需對小尺寸的單個元件管理，兩個兩個地組裝及連接的勞工費的問題。
因此，本發明的一個目的是提供一種能夠集體製作包括一個集成線圈及一個集成電路的小厚度微組件的方法，它不要增加集成電路的成本，也無需兩個兩個地組裝單個元件的步驟。
本發明的另一目的是提供具有兩個工作方式的混合式微組件，即具有一個藉助觸點區域的傳統工作方式及一個藉助天線線圈的無觸點工作方式的微組件，它體積小及易於實現。
該目的是通過一種集體製造多個電子微組件的方法來實現的，每個電子微組件包括一個載體板，一個包括電連接區的集成電路晶片及至少一個線圈，該方法包括下列步驟在一個載體板上組裝多個集成電路晶片；在載體板表面上沉積一層覆蓋晶片組件的電絕緣層；在該絕緣層上對著晶片連接區開出多個孔口；集體地在載體板上製作多個形成線圈的平線圈；將每個線圈連接到一個相應的晶片；及切割載體板以分離出各個微組件。
有利地，線圈對晶片的連接是通過在絕緣層中開出的孔口內沉積導體材料來實現的。
有利地，沉積在孔口內的導體材料是形成線圈的導體材料。
根據一個實施形式，在被絕緣層分開的多個導體層面上製作線圈。
根據一個實施形式，載體板是矽作的，一個絕緣層的沉積步驟包括沉積一個聚醯亞胺層的步驟及沉積一個氧化矽層的步驟，及線圈是通過電解沉積和蝕刻一個銅層來實現的。
根據一個實施形式，在載體板切割步驟前具有一個在載體板組件上沉積一層保護材料的步驟。
本發明還涉及一種電子微組件，它包括一個載體板，一個集成電路晶片及至少一個形成線圈的平線圈，其中該晶片被埋在至少一個電絕緣層中，該電絕緣層包括至少一個由至少一種絕緣材料作的層；及線圈被設在絕緣層上。
根據一個實施形式，線圈通過穿過絕緣層的金屬化孔口達到晶片電連接區而連接到晶片上。
根據一個實施形式，其中晶片被至少兩個絕緣層覆蓋，兩個絕緣層中的一個用於支承形成線圈的平線圈，及另一絕緣層用於支承一個導體，該導體將線圈的一個端部連接到晶片的連接區。
根據一個實施形式，晶片被至少兩個絕緣層覆蓋，及線圈包括分別設在每個絕緣層上的至少兩個平線圈。
本發明還涉及一種混合微組件，它包括一個在其前表面上具有接觸區的載體板，其中該載體板在其後表面上包括一個根據本發明的微組件；該微組件包括一個具有兩工作方式，有或無觸點的集成電路晶片及一個絕緣層，該絕緣層包括用於將晶片連接到接觸區上的孔口。
從以下參照附圖對根據本發明的方法及根據本發明的微組件的說明中將使這些目的、特徵及優點以及本發明的其它部分更加顯露無遺，附圖為-
圖1及2表示根據本發明的方法的第一步驟，及分別以上視圖及截面圖表示一個其上沉積了矽晶片的載體板，
-圖3A至3D是載體板的截面局部圖及表示根據本發明的方法的其它步驟，-圖4是根據本發明的微組件的第一實施例的上視圖，-圖5是根據本發明的多個微組件的組裝圖，這些微組件被集體地作在上述載體板上，-圖6及7分別以一個上視圖及一個截面圖表示根據本發明的微組件的第二實施例，-圖8及9分別以一個上視圖及一個截面圖表示根據本發明的微組件的第三實施例，-圖10A及10B分別以一個下視圖及一個上視圖表示一個混合微組件，它包括根據本發明的一個微組件及接觸區，及-圖11是以框圖形式表示的一個無觸點工作方式的集成電路及一個數據發送/接收站的電路圖。
總地，本發明的構思是在一個載體上集體地製作線圈，在該載體上已預先設置了集成電路晶片。該載體不同於製造集成電路的矽晶片，及該方法不會引起其成本的增加。這些線圈是通過低費用的技術製造的。於是，在切割載體後就獲得低成本的集成微組件。
如圖1及2所示，根據本發明的第一步驟在於，在一個最好選擇為剛性的載體板2上設置多個矽晶片1。這些晶片通過傳統的方式被固定在載體板2上，例如通過粘接，及彼此以預定距離D設置。該步驟最好是自動的，以便獲得晶片的精確定位。為此，在載體板2上設置了定位點3。
矽晶片1是無觸點工作類型的集成電路並包括準備與一個線圈連接的金屬化區4。這些晶片來自一個矽晶片，該矽晶片用傳統的磨蝕方法、化學的或機械的磨蝕方法變薄。由於載體板2的剛度大，這些晶片的厚度最好被選擇得小於安裝在印刷電路板上的晶片的厚度，並為50至150微米量級。
根據本發明，然後在載體板2上製造多個集成線圈，它們與晶片1構成小厚度的集成微組件。
以下，將描述一個實施根據本發明方法的例子，它藉助在現有技術中用來製造集成線圈的、在矽襯底上形成聚醯亞胺/矽/銅氧化物的工藝。並且，這裡載體板2是一個量級為675微米標準厚度的未使用過的矽晶片，它將在該製造方法的最後步驟中變薄。
圖3A至3C是表示根據本發明的方法的各個步驟的載體板局部的截面圖。為易看清圖起見，各個單元的厚度不按比例表示。
在圖3A所示的步驟中，載體板2被覆蓋一個聚醯亞胺層5。傳統地，該聚醯亞胺是以液態沉積的，接著由離心力分布在載體板2上及在烘箱中聚合。根據聚醯亞胺的粘度，可能需要沉積、離心分布及聚合的多個步驟，以獲得一個覆蓋整個矽晶片1的層5。
在該步驟後跟隨了一個傳統的使聚醯亞胺層5的整平(「平面化」)的步驟，例如通過機械磨蝕。最好，磨蝕一直進行到矽晶片1上的該聚醯亞胺層5的厚度達到足夠小，例如為10微米的量級。
如圖3B所示，下一步驟在於在整平的層5上沉積一個薄的氧化矽層6，其厚度為5至10微米量級。該氧化物以傳統方式沉積，例如是根據CVD(「化學汽相沉積」)技術的汽相沉積。
為簡化起見，現在考慮聚醯亞胺層5及氧化矽層6僅作成一個絕緣層7，在其中埋置著晶片1。實際上，這兩種材料的累加沉積是這裡所使用的方法的特點，聚醯亞胺允許在短時間上形成厚度大的絕緣層，而氧化物用於支承在下述一個步驟中將沉積的銅層。
在圖3C所示的步驟中，在絕緣層7中開孔，以在與矽晶片1的金屬化區相對處形成孔口8。最好，該孔口是通過絕緣層7的化學蝕刻並藉助一個預先被曝光及顯影的感光樹脂蝕刻掩模產生的。該步驟一個特殊的實施形式在於，首先藉助對聚醯亞胺無侵蝕的第一蝕刻劑並通過插入蝕刻掩模來蝕刻氧化層6。然後，使用該已蝕刻的氧化層作為蝕刻掩模並藉助對氧化物無侵蝕的第二蝕刻劑來蝕刻聚醯亞胺層5。
在圖3D所示的步驟中，在絕緣層7上沉積一個厚度為20至50微米量級的銅層9，例如藉助電解來進行。該銅層9滲入孔口8及粘附在晶片1的連接區4上。然後該銅層被蝕刻，以形成線圈10形式的平線圈，每個線圈被連接在一個矽晶片1上。
圖4表示根據本發明的方法製作的線圈10的一個例子，該線圈與埋置的晶片1形成了一個集成微組件20。這裡，線圈10與晶片1疊置在一個明顯錯開的位置上，以使得其外圈的端部及內圈的端部與相片的連接區4相重合。
圖5表示一個矽片2的表面的總體圖。可以看到，已集體地製作了多個微組件20。在切割成單個的微組件之前，最好使片2覆蓋一個保護層，接著通過磨蝕其後表面直到獲得量級為100微米的厚度。最後，根據本發明的微組件具有一個量級為200至300微米的小厚度。
這樣，根據本發明的方法能夠製造出在體積上與現有技術中在包含集成電路的矽晶片上製造的集成微組件相類似的集成微組件。但是，根據考慮的應用選擇的線圈所佔據的面積將不影響集成電路的成本，這裡集成電路是在一個單獨的矽晶片上製造的。製造線圈的工序其費用明顯地低於製造集成電路的工序。根據本發明的微組件的成本不會根據線圈佔據的面積嚴重地增加。實際上，根據本發明的微組件的實施僅需要2至5個蝕刻掩模(根據所選擇的實施形式)，而集成電路的製造傳統上需要二十個左右的蝕刻掩模。此外，用於製造線圈所需的精度僅為1至2微米，而現今製造集成電路的精度小於1微米。
另一方面，根據本發明的方法在微組件的設計上提供了廣闊的可能性，因為具有設置多個導體層面的可能性，這裡為，被絕緣層隔開的多個銅層面。通常，多個導體層面可被用來分離一個線圈的多個圈。可以在載體板平面中多個圈的延伸及在多個導體層面上多個圈的延伸之間作出折衷。
為了確立這個概念，在圖6及7,8及9中表示出根據本發明的微組件的兩個其它實施例。
表示在圖6及7上的微組件30包括比圖4中微組件尺寸大的線圈31，這裡線圈31環繞著矽晶片1。線圈31的外圈連接在該矽晶片的一個金屬化區4上並由一個設在第一絕緣層33上的銅導體條跡32來保證。線圈31被設置在第二絕緣層34上。導體條跡32與線圈31的連接是由開設在層34中的孔口35來實現的，而它與金屬化區4的連接是通過開設在層33中的孔口36來實現的。最後，線圈31的內圈通過開設在絕緣層33,34中的兩個重疊孔口37,38連接到另一金屬區4上。一個實施變型在於，將各個絕緣層上的線圈31及導體條跡32的相對位置相置換。
表示在圖8及9上的微組件40包括兩個絕緣層41,42及一個線圈43，該線圈包括兩個相重疊及串聯的平線圈44,45。第一平線圈44由圖8中的虛線表示，它沉積在絕緣層41上。它的一個端部通過開設在第一絕緣層41中的孔口46與晶片的金屬化區4相連接。平線圈44的另一端部通過開設在第二絕緣層42中的孔口47連接到第二平線圈45的一個端部。最後，平線圈45的另一端部通過開設在兩個絕緣層41,42中的兩個重疊孔口48,49連接到晶片1的另一金屬區4上。
圖10A及10B分別表示一個用於兩工作方式的晶片卡的混合式微組件60的後表面60-1及前表面60-2。該微組件60包括一個小厚度的載體板61，例如是一個環氧的薄板。在板61的後表面60-1上粘有一個根據本發明的微組件50，它為相對圖6或8所述的類型並包括一個載體板2及環繞著埋設在絕緣層53下的矽晶片52的線圈51。製作在絕緣層53的兩個第一層面上的線圈51被絕緣層53的第三層面和/或被保護樹脂覆蓋。矽晶片52是公知類型、如專利申請WO97/49059中所述類型的具有兩工作方式的集成電路。該晶片52也包括與線圈51相連接的、用於無觸點工作方式的兩個金屬化區4，及包括用於有觸點工作方式的多個金屬化區54。由於孔口55伸到自由外空間，區54可被觸及，這些孔口開設在絕緣層53中，及在需要時亦開設在保護樹脂中。區54通過鋁或金導線62及開設在載體板61上的孔口63被連接到設在混合微組件60的前表面60-2上的ISO標準的接觸區C1至C6(圖10B)。微組件60包括根據上述標準設置的另外兩個區C7及C8，但通常不被使用。
因此，集成電路52可通過接觸區C1至C6或通過電磁感應被供電。圖10B中，在後表面60-1上被微組件50佔據的位置用虛線來表示。可以看出，區C1至C8未覆蓋在前表面60-2上該微組件的相應位置，以便對線圈51中磁場的迴路不產生屏蔽。因此根據本發明的混合式微組件60可提供良好的導磁性能及區C1至C8不會明顯地減小通信距離。
當然，以上所述的混合式微組件可以包括根據本發明所有類型的微組件，例如圖4所示的微組件，其中線圈交迭在集成電路上。
實際上，在根據本發明的微組件上面的、其上放置了多個導體層面的多個絕緣層可為簡單的氧化層，以便限制其製造的步驟數目，或包括交替的氧化層及聚醯亞胺/氧化層。
一般說，根據本發明的方法不限制在上述的工藝方法上，而可使用允許將一個矽晶片埋放在絕緣層中及然後在絕緣層上或絕緣層中沉積或集成線圈的所有工藝。
作為回憶，圖11非常概要地表示一個無觸點工作方式的集成電路IC的結構，它通過電磁感應與一個數據發送和/或接收站RD通信。該集成電路IC及站RD各裝有一個天線線圈，它們以Lp,Ls表示。電路IC包括一個輸入電容Cp，一個具有微處理器或連接邏輯的中心單元UC，一個存儲器MEM，一個二極體橋Pd，一個解調-解碼電路DD及一個調製-編碼電路MC。輸入電容Cp及線圈Lp構成了固有頻率為Fp的諧振電路LpCp。解調器DD，調製器MC及二極體橋Pd與天線電路LpCp並聯連接。
對著由站RD的線圈Ls發出的交變磁場，在天線電路LPCp的端子上出現感應電壓Vp。該電壓Vp被二極體橋Pd整流以對電路IC供給一個直流電源電壓Vcc。為了向站RD發送數字數據，中心單元UC將待發送的數據輸送給調製電路MC，該調製電路根據它接收的數據及按照預定編碼來調製線圈Lp的負荷。該負荷的調製通過感應耦合反映到線圈Ls上並由站Rd撿測。接收數據的提取是由解調及解碼之反向操作保證的。為了將數字數據傳送給晶片IC，站RD根據待發送的數據及按照預定編碼調製磁場幅值。在晶片IC中，電路DD解調電壓Vp，解碼接收的數據及傳送給中心單元UC，後者可將它們裝載到存儲器MEM中。
權利要求
1．集體製造多個電子微組件(20,30,40)的方法，每個電子微組件包括一個載體板，一個包括電連接區(4)的集成電路晶片(1)及至少一個線圈(10,31,43)，其特徵在於，它包括下列步驟在一個載體板(2)上組裝多個集成電路晶片(1)；在載體板(2)表面上沉積一層覆蓋晶片組件的電絕緣層(5,6,7,33,34,41,42)；在該絕緣層上對著晶片連接區(4)開出多個孔口(8,36,37,38,46,48,49)；集體地在載體板上製作多個形成線圈(10,31,43,44,45)的平線圈；將每個線圈連接到一個相應的晶片；及切割載體板(2)以分離出各個微組件。
2．根據權利要求1的方法，其中線圈對晶片的連接是通過在絕緣層中開出的孔口內沉積導體材料來實現的。
3．根據權利要求2的方法，其中沉積在孔口內的導體材料是形成線圈的導體材料。
4．根據權利要求1至3中一項的方法，其中在被絕緣層(33,34,41,42)分開的多個導體層面上製作線圈(31,32,43,44,45)。
5．根據權利要求1至4中一項的方法，其中載體板(2)是矽作的，一個絕緣層的沉積步驟包括沉積一個聚醯亞胺層的步驟及沉積一個氧化矽層的步驟，及線圈是通過電解沉積和蝕刻一個銅層來實現的。
6．根據權利要求1至5中一項的方法，其中在載體板切割步驟前具有一個在載體板組件上沉積一層保護材料的步驟。
7．電子微組件(20,30,40)，包括一個載體板(2)，一個集成電路晶片(1,52)及至少一個形成線圈(10,31,43,44,45,51)的平線圈，其特徵在於該晶片被埋在至少一個電絕緣層(5,6,7,33,34,41,42,53)中，該電絕緣層包括至少一個由至少一種絕緣材料作的層；及線圈被設在絕緣層上。
8．根據權利要求7的微組件，其中線圈通過穿過絕緣層的金屬化孔口(8,36,37,38,46,47,48,49)達到晶片電連接區(4)而連接到晶片上。
9．根據權利要求7及8中一項的微組件(30)，其中-晶片被至少兩個絕緣層(33,34,41,42)覆蓋，-兩個絕緣層中的一個(34,42)用於支承形成線圈的平線圈，及-另一絕緣層(33,41)用於支承一個導體(32,44,73)，該導體將線圈的一個端部連接到晶片的連接區(4)。
10．根據權利要求7至9中一項的微組件(40)，其中晶片被至少兩個絕緣層(41,42)覆蓋，及線圈(43)包括分別設在每個絕緣層上的至少兩個平線圈(44,45)。
11．根據權利要求7至10中一項的微組件，其中載體板(2)是矽作的，及絕緣層(7)包括一個聚醯亞胺層(5)及一個氧化矽層(6)。
12．混合微組件(60)，包括一個在其前表面(60-2)上具有接觸區(C1-C8)的載體板(61)，其特徵在於該載體板(61)在其後表面(60-1)上包括一個根據權利要求7至11中一項的微組件(50)，該微組件(50)包括一個具有兩工作方式，有或無觸點的集成電路晶片(52)及一個絕緣層(33)，該絕緣層包括用於將晶片(52)連接到接觸區(C1-C8)上的孔口(55)。
全文摘要
本發明涉及一種電子微組件(30),它包括一個載體板(2),一個集成電路晶片(1)及至少一個形成線圈(31)的平線圈。根據本發明,晶片被埋設在至少一個由至少一種絕緣材料作的層(33,34)中,線圈(31)被設在該絕緣層上。
文檔編號H01L25/00GK1315056SQ9981009
公開日2001年9月26日 申請日期1999年6月14日 優先權日1998年6月29日
發明者J·科瓦爾斯基, D·塞拉, F·貝泰奧利奧 申請人:內部技術公司