一種晶圓堆疊封裝方法及結構與流程

2023-06-05 06:48:01

本發明涉及晶圓封裝領域，具體涉及一種晶圓堆疊封裝方法及結構。

背景技術：

一般的晶圓封裝技術均是在x、y平面內實現的二維(two-dime,2d)封裝。隨著半導體行業向系統化、模塊化、多功能化和高密度集成化發展，在二維封裝基礎上向z方向的空間發展，進行垂直連接，這就形成了三維(three-dime，3d)封裝。

3d封裝技術一般分為3種形式，堆疊3d封裝、晶片堆疊3d封裝(chiponchip，coc)和晶圓堆疊3d封裝(waferonwafer，wow)。晶圓堆疊3d封裝的主要形式是將晶圓進行堆疊、加工，完成封裝。目前，在晶圓堆疊後有2種加工工藝。一種是將晶圓堆疊、劃片，形成小疊塊，然後在小疊塊側面進行布線，實現各層之間的連接，由於晶片之間的連接需要引到側面實現互連，連接線較長。另一種是在堆疊的晶圓上形成通孔，通過通孔內填充導電材料實現堆疊晶圓的互連，這種加工方式堆疊的晶圓厚度可以非常薄，連接線也較短，能夠進一步縮小晶片封裝尺寸，提高產品的集成密度和性能，是封裝領域的發展趨勢和方向。

晶圓堆疊3d封裝首先要將晶圓進行鍵合以形成堆疊結構，使得不同種類的功能模塊可以堆疊集成在一起，主要有3種晶圓鍵合方法，溶解晶圓鍵合、膠粘劑鍵合和金屬-金屬熱壓鍵合。其中，膠粘劑鍵合由於堆疊晶圓表面之間沒有直接接觸，對晶圓表面粗糙程度要求低，相對於其它兩種鍵合方式，操作簡單、可控性高、生產成本低。

技術實現要素：

因此，本發明要解決的技術問題在於克服現有技術中晶圓級鍵合封裝工藝流程複雜、工藝難度大、成本高中至少之一的缺陷。

為此，本發明提供一種晶圓堆疊封裝方法，包括以下步驟：將第一晶圓與第二晶圓進行鍵合，所述第一晶圓內形成若干第一晶片單元，所述第一晶片單元具有至少一個第一焊盤，所述第二晶圓內形成若干第二晶片單元，所述第二晶片單元具有至少一個第二焊盤，鍵合後所述第一焊盤與所述第二焊盤對應；在第二晶圓的表面製備第一凹槽，所述第一凹槽的底部延伸至所述第二焊盤；在所述第二晶圓的表面以及第一凹槽的表面製備第一絕緣層；在所述第一凹槽的底部製備第二凹槽，所述第二凹槽的底部延伸至所述第一焊盤；在所述第二晶圓的表面、第一凹槽和第二凹槽內製備線路層，所述線路層與所述第一焊盤和所述第二焊盤分別連接；在所述線路層表面製備第二絕緣層，在所述第二絕緣層上開窗，在所述開窗處製備凸點，所述凸點與所述線路層連接。

可選地，所述將第一晶圓與第二晶圓進行鍵合的步驟之後，還包括：在第一晶圓的表面進行減薄，將所述第一晶圓減薄至目標厚度；和/或在第二晶圓的表面進行減薄，將所述第二晶圓減薄至目標厚度。

可選地，所述在所述線路層表面製備第二絕緣層，在所述第二絕緣層上開窗，在所述開窗處製備凸點，所述凸點與所述線路層連接的步驟之後，還包括：將所述第一晶圓和所述第二晶圓切割，形成單顆半導體器件。

可選地，所述在所述第一凹槽的底部製備第二凹槽的步驟包括：在所述第一凹槽底部的第二焊盤的表面打孔至所述第一焊盤內部。

可選地，所述第一凹槽的底部位於所述第二焊盤內，所述第二凹槽的底部位於所述第一焊盤內。

本發明還提供一種使用上述方法製備的半導體器件。

本發明還提供一種半導體器件，包括依次層疊的第一晶片和第二晶片以及用於將第一晶片和第二晶片進行鍵合的鍵合層，其中：在所述鍵合層上成型有與所述第一晶片連接的第一焊盤、與所述第二晶片連接的第二焊盤，第一焊盤和第二焊盤位置相對且不連接；在所述第二晶片內成型有延伸至第二焊盤的第一凹槽，所述第一凹槽的底部與所述第二焊盤連接，所述第一凹槽的底部有第二凹槽，所述第二凹槽的底部延伸至與所述第一焊盤連接，所述第一凹槽的內壁及所述第二晶片的表面上設置有第一絕緣層，在所述第一凹槽與所述第二凹槽形成的空間內填充線路層，所述線路層延伸至所述第二晶片的第一絕緣層的外表面，所述線路層上布有第二絕緣層，所述第二絕緣層上有窗口，在窗口處設置凸點，所述凸點與所述線路層連接。

可選地，所述第二凹槽的底部延伸至所述第一焊盤內部。

可選地，所述第一凹槽的底部位於所述第二焊盤內。

可選地，所述第二凹槽的底部位於所述第一焊盤內。

本發明技術方案，具有如下優點：

1.本發明提供的晶圓堆疊封裝方法，包括：將第一晶圓與第二晶圓進行鍵合，所述第一晶圓內形成若干第一晶片單元，所述第一晶片單元具有至少一個第一焊盤，所述第二晶圓內形成若干第二晶片單元，所述第二晶片單元具有至少一個第二焊盤，鍵合後所述第一焊盤與所述第二焊盤對應；在第二晶圓的表面製備第一凹槽，所述第一凹槽的底部延伸至所述第二焊盤；在所述第二晶圓的表面以及第一凹槽的表面製備第一絕緣層；在所述第一凹槽的底部製備第二凹槽，所述第二凹槽的底部延伸至所述第一焊盤；在所述第二晶圓的表面、第一凹槽和第二凹槽內製備線路層，所述線路層與所述第一焊盤和所述第二焊盤分別連接；在所述線路層表面製備第二絕緣層，在所述第二絕緣層上開窗，在所述開窗處製備凸點，所述凸點與所述線路層連接。該種晶圓堆疊封裝方法將兩個晶圓鍵合後使兩個晶圓的焊盤相對應，在焊盤對應位置上製備凹槽，凹槽內製備線路層，線路層將兩個晶圓的焊盤連接並將連接關係引到一個晶圓背面，在晶圓背面製備凸點，凸點與線路層連接，這樣可以縮短工藝流程、降低工藝難度和成本，減小封裝尺寸。

2.本發明還提供的一種半導體器件，包括依次層疊的第一晶片和第二晶片以及用於將第一晶片和第二晶片進行鍵合的鍵合層，其中：在所述鍵合層上成型有與所述第一晶片連接的第一焊盤、與所述第二晶片連接的第二焊盤，第一焊盤和第二焊盤位置相對且不連接；在所述第二晶片內成型有延伸至第二焊盤的第一凹槽，所述第一凹槽的底部與所述第二焊盤連接，所述第一凹槽的底部有第二凹槽，所述第二凹槽的底部延伸至與所述第一焊盤連接，所述第一凹槽的內壁及所述第二晶片的表面上設置有第一絕緣層，在所述第一凹槽與所述第二凹槽形成的空間內填充線路層，所述線路層延伸至所述第二晶片的第一絕緣層的外表面，所述線路層上布有第二絕緣層，所述第二絕緣層上有窗口，在窗口處設置凸點，所述凸點與所述線路層連接。這種半導體器件製備簡單、可靠性高、封裝尺寸小。

附圖說明

為了更清楚地說明本發明具體實施方式或現有技術中的技術方案，下面將對具體實施方式或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施方式，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明實施例1中晶圓堆疊封裝方法的流程圖；

圖2為本發明實施例1中晶圓堆疊封裝方法的優選方案的流程圖；

圖3-圖12為本發明實施例1中晶圓堆疊封裝方法的具體步驟示意圖；

圖13為本發明實施例2中半導體器件的結構圖。

具體實施方式

下面將結合附圖對本發明的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

在本發明的描述中，需要說明的是，術語「中心」、「上」、「下」、「左」、「右」、「豎直」、「水平」、「內」、「外」等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。此外，術語「第一」、「第二」、「第三」僅用於描述目的，而不能理解為指示或暗示相對重要性。

在本發明的描述中，需要說明的是，除非另有明確的規定和限定，術語「安裝」、「相連」、「連接」應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，還可以是兩個元件內部的連通，可以是無線連接，也可以是有線連接。對於本領域的普通技術人員而言，可以具體情況理解上述術語在本發明中的具體含義。

此外，下面所描述的本發明不同實施方式中所涉及的技術特徵只要彼此之間未構成衝突就可以相互結合。

實施例1

本實施例提供一種晶圓堆疊封裝方法，流程圖如圖1所示。作為本實施例的一個優選方案，流程圖如圖2所示，包括以下步驟：

s01：將第一晶圓10與第二晶圓20進行鍵合。第一晶圓10和第二晶圓20已經預先製備好，第一晶圓10內形成若干第一晶片單元11，如圖3所示，所述第一晶片單元11具有兩個第一焊盤12，在其它的實施方案中第一焊盤12還可以為一個或者多個；第二晶圓20內形成若干第二晶片單元21，如圖4所示，第二晶片單元21具有兩個第二焊盤22，在其它的實施方案中第二焊盤22還可以為一個或者多個；鍵合後第一焊盤12與第二焊盤22對應，如圖5所示。第一晶圓10和第二晶圓20鍵合方式，可以是溶解晶圓鍵合，可以是膠粘劑鍵合，也可以是金屬-金屬熱壓鍵合。在本實施例中，採用的是膠粘劑鍵合，膠粘劑鍵合由於堆疊晶圓表面之間沒有直接接觸，對晶圓表面粗糙程度要求低，相對於其它兩種鍵合方式，操作簡單、可控性高、生產成本低，如圖5所示，第一晶片單元11和第二晶片單元21之間形成鍵合層30，當然，在其它可實施例中也可以採用其它鍵合方式，根據所需合理選擇即可。本實施例中鍵合後第一焊盤12和第二焊盤22的位置在縱向上重合，當然在其他的實施方式中鍵合後第一焊盤12和第二焊盤22也可以在縱向上部分重合。

s02：在第二晶圓20的表面進行減薄，將第二晶圓20減薄至目標厚度，如圖6所示。晶圓減薄是對晶圓背面多餘的基體材料去除一定的厚度，這樣可以改善晶片散熱效果，有利於後續的劃片工作，也有利於減小封裝尺寸。當然，如果晶圓的厚度合適，也可以不用減薄。

s03：在第二晶圓的表面製備第一凹槽40，第一凹槽40的底部延伸至第二焊盤22，如圖7所示。第一凹槽40的製備方法可以是幹法刻蝕，可以是溼法刻蝕，也可以是雷射鑽孔，不同的製備方法可操作性、成本及製備效果均不同，根據所需合理選擇即可。第一凹槽40的底部位於第二焊盤22內，即第一凹槽底部的尺寸不大於第二焊盤的尺寸，這樣可以保證連接的可靠性。第一凹槽的大小可以根據所需確定，第二焊盤的面積大，第一凹槽的大小則大一些，如果第二焊盤的面積較小，第一凹槽的大小也可以小一些，根據需要合理選擇即可；第一凹槽的形狀可以製備成方形，也可以是圓形，根據需要合理設置即可。

s04：在第二晶圓20的表面以及第一凹槽40的表面製備第一絕緣層50，如圖8所示。第一絕緣層可以採用化學氣相澱積、等離子體增強化學氣相澱積法等方法製備，第一絕緣層材料可以是sio2、si4o3、sioc、sicn等，在本實施例中，採用化學氣相澱積方式製備第一絕緣層，當然，在其它可實施例中，也可以採用其它方式製備第一絕緣層，如物理氣相澱積，根據需要合理選擇即可。

s05：在第一凹槽40的底部製備第二凹槽60，第二凹槽60的底部延伸至第一焊盤12，如圖9所示。第二凹槽60的製備方法可以是幹法刻蝕，可以是溼法刻蝕，也可以是雷射鑽孔，不同的製備方法可操作性、成本及製備效果均不同，根據所需合理選擇即可，在本實施例中，第二凹槽60的製備是在第一凹槽40底部的第二焊盤22的表面打孔至第一焊盤12內部，如圖9所示，這樣當填充線路層後，線路層深入第一焊盤的內部，使得線路層與第一焊盤連接的可靠性更高，當然，在其它可實施例中，也可以將第二凹槽的底部與第一焊盤表面齊平，根據需要合理設置即可。第二凹槽的底部位於第一焊盤內，即第二凹槽底部的尺寸不大於第一焊盤的尺寸，這樣可以保證連接的可靠性。第二凹槽的大小可以根據所需確定，第一焊盤的面積大，第二凹槽的大小則大一些，如果第一焊盤的面積較小，第二凹槽的大小也可以小一些，根據需要合理選擇即可；第二凹槽的形狀可以製備成方形，也可以是圓形，根據需要合理設置即可。

s06：在第二晶圓20的表面、第一凹槽40和第二凹槽60內製備線路層70，線路層70與第一焊盤12和第二焊盤22分別連接，如圖10所示。

s07：在線路層70表面製備第二絕緣層80，在第二絕緣層80上開窗，在開窗處製備凸點90，凸點90與線路層70連接，如圖11所示。

s08：在第一晶圓10的表面進行減薄，將第一晶圓10減薄至目標厚度，如圖12所示。晶圓減薄是對晶圓背面多餘的基體材料去除一定的厚度，這樣可以改善晶片散熱效果，有利於後續的劃片工作，也有利於減小封裝尺寸。對第一晶圓進行減薄可以在s07步驟之後，也可以在其它步驟之後，如步驟s01晶圓鍵合之後，或者是步驟s02之後，由於對第一晶圓的減薄，僅需對第一晶圓的背面進行操作，操作完成之後無需在第一晶圓表面製備其它層，因此，減薄操作的時機較靈活，可以有多種選擇，當然，將減薄放置於不同步驟之後，操作的難易程度會有所差別，通常的晶圓切割過程是將晶圓的背面朝上，在晶圓的背面進行切割，將減薄置於凸點製備完成之前，需要先將鍵合後的晶圓翻轉使第一晶圓的表面朝上，之後對第一晶圓進行減薄，減薄後還需要將晶圓再次翻轉，使第二晶圓的表面朝上以便進行後續操作，所有操作完成後再次翻轉使第一晶圓的表面朝上進行切割。在本實施例中，將第一晶圓的減薄放置於凸點製備完成之後，只要將鍵合的晶圓進行一次翻轉即可，簡化操作步驟，減少工藝時間，當然，在其它可實施例中也可以在其它步驟之後進行減薄，根據需要合理設置即可。當然，如果晶圓的厚度合適，也可以不用減薄。

s09：將經過上述步驟處理的第一晶圓和第二晶圓切割，形成單顆半導體器件，如圖12所示。

本發明提供的晶圓堆疊封裝方法，包括：將第一晶圓與第二晶圓進行鍵合，所述第一晶圓內形成若干第一晶片單元，所述第一晶片單元具有至少一個第一焊盤，所述第二晶圓內形成若干第二晶片單元，所述第二晶片單元具有至少一個第二焊盤，鍵合後所述第一焊盤與所述第二焊盤對應；在第二晶圓的表面製備第一凹槽，所述第一凹槽的底部延伸至所述第二焊盤；在所述第二晶圓的表面以及第一凹槽的表面製備第一絕緣層；在所述第一凹槽的底部製備第二凹槽，所述第二凹槽的底部延伸至所述第一焊盤；在所述第二晶圓的表面、第一凹槽和第二凹槽內製備線路層，所述線路層與所述第一焊盤和所述第二焊盤分別連接；在所述線路層表面製備第二絕緣層，在所述第二絕緣層上開窗，在所述開窗處製備凸點，所述凸點與所述線路層連接。該種晶圓堆疊封裝方法將兩個晶圓鍵合後使兩個晶圓的焊盤相對應，在焊盤對應位置上製備凹槽，凹槽內製備線路層，線路層將兩個晶圓的焊盤連接並將連接關係引到一個晶圓背面，在晶圓背面製備凸點，凸點與線路層連接，這樣可以縮短工藝流程、降低工藝難度和成本，減小封裝尺寸。

此外，本實施例中還提供一種半導體器件，採用上述方法製備而成，通過上述方法製備出的半導體器件，可靠性高，封裝尺寸小，整體性能好，且製備過程簡單，生產效率高。

實施例2

本實施例中提供一種半導體器件，如圖13所示，包括依次層疊的第一晶片11和第二晶片21以及用於將第一晶片11和第二晶片21進行鍵合的鍵合層30，其中：在鍵合層30上成型有與第一晶片11連接的第一焊盤12、與第二晶片21連接的第二焊盤22，第一焊盤12和第二焊盤22位置相對且不連接；在第二晶片21內成型有延伸至第二焊盤22的第一凹槽40，第一凹槽40的底部與第二焊盤22連接，第一凹槽40的底部有第二凹槽60，第一凹槽40的底部位於第二焊盤22內，第二凹槽60的底部位於第一焊盤12內，第二凹槽60的底部延伸至第一焊盤12內部，第一凹槽40的內壁及第二晶片21的表面上設置有第一絕緣層50，在第一凹槽40與第二凹槽60形成的空間內填充線路層70，線路層70延伸至第二晶片21的第一絕緣層50的外表面，線路層70上布有第二絕緣層80，第二絕緣層80上有窗口，在窗口處設置凸點90，凸點90與線路層70連接。這種半導體器件製備簡單、可靠性高、封裝尺寸小。

顯然，上述實施例僅僅是為清楚地說明所作的舉例，而並非對實施方式的限定。對於所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這裡無需也無法對所有的實施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處於本發明創造的保護範圍之中。