用於半導體器件的表面耐壓區、半導體器件和電容器的製作方法

2023-06-06 19:01:31

專利名稱：用於半導體器件的表面耐壓區、半導體器件和電容器的製作方法
技術領域：
本發明涉及半導體器件，特別是涉及橫向高壓器件的表面耐壓區及縱向高壓器件的結邊緣區。
背景技術：
在參考文獻I (X.B.Chen, et al., 「Theory of optimum design ofreverse-biased p_n junction using resistive field plates and variation lateraldoping」, Solid-State Electronics, Vol.35, N0.8, pp.1365-1370 (1992))中公開了與襯底摻雜(下面設為P—型)反型的表面耐壓區(下面設為η型)的最佳摻雜密度。圖1 (a)示出用這種耐壓層作叉指條圖形的二極體的一個元胞的結構圖，圖中I代表P—型襯底區，2代表n+型接觸區，3代表P+型接觸區，4代表表面耐壓層的η型區，A代表陽極，K代表陰極，耐壓區是坐標X = O到X = L的一段區域。圖1(b)的實線表示在一定距離L下為了得到最高擊穿電壓所需的最佳表面雜質電荷密度D，這裡，Dtl = qNBWpp，q代表電子電荷，Wpp代表同襯底(P—)濃度下單邊突變平行平面結(n+-p_結)的耗盡層厚度，Nb為襯底的受主濃度，而Dtl代表這時n+區的耗盡層電荷密度。圖中所示是L = 2ffpp的情形，由此所得到表面耐壓區可以承受同襯底單邊突變平行平面結的擊穿電壓的95%。該圖中的虛線5、6及7段代表用三段均勻表面雜質電荷來代替實線所表示的最佳情形。用這種三段近似所得的擊穿電壓只比實線所得的略低。圖1(c)及圖1(d)分別表示在最佳表面變摻雜的條件下表面的橫向電場Ex及表面電位V的分布情況。圖中的Erait及Vbpp分別代表同襯底摻雜濃度下的單邊突變平行平面結在擊穿時的最大電場及擊穿電壓。圖1(e)示意地畫出了一種三段均勻表面雜質電荷的實施方法。在這裡，表面耐壓區有一個均勻施主密度的η型區4，其電荷密度超過圖1 (b)虛線中5段的最大電荷密度。在這個η型區4的頂部有一個薄的P型區8，它的受主密度也是均勻的，但並不全部覆蓋於η型區4之上。在該圖中P型區8覆蓋最少的部分(即含圖中A及Α』點的部分)，η區4的施主電荷和P區8的受主電荷的共同作用產生的平均電荷密度等於圖1(b)的三段近似的虛線段5。在該圖的中間部分，P型區8有較多部分覆蓋於η型區4之上，使得這一部分的施主電荷和受主電荷的共同作用產生的平均電荷密度等於圖1(b)的三段近似的虛線段6。而在該圖的右邊部分，P型區8全部覆蓋於η型區4之上，使得這一部分的平均電荷密度等於圖1(b)的三段近似的虛線段7。這種方法就是上述的利用異位雜質補償作用的方法。顯然，作為近似的段數越多，則得到的擊穿電壓越接近於圖1(b)實線達到的效
果O但是上述的異位雜質補償方法可能會在CMOS或BiCMOS工藝中沒有合適的P型區8劑量或合適的η型區4劑量可用。此外，在深亞微米工藝的條件下，η型漂移區4本身就很薄，從而該區施主濃度很高，導致遷移率很小。因此用該技術做的橫向η-MOST的比導通電阻很大。再則，如η型區4上面有P型區8覆蓋，則對應的η型區4厚度更小，比導通電阻更大。此外，正如在參考文獻2 (X.B.Chen, 「Lateral high-voltage devicesusing an optimized variational lateral doping，，，Int.J.Electronics.Vol.83, N0.3,pp.449-459(1996)) 一文中所述，用圖1(e)所示的補償方法中，在p型區8的邊界上，例如在圖中的A點及A』點，會產生一個平行於半導體表面而垂直於P型條8的方向的電場，該電場也會使擊穿電壓略為下降。在本發明人的中國發明專利ZL02142183.8以及美國發明專利US6936907 B2中提出了用高介電係數的材料的薄膜覆蓋於半導體表面，它可以從某一個區域將電位移線引導到需要引入一定電位移(Electric Displacement)的半導體表面的某處。但是高介電係數的材料一般具有鐵電性，因此只適用於電壓變化非常緩慢的器件中。而且，要求高介電係數的材料能與半導體材料有同樣的熱膨脹係數更增加了困難。

發明內容
本發明提出一種用摻有導電顆粒的絕緣體材料來取代上述高介電係數的材料。由於導電顆粒在電場作用下可產生偶極子一樣的電矩，它的宏觀作用和高介電係數(HK)的材料一樣，我們或可稱它為膺高介電係數(Pseudo-ΗΚ或PHK)材料。這種材料宏觀上講具有一個比較高的介電係數ε j.
本發明的一個目的，在於利用含有導電顆粒的絕緣體材料的薄膜(以下簡稱PHK膜)覆蓋於半導體表面。通過PHK膜可以從某一個區域將電位移線引導到需要引入一定電位移的半導體表面的 某處，也可以從半導體表面的某一個區域將電位移線引出。這裡所述含有導電顆粒的絕緣體材料的宏觀介電係數^遠大於半導體的介電係數es。本發明的內容如下:1.參見圖2、圖3、圖4、圖5、圖6、圖15、圖16及圖17，提供一種用於半導體器件的表面耐壓區，所述半導體器件含有第一種導電類型的半導體襯底(P—區I)及一個與襯底相接觸的最大電位區，該最大電位區為重摻雜的第二種導電類型的半導體區(n+區2)或金屬區，還有一個與襯底相聯接的最小電位區，該最小電位區為重摻雜的第一種導電類型的半導體區(P+區3)或金屬區；所述表面耐壓區位於襯底之頂部從最大電位區到最小電位區的區域，所述表面耐壓區至少包含一段覆蓋在半導體表面的含有導電顆粒的絕緣體膜(PHK膜9);所述含有導電顆粒的絕緣體膜有一個比導電顆粒尺寸大的範圍內的平均介電係數，稱為宏觀介電係數；當所述表面耐壓區在最大電位區(η+區2)與最小電位區(P+區3)間加有接近反向擊穿電壓時，耐壓區處處對襯底發出淨的第一種符號的電位移，此電位移線的平均電位移約從qNBWpp逐漸地或階梯式地下降，這裡q代表電子電荷，Nb代表襯底(P—區I)的雜質濃度，Wpp代表由該襯底形成的單邊突變平行平面結在其擊穿電壓下的耗盡層厚度，電位移係指在一段表面橫向尺寸遠小於Wpp而又大於該處表面耐壓區厚度的面積內有效的總電位移通量數除以該面積所得之值；該處表面耐壓區的厚度指該處含有導電顆粒的絕緣體膜(PHK膜9)的厚度加該處的對襯底有不同摻雜的表面薄層(例如圖15和圖17中的η區4)的厚度；所述的淨的第一種符號的電位移線的符號是指此種電位移線和第二種導電類型的半導體(例如圖15和圖17中的η區4)的電離雜質產生的電位移線的符號一致；所述的淨的第一種符號的平均電位移是指第一種符號的平均電位移減去與第一種符號相反的、第二種符號的平均電位移之值；所述表面耐壓區在上述淨的第一種符號的平均電位移作用下，沿表面橫向的電場從最大電位區(η+區2)指向最小的電位區(P+區3)，且其值從接近於零而逐漸地或階梯式增加(例如圖1(b)中的實線與虛線)；所述含有導電顆粒的絕緣體膜(PHK膜9)所引起的電位移是指在表面一小段距離處，在離最大電位區最近的一邊的沿表面橫向的電場乘以此邊上的方塊電容減去離最大電位區最遠的一邊的沿表面橫向的電場乘以此邊上的方塊電容所得之值；所述的方塊電容是指含導電顆粒的絕緣體膜中平行於表面的電位移分量被該處平行於表面的電場分量所除所得之量。2.參見圖16，根據本發明的上述半導體器件的表面耐壓區，其中所述覆蓋在半導體表面的含有導電顆粒的絕緣體膜(PHK膜9)還有一段或多段在其頂部有導體，該導體是浮空的(例如圖16中覆蓋在PHK膜9之上的導體)，在此情況下，所述的含有導電顆粒的絕緣體膜(PHK膜9)引起的電位移是指頂部有導體的含有導電顆粒的絕緣體膜所引起的電位移，所述的頂部有導體的含有導電顆粒的絕緣體膜所引起的電位移是指在該處膜的頂部的電位減半導體表面的電位所得之值乘以該含有導電顆粒的絕緣體膜的比電容，所述的比電容是指該含有導電顆粒的絕緣體膜的頂部與其下面的半導體表面之間的電位差除由此電位差引起的電位移所得之值。3.參見圖15、圖17，根據本發明的上述半導體器件的表面耐壓區，其中所述覆蓋在半導體表面的含有導電顆粒的絕緣體膜還有一段或多段在其頂部有導體，該導體是連接到耐壓區外部的一個電位端(例如圖15或圖17中PHK膜9之上有導體且該導體與電極A連接)，在此情況下，所述的含有導電顆粒的絕緣體膜引起的電位移是指頂部有導體的含有導電顆粒的絕緣體膜所引起的電位移，所述的頂部有導體的含有導電顆粒的絕緣體膜所引起的電位移是指在該處膜的頂部的電位減半導體表面的電位所得之值乘以該含有導電顆粒的絕緣體膜的比電容，所述的比電容是指該含有導電顆粒的絕緣體膜的頂部與其下面的半導體表面之間的電位差除由此電位差引起的電位移所得之值。4.參見圖4、圖5、圖6、圖15、圖16及圖17，根據本發明的上述半導體器件的表面耐壓區，其中所述表面耐壓區還包含一段或多段淨摻雜為第二種導電類型(圖4、圖5、圖
15、圖16、圖17中的η區4或圖6中的η區14、15、16)或第一種導電類型的半導體表面薄層，該表面薄層的雜質濃度及/或類型與襯底(P—區I)不一致，在此情況下，所述的平均電位移包括表面耐壓區中淨摻雜為第二種導電類型或第一種導電類型的半導體表面薄層的電離雜質電荷所產生的電位移，也包括由含有導電顆粒的絕緣體膜(PHK膜9)引起的電位移。5.參見圖1 (a)、圖2、圖3、圖4、圖5、圖6、圖15、圖16及圖17，根據本發明的上述
半導體器件的表面耐壓區，其中所述的第一種導電類型的半導體襯底是P型半導體(P-區I)，第二種導電類型的半導體是η型半導體，第一種符號的電位移線的符號與正電荷產生的電位移線符號一致，最大電位區具有最高電位，最小電位區具有最低電位，所述耐壓區處處對襯底發出正的電位移通量。6.參見圖14，根據本發明的上述半導體器件的表面耐壓區，其中所述的第一種導電類型的半導體襯底是η型半導體(η區4)，第二種導電類型的半導體是P型半導體，第一種符號的電位移線的符號與負電荷產生的電位移線符號一致，最大電位區具有最低電位，最小電位區具有最高電位，所述耐壓區處處吸收來自襯底的正的電位移通量，亦即處處對襯底發出負的電位移通量。7.參見圖2、圖3，根據本發明的上述半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜(PHK膜9)的方塊電容從離開表面最大電位區(n+區2)開始逐漸地或階梯式地減小，直至表面最小電位區(P+區3)。8.參見圖5，根據本發明的上述半導體器件的表面耐壓區，所述的表面耐壓層區在靠近最大電位區(n+區2)有一段第二種導電類型的摻雜區(η區4)，其單位面積的雜質數量超過NbWpp;所述的含有導電顆粒的絕緣體膜(PHK膜9)的方塊電容從離開表面最大電位區開始逐漸地或階梯式地減小，直至表面最小電位區(P+區3)。9.參見圖4，根據本發明的上述半導體器件的表面耐壓區，所述的表面耐壓區從最大電位區(η+區2)到最小電位區(P+區3)均有第二種導電類型的摻雜區(η區4)，其單位面積的雜質數超過NbWpp ;所述的含有導電顆粒的絕緣體膜(PHK膜9)的方塊電容隨離開表面最大電位區開始逐漸地或階梯式地增加，此含導電顆粒的絕緣體膜還覆蓋於最小電位區相聯接的區域。10.參見圖6，根據本發明的上述半導體器件的表面耐壓區，所述的表面耐壓區在靠近最大電位區(η+區2)有一段第二種導電類型的摻雜區(η區14、15)，其單位面積的雜質數量超過NbWpp，在靠近最小電位區(P+區3)有一段淨劑量為第一種導電類型的摻雜區(P+區3與η區16耗盡電荷補償之後仍為P型)，所述的含有導電顆粒的絕緣體膜(PHK膜9)的方塊電容從離開表面最大電位區開始逐漸地或階梯式地增加，而在靠近最小電位區的淨劑量為第一種導電類型的摻雜區上又不斷減小。11.參見圖2，根據本發明的上述半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜(PHK膜9)的頂部在鄰近表面最大電位區(η+區2)的一段內有導體(電極K的粗黑線)與最大電位區相聯接，在此段內的比電容隨離開最大電位區的距離的增加而逐漸地或階梯式地減少，而在此段之外的表面耐壓區也有含有導電顆粒的絕緣體膜(PHK膜9)但其頂部沒有導體，此含導電顆粒的絕緣體膜構成的方塊電容隨著接近於最小電位區而逐漸地或階梯式地減少。12.參見圖17，根據本發明的上述半導體器件的表面耐壓區，所述的表面耐壓區從最大電位區(η+區2)到最小電位區(P+區3)均有第二種導電類型的摻雜區(η區4)，其單位面積的雜質數超SnbWpp ;所述的含有導電顆粒的絕緣體膜(ρηκ膜9)分為兩個區域，在鄰近最大電位區的區域內其頂部沒有導體(PHK膜9的左邊部分)，在此區域內方塊電容隨離開表面最大電位區的距離的增加而逐漸地或階梯式地增加；所述的含有導電顆粒的絕緣體膜在鄰近最小電位區的區域內(PHK膜9的右邊部分)其頂部有導體與最小電位區相聯接，在此區域內比電容隨接近最小電位區的距離的減少而逐漸地或階梯式地增加。13.參見圖2、圖3、圖4、圖5、圖6、圖14、圖15、圖16、圖17，根據本發明的上述半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜的厚度隨離開最大電位區的距離是逐漸地或階梯式變化的。14.參見圖10，根據本發明的上述半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜在半導體表面覆蓋的比率隨離開最大電位區的距離是逐漸地或階梯式變化的。15.參見圖12，根據本發明的上述半導體表面耐壓區，所述的含有導電顆粒的絕緣體膜至少有一段是多種宏觀介電係數不同的材料的薄層(PHK1 20、PHK2 21及PHK3 22)緊密結合而形成的。
16.參見圖13，根據本發明的上述半導體表面耐壓區，在離開最大電位區的一定距離的表面，至少包含一段含有導電顆粒的絕緣體膜覆蓋於其上部。17.參見圖2、圖3、圖4、圖5、圖6、圖15、圖16及圖17，提供一種半導體器件，包括第一種導電類型的半導體襯底及一個與襯底相接觸的最大電位區，該最大電位區為重摻雜的第二種導電類型的半導體區或金屬區，還有一個與襯底相聯接的最小電位區，該最小電位區為重摻雜的第一種導電類型的半導體區或金屬區；其特徵在於，位於襯底之頂部從最大電位區到最小電位區之間包含根據本發明上面所述的表面耐壓區。18.提供一種半導體器件，包括第一種導電類型的半導體襯底及一個與襯底相接觸的最大電位區，該最大電位區為重摻雜的第二種導電類型的半導體區或金屬區，還有一個與襯底相聯接的最小電位區，該最小電位區為重摻雜的第一種導電類型的半導體區或金屬區；其特徵在於，位於襯底之頂部從最大電位區到最小電位區之間包含根據本發明上面所述的表面耐壓區作為該半導體器件有源區外的邊緣。19.參見圖18、圖20、圖21及圖22，提供一種用於半導體器件的薄耐壓區，所述半導體器件含有一個最小電位區，該最小電位區為重摻雜的第一種導電類型的半導體區(圖
18、圖20中的P+區3或圖21、圖22中的P區24)或金屬區，還含有一個最大電位區，該最大電位區為重摻雜的第二種導電類型的半導體區(圖18、圖20中的n+區2或圖21、圖22中的n+區26)或金屬區；所述的半導體器件的薄耐壓區位於最大電位區到最小電位區之間，其特徵在於:所述表面耐壓區至少包含一段覆蓋在半導體表面的含有導電顆粒的絕緣體膜(PHK膜9);當所述的半導體器件的薄耐壓區在最大電位區與最小電位區間加有接近反向擊穿電壓時，薄耐壓區每處向含有導電顆粒的絕緣體膜(PHK膜9)發出與該處淨摻雜劑量產生的電位移相同的電位移線；所述的向含有導電顆粒的絕緣體膜發出的電位移線經過含有導電顆粒的絕緣體膜最後被重摻雜的第一種或第二種導電類型的半導體區或金屬區所吸收；所述薄耐壓區在其所產生的電位移線被含有導電顆粒的絕緣體膜所吸收後，從最大電位區到最小電位區的電場分量接近於常數。20.根據本發明的上述半導體器件的薄耐壓區，其中所述覆蓋在半導體表面的含有導電顆粒的絕緣體膜還有一段或多段在其頂部有導體，該導體是浮空的，所述的向含有導電顆粒的絕緣體膜發出的電位移線被覆蓋於含有導電顆粒的絕緣體膜頂部的導體所吸收，經過含有導電顆粒的絕緣體膜最後被重摻雜的第一種或第二種導電類型的半導體區或金屬區所吸收。21.參見圖18、圖20、圖21及圖22，根據本發明的上述半導體器件的薄耐壓區，其中所述覆蓋在半導體表面的含有導電顆粒的絕緣體膜還有一段或多段在其頂部有導體(覆蓋於PHK膜9之上的粗黑線)，該導體是連接到耐壓區外部的一個電位端(圖18及圖20的電極A，或圖21的電極S或圖22的電極D)，所述的向含有導電顆粒的絕緣體膜發出的電位移線被覆蓋於含有導電顆粒的絕緣體膜頂部的導體所吸收，經過含有導電顆粒的絕緣體膜最後被重摻雜的第一種或第二種導電類型的半導體區或金屬區所吸收。22.參見圖18、圖20、圖21及圖22，根據本發明的上述半導體器件的薄耐壓區，其中所述的半導體器件的薄耐壓區包含一段或多段淨摻雜為第一種導電類型或第二種導電類型的薄層(η區4)。23.參見圖20、圖21及圖22，提供一種半導體器件，包括一個最小電位區，該最小電位區為重摻雜的第一種導電類型的半導體區(圖20中的P+區3或圖21、圖22中的P區24)或金屬區，還包括一個最大電位區，該最大電位區為重摻雜的第二種導電類型的半導體區(圖20中的n+區2或圖21、圖22中的n+區26)或金屬區；其特徵在於:該半導體器件還包括一個位於最大電位區到最小電位區之間的根據本發明上面所述的半導體器件的薄耐壓區。24.參見圖20、圖21及圖22，根據本發明的上述半導體器件，在薄耐壓區的一面被所述的含有導電顆粒的絕緣體膜(PHK膜9)覆蓋，另一面則與一個低介電係數的膜(I區28)相接觸，此低介電係數的膜又與一個半絕緣或絕緣的厚半導體層(S區27)相聯接。25.根據本發明的上述半導體器件，在薄耐壓區的兩面均被所述的含有導電顆粒的絕緣體膜所覆蓋。26.參見圖23，提供一種電容器，所述電容器的兩個極板中的任一極板是一種金屬(金屬電極E)或半導體材料(n+區5)，所述電容器兩個極板之間是含有導電顆粒的絕緣體材料(PHK膜9)。本文中提供了五個例子來說明本發明的實施例。

第一個例子如圖2的二極體所示，它是由P—型襯底1，n+型接觸區2，p+型接觸區3，PHK膜層9構成，其中A是陽極，K是陰極。在表面耐壓區(從X = (^Ijx = L)完全沒有電離施主，它的電位移通量是靠從陰極K發出的電位移通量，經過PHK膜9逐漸散發到半導體表面。圖中帶有箭頭的線代表電位移線。這裡，在沒有電極覆蓋的PHK膜9處，PHK膜9的厚度隨離開K的距離逐漸變薄，這使得進入半導體的電位移通量也逐漸減小。第二個例子如圖4所示，它是由P.型襯底1，η.型接觸區2，ρ+型接觸區3，η型漂移區4及PHK膜層9構成，其中A是陽極，K是陰極。這裡半導體表面已有一層η型區4，但它在電離時產生的電位移大於圖1 (b)要求的D的最大值，從O到L的PHK的膜9的作用是吸收X > O處的η區4的電位移通量，這些電位移通量最後可以被與陽極A相聯的P+區3頂部所吸收。這裡PHK膜9的厚度隨離開X = O處的距離而逐漸增加，使得PHK膜9中允許有愈來愈多的電位移通量流過，其結果使得X = O到X = L的距離中η區4之下有對襯底符合圖1(b)要求的電位移。第三個例子如圖5所示。它是由ρ_型襯底1，η+型接觸區2，ρ+型接觸區3，η型區4及PHK膜9構成，其中A是陽極，K是陰極。這裡在X = 0到X = Cltl的一段表面之下已有一層η型區4，但是它電離產生的電位移大於圖1 (b)要求的D的最大值，而在這一段之後到X = L的一段則完全沒有電離施主可用，從X = O到X = (Itl的PHK膜9的作用是吸收X彡O處的η型區4的電位移通量，這些電位移通量在沒有η型區4的X > Cltl地方逐漸釋放到襯底。其結果使得X = O到X = L的距離內在耐壓區下產生符合圖1 (b)要求的電位移。第四個例子如圖13所示，是在圖1(e)的包括A點及A』點的區域內有條狀的PHK膜9覆蓋，使得被覆蓋的半導體頂部η區4有電位移通量流出半導體進入PHK層9，然後通過PHK膜9流向處於半導體頂部的P區8然後進入P區8。其效果相當於被覆蓋的η區4的有效施主密度減少，而被覆蓋的P區8的有效施主密度增加，A點及Α』點的平行於半導體表面而垂直於P型條8的方向上的電場可以大大下降。第五個例子如圖18所示，是在一個由η+型接觸區2，η型區4和ρ+型接觸區3構成的η+ηρ+ 二極體。在整個耐壓區η型區4上部有PHK膜9覆蓋，PHK膜9的頂部全有導體與陽極A相聯接。η區4的施主發出的電位移線全部或幾乎全部經過PHK膜9而終止於其上面的導體。使得陰極K對陽極A加正電壓時，η區4中電場的分布接近於n+-1-p+ 二極體中i區的電場分布，即橫向電場接近於不變的常數，從而能夠使η區4在最短的橫向距離內，承受最聞的電壓。


圖1表示了一個以P—型半導體為襯度的最佳表面耐壓區情形；其中圖1(a)示出一個叉指條圖形二極體的元胞示意圖(圖中耐壓區是橫坐標X從O到L距離內的區域，K代表陰極，A代表陽極)；圖1(b)示出在一個表面耐壓區的距離為L = 2Wpp下，陰極K與陽極A間能承受0.95VBpp的表面施主密度的電位移D隨表面距離變化的示意圖。(Vbpp為同襯底雜質濃度Nb下的單邊突變平行平面結的擊穿電壓，Wpp為同襯底雜質濃度Nb下的單邊突變平行平面結在反向電壓為Vbpp下的耗盡層厚度。Dtl代表同襯底平行平面結在反向電壓Vbpp下的n+區的耗盡區的單位面積的施主數乘電子電荷q，D0 = qNBffpp, Nb為襯底的受主濃度);圖1(c)示出在圖1(b)的沿半導體表面摻雜條件下表面的橫向電場Ex隨表面距離變化的示意圖。(Erait代表同襯底所做單邊突變平行平面結的擊穿臨界電場)；圖1 (d)示出在圖1 (b)的沿表面摻雜條件下表面的電位V(Vbpp為同襯底雜質濃度Nb下的單邊突變平行平面結的擊穿電壓)；圖1(e)示出表示實現異位雜質補償法的一種實施方法。圖2表示用PHK膜覆蓋於表面耐壓區來達到表面電位移接近於圖1(b)要求的D的一種方法(圖中的帶箭頭的曲線代表在PHK膜中的電位移線)。圖3表示用PHK膜覆蓋於表面耐壓區來達到表面電位移接近於圖1(b)要求的D的另一種方法。圖4表示用PHK膜覆蓋使表面指向襯底的有效的電位移隨X的增加而逐漸減少(圖中η區的單位面積施主數超過應有的最大值)。圖5表示表面有一段施主密度超過應有的最大值而另一段則完全沒有的情形，用PHK膜覆蓋能對襯底發生符合最佳耐壓區要求的電位移。圖6示出表面η區的施主的電位移達到圖1(b)的最大值，其上部分覆蓋P區的電位移(為負值)又大於圖1(b)的最大值的情形下利用PHK膜的例子。圖7示出從X1到X2處進入半導體的電位移通量為PHK膜中從X1處流向右邊的通量減PHK膜中從X2處流向右邊的通量)。圖8示出一段PHK膜之上有導體，該導體聯於某一電位的情形。圖9示出PHK膜厚度不是常數，且頂部有導體聯接到一定的電位Vtl的情形。圖10示出用PHK膜的覆蓋率的變化來代替厚度的變化的情形。圖11示出PHK膜通過一個LK(低介電係數)的薄膜與半導體聯接的情形。圖12示出三段不同介電係數的材料(PHK1, PHK2, PHK3)，其介電係數依次增加。圖13示出在圖1(e)的半導體表面一段上蓋有PHK膜以減小該圖中A點及Α』點平行於半導體表面且垂直於P型條的電場。圖14示出VLD作n_VDM0ST的邊緣技術(從x = O到x = L是表面耐壓區)。
圖15示出利用如圖4的耐壓區製造橫向n-MOST的例子。圖16示出利用在PHK膜頂部有浮空電極達到需要的VLD的例子。圖17示出頂部有與陽極A相聯的導體的PHK膜以達到需要的VLD的例子。圖18示出頂部全有導體與陽極A相聯的PHK膜的二極體的例子。圖19示出在圖18所示的二極體中，理想的橫向電場Ex及電壓V(X)隨距離x的變化；其中圖19 (a)示出圖18中η型半導體橫向電場Ex隨距離χ的變化；圖19(b)示出圖18中當陰極K對陽極有電壓Vk時η區內部電位V隨距離χ的變化。圖20示出用頂部全有導體與陽極相聯的PHK膜，在SIS上製作二極體的例子。圖21示出利用圖20的結構製造橫向MOST的例子。圖22示出用頂部全有導體與漏極相聯的PHK膜製造橫向MOST的例子。圖23示出了一個用PHK材料作為MIS電容的I層的例子。具體的實施方案 根據上面所述，表面耐壓區的作用可認為是它對襯底產生一個隨離開高電位端距離而變化的電位移，即變化橫向電位移(Variation Lateral Electric Displacement,簡稱VLD)。根據前述道理，我們也可用別的辦法對襯底產生一個最佳VLD。圖2示出一個通過在半導體表面有一個厚度變化的含有導電顆粒的絕緣體(簡稱PHK)膜9來達到最佳VLD的方法。圖中所示為一個叉指條圖形的高壓二極體的一個元胞。圖中從陰極K的n+型接觸區2到陽極A的P+型接觸區3完全沒有表面η型區4。圖中的粗線代表電極接觸，帶黑點的陰影區代表PHK膜9。此PHK膜9的介電係數S1遠大於半導體的介電係數ε s。PHK膜9的厚度在陰極邊上的χ = O處開始直到χ = (I1處是逐漸增加的，在O彡χ彡cU彡(I1)處的PHK膜9的頂部有導體與陰極K相聯接。圖中的帶有箭頭的曲線示意地表示PHK膜內9的電位移線。在頂部有導體的區域，有較大的電位移流入半導體。在此區之後，由於電位移線經過的距離越來越大，而且PHK膜9的厚度愈來愈小，因此通過PHK膜9進入半導體內的電位移也愈來愈小。適當設計並製造這種隨距離變化的PHK膜9，可以使進入半導體的電位移D(X)符合圖1(b)曲線的要求。圖3示出另一種用PHK膜9達到符合圖1(b)曲線要求的方法。這裡的PHK膜在陰極K處的n+型重摻雜區2上方的膜較厚。電位移線從此重摻雜區2進入PHK膜9，然後逐漸流入半導體表面。所以這種PHK膜9可以起到和圖2的PHK膜9同樣的作用。上述兩例子是對p_襯底I完全沒有η型耐壓區4的情形，含導電顆粒的絕緣體膜提供了半導體表面各處所需的進入襯底的(正)電位移通量。實際上，(如果需要的話)，含導電顆粒的絕緣體層還可以提供必需的負通量，即從襯底流出的通量。圖4示出一個這種情形的例子。在這裡，從與陰極K聯接的η+區2到與陽極A聯接的P+區3的半導體表面本身有一個η型薄層4，其施主劑量大於圖1(b)所示的最大劑量。為了達到半導體薄層之下沿χ方向的電位移表現為隨χ增加而逐漸減少的、如圖1(b)所示的劑量，採用了一個表面有隨χ增加而不斷增厚的PHK膜9覆蓋，它的末端與陽極A相聯。從X = O開始，有部分電位移通量從半導體表面流出到PHK膜9，在χ = Cl1處，由於PHK膜9變厚，有更多的通量流出，如此等等。流出的通量的作用相當於圖1(e)中半導體表面摻P型的作用一樣，結果使η區4下面穿入P—襯底I的通量隨距離逐漸減少。上面的例子都是有一端與電極或重摻的與電極相聯的區相聯。實際上，PHK膜起著從半導體表面吸收電位移通量與/或向半導體表面放出電位移通量的作用，圖5示意地示出另一個使用PHK膜的例子。這裡η型區4是均勻摻雜的，它的劑量為比圖1 (b)所示的最大的D除以q之值大，但只佔了從與陰極K相連的n+區2附近的到χ = d0的一段距離。剩下的一段則完全不能對襯底提供正的電位移通量。在有了上層的PHK膜後，從第I段的PHK膜10開始，半導體表面有正通量流入PHK膜，這使得該段由η區4向襯底的正電位移符合圖1(b)的最大一段5的要求。流入第一段PHK膜的電位移通量沿著χ坐標方向流入第2段11，其中一部分從第2段11又反流入半導體表面，造成了那裡有正通量流入，還有一部分流入第3段12。第3段12又有部分電位移通量流入半導體表面。其餘的電位移通量在第4段13流入半導體表面。適當地設計各段的物理參數與幾何參數，可使進入到襯底的電位移近似地符合圖1(b)的要求。圖6示出另一個應用PHK膜的例子。在這個圖中，η型區的第一區14施主密度恰等於圖1(b)的三段階梯式變化的電位移最大的一段5。N型區的第二區15的施主密度產生的電位移比圖1(b)的三段階梯式變化的電位移的中間一段6為高。而第三區16的η型區施主密度減去在該區頂部的P+型區3的受主密度所得的電位移比圖1 (b)的三段階梯式變化的電位移的最低一段7還低，15區及16區的半導體表面之上有一層PHK膜9，它吸收了 15區的部分電位移通量而在16區又放出到半導體表面，結果使χ = O到χ = L的區域內對P_襯底I產生符合圖1(b)的階梯式變化的電位移。關於PHK膜的設計，可以採用標準的數值計算軟體，如TMA/MEDICI，TMA/DAVINCI等作模擬。下面介紹粗略的計算方法，這些方法至少可以作為模擬計算的初值。計算的理論基礎是兩點:1)在沒有空間電荷的區域，電位移通量守恆，(即divD=0, D是電位移矢量)。因此，進入某段PHK膜的電位移通量等於流出的電位移通量；2)兩端電位差與路徑無關(B卩curl左=0,左是電場強度矢量)。因此，在PHK膜與半導體的界面兩邊，平行於界面的電場分量相等。設PHK膜9的厚度由圖7的坐標X1到X2從&變到t2，且設這一小段(X1到X2)中PHK膜9的厚度遠小於同襯底平行平面結在擊穿電壓下的耗盡層厚度Wpp乘ei/es。從χ=X1左邊進入PHK膜9的通量在垂直於紙面的單位距離內的值為I^1Dx(X1) = ε =Ex(X1),而從X2這一段穿出的為t2Dx (X2) = t2 ε Px(X2),其中Ex代表E在χ方向的分量。兩者相減為S1 U1Ex(X1) _t2Ex(X2))。根據這個式子，對於一個給定的Ex(X)可從圖1 (C)及圖1(b)算出含有導電顆粒的絕緣體膜的厚度。在本專利中，把PHK膜中電位移矢量的橫向分量被電場的橫向分量除所得之量稱為方塊電容，以Cd表示。對於上述只有一種PHK膜的情形，那麼很明顯，Cd是該PHK膜的介電係數ε工乘以膜的厚度t,即(:□= ετt 可以看出，當上段的式子中X1接近於X2時，由PHK膜引入到半導體的電位移Dy可用微分形式表示為:Dy = -d (C D Ex) / dx (1)對於圖3的χ = O到χ = L以及圖2和圖5的χ = (Itl到χ = L的距離內，Dy應按圖1(b)所示的要求，而Ex應按圖1(c)的要求。這樣就可以求出(^隨距離的變化。實際上，Cd隨距離χ增加而有足夠的減小，超過Ex隨距離χ的增加而增加的影響，則可保證Dy有足夠的正值。
對於圖4中的χ = O到χ = L以及圖5的χ = O到χ = dQ的情形，由於半導體表面η型區4產生的電位移Dn已經大於圖1 (b)示出的最大電位移(後者約為1.1D0)，因此要求PHK膜9提供的Dy是負的。Dy的數值等於Dn減去圖1(b)所示的D值。Cd隨距離χ的適度增加可供得Dy有合適的負值。上面討論的是PHK膜上部沒有導體聯接到一定電位的情形。下面討論一段PHK膜之上有導體聯接到一定電位Vtl而這段含有導電顆粒的絕緣體材料兩端沒有含有導電顆粒的絕緣體材料相聯接的情形。如圖8所示，設半導體表面在χ處的理想電位為V(X)(可從圖1(d)查出)，應進入的電位移為Dy(x)，則在χ處的含有導電顆粒的絕緣體材料的厚度t可近似取為 ε I (V0-V (χ)) /t = Dy (χ),即 t = ε x (V0-V (χ)) /Dy (χ)。在本專利中，把PHK膜頂部有電極，它與其下面半導體表面有電位差引起的進入半導體表面的電位移除以該電位差，稱為比電容(單位面積的電容)CV。對於上述只有一種均勻PHK膜的情形，則顯然Cv等於PHK膜的介電係數除以其厚度t，即Cv = ε 利用Cv的定義，上式可寫為:Dy (χ) = Cv (V0-V (χ)) (2)像圖9那樣的PHK膜9的頂部有導體聯接到一個電位Vtl的情形，設PHK膜9的厚度不是均勻的，這種情形的理論設計比較複雜，設在X1處厚度St1，在X2處厚度為t2。一個粗略的確定ti及t2的方法如下。從X1到X2進入半導體表面的電位移通量有兩個來源。一個來源是由PHK膜9頂部導體產生的電位移通量。另一個來源是由PHK膜9在X1處左邊流入的電位移通量減去在X2處從右邊流出的電位移通量。由PHK膜9頂部發出而垂直於半導體表面的電位移通量可由垂直於表面的電場決定。此垂直電場在Xl、X2點上的值E',分別可近似取為E' y(X1) = (Vtl-V(X1) Vt1及E' y(x2) = (VQ-V(X2))/t2,從而其電位移分別為 ε β' Jx1)及 ε y (X2) , X1 到 X2 段由PHK膜9頂部產生的電位移通量平均值可近似取為[ε佔'y(x1)+eIE/ y(x2)]/2。實際上，上述垂直於半導體表面的電場E',是？皿膜9頂部的電場的分量。該電場本身是垂直於PHK膜9頂部的導體。此導體的平面與半導體表面的平面有一個夾角Qtl,它可由tan Θ Q = (I^t1V(X2-X1)來定出。設頂部的電場是E'，則E' y = cos Θ。。頂部的電場還有一個χ方向的分量，是E' X = E' sin Θ QO由上面可知,E' x = E' ytan Θ。。半導體表面的平行電場Ex可由圖1 (C)來決定。於是，在X1點處PHK膜9中平行於表面的電場從半導體表面的Ex變到頂部的E' χ。其平均值是(Εχ+Ε' χ)/2，它在&及X2 兩點有不同的值[Ex(X1)+E' Jx1)]/2 及[Ex(X2)+E' χ(χ2)]/2。由此得到 PHK 膜 9 從 X1處左邊進入的電位移通量為[Ex(X1)+E' x(Xi)]/2，WX2處右邊出去的電位移通量為eIt2[Ex(x2)+E/ x(x2)]/2，這兩個電位移通量相減再被(X2-X1)除，即為由平行於半導體表面的電場引入到半導體的電位移。在以上所述的例子中，採用了改變含有導電顆粒的絕緣體膜的厚度來達到所需的進入半導體表面的電位移，實際上，正如U.S.Patent5, 726，469及U.S.Patent 6，310，365BI中所指出那樣，所需的電位移只是一種比同襯底單邊突變平行平面結在擊穿電壓下的耗盡區厚度Wpp小得多的區域內的平均值。因此，顯然可以採用有的地方有含有導電顆粒的絕緣體膜，而有的地方沒有這種方法來代替不同厚度的PHK膜。圖10示出一個代替圖4的方法。該圖是從頂部看的一個PHK膜9(圖中陰影區)在一個單元中的安排，設PHK膜9厚度是t，那麼最右邊相當於均勻的厚度為t的PHK層，中間段則相當於一個厚度比t小的PHK層，左邊的一段的等效厚度比中間段更小。等效的PHK層厚度等於在z方向PHK層覆蓋率(即單位長度內有介質的區域的長度對單位長度的比例)乘其厚度t。現在從方塊電容的角度看上段的討論。實際上，圖4中PHK膜9的方塊電容C口隨χ的增加而增加。而圖10的PHK膜面積不斷擴大，這意味著等效(或平均)的方塊電容Cd隨χ的增加而增加。所以圖4及圖10的兩種PHK膜對電位移通量起著同樣的作用。對於PHK膜頂部有導體相聯且聯接於一定的電位的情形，則等效的PHK膜的厚度算法和上面不一樣。覆蓋率低的區域由頂部發出的電位移線平均值也就減小，這相當於該處的PHK膜厚度增加。從比電容的角度來討論，則覆蓋率低的區域並聯的比電容數量減少，故平均比電容也減少。相當於在全有PHK膜時PHK膜的厚度增加。總之，進入半導體的通量可以通過改變PHK層的圖形來變化。含有導電顆粒的絕緣體膜當然不限於一種材料，它可以是幾種材料的組合。甚至，在半導體表面可以先覆蓋一層低介電係數的材料(例如在Si上的SiO2)再覆蓋一層(或多層)含有導電顆粒的絕緣體材料。只要這層低介電係數的材料的厚度遠小於其上層的含有導電顆粒的絕緣體材料的厚度，那麼這層低介電係數的材料對於電位移通量從半導體表面進入含有導電顆粒的絕緣體材料膜，以及從含有導電顆粒的絕緣體材料膜進入半導體表面並沒有嚴重的影響。圖11示出在半導體17表面緊貼了一層薄的低的介電係數的材料18，在其上才是上述的含有導電顆粒的絕緣體材料19的情形。在有η層PHK膜，而每層厚度各為&，...、時，則頂部沒有導體連接時，式(I)中的C □可與為:
Cn = ECm
Z=I其中CDi= ε nti。當頂部有導體連接時，ε η為第i層的介電係數。則式⑵的Cv則可寫為:
I I7^ =
Vvi其中Cvi = ε JiAi含有導電顆粒的絕緣體材料本身也可以是多種材料，圖12示出利用了三種含有導電顆粒的絕緣體材料取代圖4的情形，三種含有導電顆粒的絕緣體材料分別為PHK1膜20，PHK2膜21和PHK3膜22，其中ε3> ε2 > ε i，當ε ^ ε 2、ε 3各種材料及寬度選擇合適時，它們可能保持同樣的厚度。利用PHK膜還可以消除電場的尖峰，圖13示出一個減小圖1(e)的A點及Α』點平行於半導體表面但垂直於P型條5的電場的方法。在ζ方向的半導體表面安排一條PHK膜9 (圖中的陰影區)，該PHK膜9在覆蓋於η區4的頂部處吸收部分施主的正電位移通量而在覆蓋於P區8的頂部處將正電位移通量放出。其效果等於是在η區4頂部有部分P區8，而P區8頂部的劑量減少，使得Z方向的電場大大減弱。
以上討論都是對P型襯底的情況進行的。對本領域熟悉的技術人員不難知道，上述討論容易推理到襯底為η型的情況。
上述的表面耐壓區自然可以用於各種器件。顯而易見，對於縱向器件，它可以作為有源區外的結邊緣技術。圖14示出一個利用此種耐壓區作n-VDMOST的邊緣技術的例子，它由n+型漏區23，η型區4，P源材料襯底區24，η+型源接觸區25，η+型漏接觸區26及厚度變化的PHK膜9構成，其中G是柵電極，D是漏電極，S是源電極。這是利用圖3的方法，所不同的是現在P型與η型和圖3正好相反。
對於橫向(表面)器件，上面只舉了二極體的例子。圖15示出了一個利用圖4的表面耐壓區製造橫向n-MOST的例子，此結構由P—型襯底1，η型區4，P源襯底區24，η.型源區25，η+型漏接觸區26及厚度變化的PHK膜9構成，其中G是柵電極，D是漏電極，S是源電極，柵與半導體之間有X的陰影區是柵絕緣層。其中X = O到L是表面耐壓區，PHK膜9的最後一段頂部有導體與源相聯接，源也與襯底相聯結。
圖16示出一種在PHK膜上有浮空電極來達到所需的VLD的例子。這裡在PHK膜之下的半導體和圖5 —樣。在PHK膜的頂部有浮空電極時，設浮空電極的電位為Vfl，則從X = O到Cltl 一段，由半導體發出的電位移通量通過PHK膜被頂部電極所吸收。而在X > Cltl處，則頂部電極發出電位移線，經過PHK膜進入半導體表面。一個近似計算PHK膜幾何參數及物理參數的例子如下。從X = O到X = Cltl這一段的半導體表面電位平均值按需要為Vtl,從X = (Itl到X = (I1這一段的半導體表面電位平均值按需要為V1,從X = (I1到X = d2這一段的半導體表面電位平均值按需要為V2，從X = d2到X = d3( = L)這一段的半導體表面電位平均值按需要為V3 ;又設上述各段之上PHK膜的比電容依次為Cvtl, Cvl, Cv2, Cv3 ;再設各段進入半導體表面的電位移的平均值按需要各為Dtl, D1, D2, D3(其中Dtl的值實際上是負的)，這些量的關係為
權利要求
1.一種用於半導體器件的表面耐壓區，所述半導體器件含有第一種導電類型的半導體襯底及一個與襯底相接觸的最大電位區，所述最大電位區為重摻雜的第二種導電類型的半導體區或金屬區，還有一個與襯底相聯接的最小電位區，所述最小電位區為重摻雜的第一種導電類型的半導體區或金屬區； 所述表面耐壓區位於襯底的頂部從所述最大電位區到所述最小電位區的區域，其特徵在於: 所述表面耐壓區至少包含一段覆蓋在半導體表面的含有導電顆粒的絕緣體膜，所述含有導電顆粒的絕緣體膜有一個比導電顆粒尺寸大的範圍內的平均介電係數，稱為宏觀介電係數； 當所述表面耐壓區在所述最大電位區與所述最小電位區間加有接近反向擊穿電壓時，所述表面耐壓區各處對襯底發出淨的第一種符號的電位移線，此電位移線的平均電位移約從qNBWpp逐漸地或階梯式地下降，這裡q代表電子電荷，Nb代表襯底的雜質濃度，Wpp代表由該襯底形成的單邊突變平行平面結在其擊穿電壓下的耗盡層厚度，電位移係指在一段表面橫向尺寸遠小於Wpp而又大於該處表面耐壓區厚度的面積內有效的總電位移通量數除以該面積所得之值；該處表面耐壓區的厚度指該處含有導電顆粒的絕緣體膜的厚度加該處的對襯底有不同摻雜的表面薄層的厚度； 所述的淨的第一種符號的電位移線的符號是指此種電位移線和第二種導電類型的半導體的電離雜質產生的電位移線的符號一致； 所述的淨的第一種符號的平均電位移是指第一種符號的平均電位移減去與第一種符號相反的、第二種符號的平均電位移之值； 所述表面耐壓區在所述淨的第一種符號的平均電位移作用下，沿表面橫向的電場之值從最大電位區到最小電位區，從零逐漸地或階梯式地增加； 所述含有導電顆粒的絕緣體膜所引起的電位移是指在表面一小段距離處，在離所述最大電位區最近的一邊的沿表面橫向的電場乘以此邊上的方塊電容減去離所述最大電位區最遠的一邊的沿表面橫向的電場乘以此邊上的方塊電容所得之值； 所述的方塊電容是指含導電顆粒的絕緣體膜中平行於表面的電位移分量被該處平行於表面的電場分量所除所得之量。
2.根據權利要求1所述的半導體器件的表面耐壓區，其中所述覆蓋在半導體表面的含有導電顆粒的絕緣體膜還有一段或多段在其頂部有導體，該導體是浮空的，在此情況下，所述的含有導電顆粒的絕緣體膜引起的電位移是指頂部有導體的含有導電顆粒的絕緣體膜所引起的電位移，所述的頂部有導體的含有導電顆粒的絕緣體膜所引起的電位移是指在該處膜的頂部的電位減半導體表面的電位所得之值乘以該含有導電顆粒的絕緣體膜的比電容，所述的比電容是指該含有導電顆粒的絕緣體膜的頂部與其下面的半導體表面之間的電位差除由此電位差引起的電位移所得之值。
3.根據權利要求1所述的半導體器件的表面耐壓區，其中所述覆蓋在半導體表面的含有導電顆粒的絕緣體膜還有一段或多段在其頂部有導體，該導體是連接到所述表面耐壓區外部的一個電位端，在此情況下，所述的含有導電顆粒的絕緣體膜引起的電位移是指頂部有導體的含有導電顆粒的絕緣體膜所引起的電位移，所述的頂部有導體的含有導電顆粒的絕緣體膜所引起的電位移是指在該處膜的頂部的電位減半導體表面的電位所得之值乘以該含有導電顆粒的絕緣體膜的比電容，所述的比電容是指該含有導電顆粒的絕緣體膜的頂部與其下面的半導體表面之間的電位差除由此電位差引起的電位移所得之值。
4.根據權利要求1所述的半導體器件的表面耐壓區，其中所述表面耐壓區還包含一段或多段淨摻雜為第二種導電類型或第一種導電類型的半導體表面薄層，該表面薄層的雜質濃度及/或類型與襯底不一致，在此情況下，所述的平均電位移包括表面耐壓區中淨摻雜為第二種導電類型或第一種導電類型的半導體表面薄層的電離雜質電荷所產生的電位移，也包括由含有導電顆粒的絕緣體膜引起的電位移。
5.根據權利要求1-4中任一項所述的半導體器件的表面耐壓區，其中所述的第一種導電類型的半導體襯底是P型半導體，第二種導電類型的半導體是η型半導體，第一種符號的電位移線的符號與正電荷產生的電位移線符號一致，所述最大電位區具有最高電位，所述最小電位區具有最低電位，所述表面耐壓區處處對襯底發出正的電位移通量。
6.根據權利要求1-4中任一項所述的半導體器件的表面耐壓區，其中所述的第一種導電類型的半導體襯底是η型半導體，第二種導電類型的半導體是P型半導體，第一種符號的電位移線的符號與負電荷產生的電位移線符號一致，所述最大電位區具有最低電位，所述最小電位區具有最高電位，所述表面耐壓區處處吸收來自襯底的正的電位移通量，亦即處處對襯底發出負的電位移通量。
7.根據權利要求1所述的半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜的方塊電容從最大電位區到最小電位區逐漸地或階梯式地減小。
8.根據權利要求1-4中任一項所述的半導體器件的表面耐壓區，所述的表面耐壓層區在靠近所述最大電位區有一段第二種導電類型的摻雜區，其單位面積的雜質數量超過NbWpp;所述的含有導電顆粒的絕緣體膜的方塊電容從離開最大電位區開始逐漸地或階梯式地減小，直至表面最小電位區。
9.根據權利要求1-4中任一項所述的半導體器件的表面耐壓區，所述的表面耐壓區從所述最大電位區到所述最 小電位區均有第二種導電類型的摻雜區，其單位面積的雜質數超過 NbWpp ； 所述的含有導電顆粒的絕緣體膜的方塊電容隨離開最大電位區開始逐漸地或階梯式地增加，此含導電顆粒的絕緣體膜還覆蓋於所述最小電位區相聯接的區域。
10.根據權利要求1-4中任一項所述的半導體器件的表面耐壓區，所述的表面耐壓區在靠近所述最大電位區有一段第二種導電類型的摻雜區，其單位面積的雜質數量超過NbWpp,在靠近所述最小電位區有一段淨劑量為第一種導電類型的摻雜區，所述的含有導電顆粒的絕緣體膜的方塊電容從離開最大電位區開始逐漸地或階梯式地增加，而在靠近所述最小電位區的淨劑量為第一種導電類型的摻雜區上又不斷減小。
11.根據權利要求2-3中任一項所述的半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜的頂部在鄰近最大電位區的一段內有導體與所述最大電位區相聯接，在此段內的比電容隨離開所述最大電位區的距離的增加而逐漸地或階梯式地減少，而在此段之外的表面耐壓區也有含有導電顆粒的絕緣體膜但其頂部沒有導體，此含有導電顆粒的絕緣體膜構成的方塊電容隨著接近於所述最小電位區而逐漸地或階梯式地減少。
12.根據權利要求2-3中任一項所述的半導體器件的表面耐壓區，所述的表面耐壓區從所述最大電位區到所述最小電位區均有第二種導電類型的摻雜區，其單位面積的雜質數超過NBWpp ； 所述的含有導電顆粒的絕緣體膜分為兩個區域，在鄰近所述最大電位區的區域內其頂部沒有導體，在此區域內方塊電容隨離開最大電位區的距離的增加而逐漸地或階梯式地增加； 所述的含有導電顆粒的絕緣體膜在鄰近所述最小電位區的區域內其頂部有導體與最小電位區相聯接，在此區域內比電容隨接近所述最小電位區的距離的減少而逐漸地或階梯式地增加。
13.根據權利要求1-4中任一項所述的半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜的厚度隨離開所述最大電位區的距離是逐漸地或階梯式地變化的。
14.根據權利要求1-4中任一項所述的半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜在半導體表面覆蓋的比率隨離開所述最大電位區的距離是逐漸地或階梯式地變化的。
15.根據權利要求1-4中任一項所述的半導體器件的表面耐壓區，所述的含有導電顆粒的絕緣體膜至少有一段是多種宏觀介電係數不同的材料的薄層緊密結合而形成的。
16.根據權利要求4所述的半導體器件的表面耐壓區，在離開所述最大電位區的一定距離內的表面，有含有導電顆粒的絕緣體膜覆蓋於其上部。
17.一種半導體器件，包括第一種導電類型的半導體襯底及一個與襯底相接觸的最大電位區，所述最大電位區為重摻雜的第二種導電類型的半導體區或金屬區，還有一個與襯底相聯接的最小電位區，所述最小電位區為重摻雜的第一種導電類型的半導體區或金屬區；其特徵在於，位於襯底之頂部從所述最大電位區到所述最小電位區之間包含根據權利要求1-4中任一項所述的表面耐壓區。
18.一種半導體器件，包括第一種導電類型的半導體襯底及一個與襯底相接觸的最大電位區，所述最大電位區為重摻雜的第二種導電類型的半導體區或金屬區，還有一個與襯底相聯接的最小電位區，所述最小電位區為重摻雜的第一種導電類型的半導體區或金屬區；其特徵在於，位於襯底之頂部從最大電位區到最小電位區之間包含根據權利要求1-4中任一項所述的表面耐壓區作為該半導體器件有源區外的邊緣。
19.一種用於半導體器件的薄耐壓區，所述半導體器件含有一個最小電位區，所述最小電位區為重摻雜的第一種導電類型的半導體區或金屬區，還含有一個最大電位區，所述最大電位區為重摻雜的第二種導電類型的半導體區或金屬區； 所述的半導體器件的薄耐壓區位於所述最大電位區到所述最小電位區之間，其特徵在於: 所述表面耐壓區至少包含一段覆蓋在半導體表面的含有導電顆粒的絕緣體膜； 當所述的半導體器件的薄耐壓區在所述最大電位區與所述最小電位區間加有接近反向擊穿電壓時，薄耐壓區每處向含有導電顆粒的絕緣體膜發出與該處淨摻雜劑量產生的電位移相同的電位移線； 所述的向含有導電顆粒的絕緣體膜發出的電位移線經過含有導電顆粒的絕緣體膜最後被重摻雜的第一種或第二種導電類型的半導體區或金屬區所吸收； 所述薄耐壓區在其所產生的電位移線被含有導電顆粒的絕緣體膜所吸收後，從所述最大電位區到所述最小電位區的電場分量接近於常數。
20.根據權利要求19的半導體器件的薄耐壓區，其中所述覆蓋在半導體表面的含有導電顆粒的絕緣體膜還有一段或多段在其頂部有導體，該導體是浮空的，所述的向含有導電顆粒的絕緣體膜發出的電位移線被覆蓋於含有導電顆粒的絕緣體膜頂部的導體所吸收，經過含有導電顆粒的絕緣體膜最後被重摻雜的第一種或第二種導電類型的半導體區或金屬區所吸收。
21.根據權利要求19的半導體器件的薄耐壓區，其中所述覆蓋在半導體表面的含有導電顆粒的絕緣體膜還有一段或多段在其頂部有導體，該導體是連接到耐壓區外部的一個電位端，所述的向含有導電顆粒的絕緣體膜發出的電位移線被覆蓋於含有導電顆粒的絕緣體膜頂部的導體所吸收，經過含有導電顆粒的絕緣體膜最後被重摻雜的第一種或第二種導電類型的半導體區或金屬區所吸收。
22.根據權利要求19的半導體器件的薄耐壓區，其中所述的半導體器件的薄耐壓區包含一段或多段淨摻雜為第一種導電類型或第二種導電類型的薄層。
23.一種半導體器件，包括一個最小電位區，所述最小電位區為重摻雜的第一種導電類型的半導體區或金屬區，還包括一個最大電位區，所述最大電位區為重摻雜的第二種導電類型的半導體區或金屬區；其特徵在於: 該半導體器件還包括一個位於最大電位區到最小電位區之間的根據權利要求19-22任一項所述的半導體器件的薄耐壓區。
24.根據權利要求23所述的半導體器件，在薄耐壓區的一面被所述的含有導電顆粒的絕緣體膜覆蓋，另一面則與一個低介電係數的膜相接觸，此低介電係數的膜又與一個半絕緣或絕緣的厚半導體層相聯接。
25.根據權利要求23所述的半導體器件，在薄耐壓區的兩面均被所述的含有導電顆粒的絕緣體膜所覆蓋。
26.—種電容器,所述電容器的兩個極板中的任一極板是一種金屬或半導體材料，所述電容器兩個極板之間是含有導電顆粒的絕緣體材料。
全文摘要
本發明提出一種用於半導體器件的表面耐壓區、半導體器件和電容器，涉及半導體器件技術領域。該半導體器件用含有導電顆粒的絕緣體薄膜覆蓋於半導體表面作為實現最佳橫向變電位移的方法或輔助方法。此含有導電顆粒的絕緣體膜可以在半導體表面引入電位移，也可以在半導體表面取出電位移，也可以在一部分取出電位移而在另一部分引入電位移。利用最佳橫向變電位移可以製造橫向高壓器件，並可作為縱向高壓器件的結邊緣技術，又可防止在覆蓋異位補償雜質層的邊界上強電場的產生。
文檔編號H01L29/861GK103208516SQ20121000635
公開日2013年7月17日 申請日期2012年1月11日 優先權日2012年1月11日
發明者陳星弼 申請人:電子科技大學