液晶面板驅動電路的製作方法
2023-06-04 02:51:56 2
專利名稱：液晶面板驅動電路的製作方法
技術領域：
本發明涉及一種液晶顯示器領域，尤其涉及一種液晶顯示器件的液晶面板驅動電路。
背景技術：
隨著科學技術的發展以及人們生活質量的提高，液晶顯示器件在生活中已經隨處可見，並且人們對液晶顯示器件的要求越來越高，開始追求大的顯示畫面、快的響應速度。但是隨著液晶顯示器件的增大布線的複雜度提高，而且隨著TFT (Thin Film Transistor、薄膜場效應電晶體)基板驅動像素電極數量的增加線路延時以及因為薄膜電晶體寄生電容的存在所帶來的反饋電壓對每個像素電極的影響使得精確控制像素電極的難度也跟著增加。圖I為VA型液晶顯示器件結構圖，圖中液晶分子100在驅動電路500沒有施加驅動電壓的情況下垂直排列於兩基板300及400之間，當施加驅動電壓時，處於像素電極200附近的液晶分子100偏轉0-90°。圖2為基本的TFT陣列基板的驅動電路結構示意圖，圖中在整個TFT基板上分布著像素電極200，每一個像素電極200至少與一個薄膜電晶體的漏極d相連，每個薄膜電晶體的源極s至少連接一條數據線路，數條數據線路共同構成了數據總線結構；每一個薄膜電晶體的柵極g至少連接一條選通線路，數條選通線路共同構成了選通總線結構；數據總線和選通總線通過薄膜電晶體共同控制這些像素電極的數據寫入，如圖2所示的TFT基板上的第i列第j行的像素電極P(i，j)共同受到選通線路G(j)和數據線路S(i)的控制，當對該像素電極P(i，j)進行寫操作時，選通線路G(j)處於高電平控制，保證薄膜電晶體T(i，j)處於導通狀態，此時通過數據線路S(i)上所加的驅動電壓的大小使與像素電極P(i，j)附近的液晶分子按照預定的偏轉方向偏轉，從而實現圖像的顯示。這樣的寫操作是按行進行的，當選通線路G(j)處於高電平時將對第j行的所有像素電極進行寫操作。圖3所示是每一個像素電極的等效驅動線路連接示意圖，其中第i條數據線路S(i)與第i列第j行薄膜電晶體T(i，j)的源極S相連，第j條選通線路G(j)與第i列第j行薄膜電晶體T(i，j)的柵極g相連，第i列第j行薄膜電晶體T(i，j)的漏極d與第i列第j行像素電極P(i，j)相連。電容Cgd是柵極g和漏極d之間的寄生電容，該寄生電容Cgd是在TFT三極體中固有的，Clc;是處在TFT基板和CF基板之間的液晶層的等效電容，Cs是處在TFT基板和Vcom之間的一個補償電容，該電容的存在是為了通過放電保證C1。上電壓降低時的補償，以適當增大C1。區域中的液晶分子偏轉方向的保持時間。然而隨著矩陣分布的TFT像素電極的行和列數量的增加，增長的選通線路和數據線路的會帶來驅動線路的延時；另一方面如圖4所示薄膜電晶體中的柵極g和漏極d之間寄生電容Cgd的存在將直接影響柵極電壓Vg對TFT的導通和截止的控制，特別是在離選通總線線路較遠的末端的像素電極P (n, j)附近，由於選通信號在之前所經過的n-1個薄膜電晶體的寄生電容Cgd帶來的的放電電壓的影響以及線路延時影響，此處不但響應時間較長，同時也存在選通電壓由高變低
3時因放電帶來的衰減使得薄膜電晶體T(n，j)導通時間1延長ATj，也就是說本來應該已經截止的薄膜電晶體異常導通，這樣會帶來在薄膜電晶體漏極d相連的像素電極P(n，j)的驅動時間延長Λ Tdx，導致該像素電極附近的液晶分子偏轉異常帶來的透射率差異和對比度異常。在美國專利US7304626中，針對寄生電容造成的TFT柵極電壓延時帶來的顯示的異常提出了I、採用電阻可變元件或者受電壓控制的電阻可變元件電阻的變化，補償寄生電容的在選通線路電壓下降時的放電電壓的影響。如圖5所示的選通信號發生電路中SC為電阻可變元件或者受電壓控制的電阻可變元件，驅動電壓採用高電平產生電路VDIx產生的高電平VDI與低電平產生電路VD2X產生的低電平VD2通過受控開關3b的導通與閉合形成選通線路的驅動電壓。當3b處於與VDl高電平導通時對寄生電容Cgd和Clc充電，驅動像素電極；當3b處於與VD2低電平導通時，利用SC元件的電阻的變化通過改變的電阻上邊的壓降抵消寄生電容的放電電壓，減少選通線路電壓的延時，提高圖像顯示質量。2、採用圖6A所示的VDla信號發生電路結構在圖5結構的基礎上作為VDl高電平的發生電路，同時去掉圖5中電阻可變元件或者受電壓控制的電阻可變元件SC，補償寄生電容在選通線路電壓下降時的放電電壓的影響。利用圖6A所示的電路結構圖生成如圖6B中所示的VDla在高電平，該高電平一個周期結束時形成具有一個一定下降率的下降沿的波形，在該VDla —個周期結束時刻同時保證控制開關3b處於與低電平VD2產生電路連接。該高電平VDla的一個周期和VD2 —個低電平周期共同構成選通線路上的選通信號VG的一個周期。其中Stc是一個與GCK相似波形的電壓，也可以是GCK/GSP變換得到的基本電壓，它主要是用一個反相放大器來控制SW2開關的導通與截止的。當Stc是高電平時，Sffl導通，而SW2處是低電平，此時SW2截止，通過的電壓是Vdd,同時Vdd給Ccnt電容充電，VDla穩定後的電壓是Vdd ;當Stc是低電平時，Sffl截止，而SW2處於高電平，此時SW2導通，此時VDla的電壓是在Stc的基礎上經過Rcnt分壓得到的。已經充電的Ccnt此時將會放電，使VDla有一個不變的下降率，具體波形如圖6B，進而得到選通線路施加到薄膜電晶體柵極上的驅動電壓的波形為VG (j)所示的波形。3、採用圖7A所示的VDlb信號發生電路結構在圖5結構的基礎上作為VDl高電平的發生電路，同時去掉圖5中電阻可變元件或者受電壓控制的電阻可變元件SC，補償寄生電容在選通線路電壓下降時的放電電壓的影響。利用圖7A所示的電路結構圖生成如圖7B中所示的VDlb在高電平，該高電平一個周期結束時形成具有一個一定下降率的下降沿的波形，在該VDlb —個周期結束時刻同時保證控制開關3b處於與低電平VD2產生電路連接。同樣的在該高電平VDlb的一個周期和VD2 一個低電平周期共同構成選通線路上的選通信號VG的一個周期。圖7A虛線框中是一個直流的充放電震蕩電路，虛線框外是一個運算放大器。其中Stc仍然是一個與GCK相似波形的電壓，也可以是GCK/GSP變換得到的基本電壓，Vct是放大器負極的電壓，Rct與Cct依然是充放電單元。Cct充電飽和時的電壓正是直流電流Ict經過Rct所形成的電壓Vet。
當Stc是高電平的時候，SW3打開，此時的輸出電壓VDlb是與Vdd同向的，並受Vdd大小成比例的一個電壓，其電壓是一個高電平，並足以讓TFT導通。當Stc是低電平時候，SW3閉合，此時在放大器的負極的輸入端將會Cct的放電形成的正的電壓升，該接在放大器負極的正的電壓升經過放大器後形成放大的負的電壓降。該負的電壓降與SW3打開時的高電平共同形成的VDlb同樣作為圖5中的VDl的高電平。上述方案儘管可以減小寄生電容放電電壓對選通電壓帶來的延時的影響，但是在遠離選通總線G的像素電極T(n，j)處的等效寄生電容Cn為所述前n-1個寄生電容的並聯，這樣會帶來寄生電容在與像素電極T(i，j)處不同的放電電壓，也就是說在整個一條選通線路上連接的所有的薄膜電晶體，在選通電壓由高電平變為低電平的時刻，薄膜電晶體的柵極寄生電容的放電產生的負電壓是變化的。利用上述驅動電路方案不能很好地解決薄膜電晶體導通時間延長的問題。
發明內容
本發明的目的在於提供一種液晶面驅動電路，能夠減小寄生電容對薄膜電晶體導通時間的延時影響，提高應用該電路的大尺寸液晶顯示器顯示質量。為實現上述目的，本發明提供一種液晶面板驅動電路，包括柵極驅動器、源極驅動器、多條選通線及多條數據線，該多條選通線和數據線界定多個像素單元，每一像素單元包括一薄膜電晶體、一公共電極、一與薄膜電晶體電性連接的像素電極及一存儲電容，所述薄膜電晶體通過選通線及數據線分別與柵極驅動器及源極驅動器電性連接，所述公共電極與像素電極形成一液晶電容，所述存儲電容與該液晶電容並聯連接，所述柵極驅動器包括一驅動合成電路，所述驅動合成電路包括第一電開關、與第一電開關電性連接的放大器、與第一電開關電性連接的放大器第一驅動源、與第一電開關電性連接的放大器第二驅動源、電性接於放大器兩接口上的第一電阻、與放大器電性連接的第三驅動源、與第一電開關電性連接的第二電阻、電性連接於第二電阻與放大器之間的第二電開關、與放大器電性連接的第三電阻及與第二電開關電性連接的第四驅動源。所述薄膜電晶體包括一柵極、一源極及一漏極，所述柵極通過選通線電性連接至柵極驅動器，所述源極通過數據線電性連接至源極驅動器，所述漏極與像素電極電性連接。所述第一電開關包括第一、第二及第三引腳，所述第一引腳電性連接至第一驅動源，所述第二引腳電性連接至第二驅動源及放大器，所述第三引腳電性連接至第二電阻一端。所述第二電開關包括第四、第五及第六引腳，所述第四引腳電性連接至第二電阻的另一端，所述第五引腳電性連接至第四驅動源，所述第六引腳電性連接至放大器及第一電阻的一端。所述放大器包括第七、第八及第九引腳，所述第七引腳電性連接至第二驅動源及第一電開關的第二引腳，所述第八引腳電性連接至第三驅動源及第一電阻的另一端，所述第九引腳電性連接至第二電開關的第六引腳、第一電阻的一端及第三電阻。所述薄膜電晶體的柵極與第二電阻與第一電開關連接端電性連接。所述第一電開關在第二引腳被高電平控制時導通，被低電平控制時斷開；所述第二電開關在第五引腳被高電平控制時導通，被低電平控制時斷開。
所述第一驅動源為一方形波，所述第二驅動源為一與第一驅動源具有相同相位及周期的方形波，所述第三驅動源為一三角形波，所述第四驅動源為一高頻率的方形波。本發明的有益效果本發明液晶面板驅動電路通過電開關控制將方形波驅動電壓與具有一定斜率的三角形波合成到一起，形成高電平結束時具有一下降率的下降沿的驅動電壓驅動薄膜電晶體的柵極，從而減少寄生電容因放電帶來的延長薄膜電晶體導通的時間，進而減小薄膜電晶體非導通狀態下的異常導通的可能性，進一步提高薄膜電晶體控制的精度，避免了液晶分子異常偏轉帶來的透射率的改變和對比度異常的現象，提高大尺寸使用該電路的液晶顯示器的質量。為了能更進一步了解本發明的特徵以及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而附圖僅提供參考與說明用，並非用來對本發明加以限制。
下面結合附圖，通過對本發明的具體實施方式
詳細描述，將使本發明的技術方案及其它有益效果顯而易見。附圖中，圖I為VA液晶顯示器件的基本結構；圖2為TFT陣列基板的驅動電路結構不意圖；圖3為像素電極的驅動電路等效連接示意圖；圖4為寄生電容帶來的選通驅動電壓波形；圖5為一現有驅動電路連接示意圖；圖6A-B為一現有驅動電路連接示意圖及該連接方式下的波形圖；圖7A-B為另一現有驅動電路連接示意圖及該連接方式下的波形圖；圖8為本發明液晶面板驅動電路中像素單元電路結構示意圖；圖9為本發明液晶面板驅動電路中驅動合成電路結構示意圖；圖10為本發明液晶面板驅動電路中第一、第二、第三及第四驅動源的波形圖；圖11為本發明液晶面板驅動電路中輸出端VDlc的波形圖；圖12為本發明液晶面板驅動電路中下降沿V』 slop的波形圖。
具體實施例方式為更進一步闡述本發明所採取的技術手段及其效果，以下結合本發明的優選實施例及其附圖進行詳細描述。請參閱圖5、8至12，本發明提供一種液晶面板驅動電路，包括柵極驅動器10、源極驅動器20、多條選通線G(M)及多條數據線S (N)，該多條選通線G (M)和數據線S(N)界定多個像素單元，每一像素單元包括一薄膜電晶體T、一公共電極40、一與薄膜電晶體T電性連接的像素電極30及一存儲電容Cs，所述薄膜電晶體T通過選通線G(M)及數據線S(N)分別與柵極驅動器10及源極驅動器20電性連接，所述公共電極40與像素電極30形成一液晶電容Clc，所述存儲電容Cs與該液晶電容Clc並聯連接。其中，所述多條選通線G (I)，G (2)……G (M)形成一選通總線結構G，所述多條數據線S⑴，S (2)……S (N)形成一數據總線結構S。
所述柵極驅動器10包括一驅動合成電路，所述驅動合成電路包括第一電開關SWl、與第一電開關SWl電性連接的放大器Q、第一驅動源VdcU第二驅動源Stc、電性接於放大器Q兩接口上的第一電阻Rl、與放大器Q電性連接的第三驅動源Vddl、與第一電開關SWl電性連接的第二電阻R2、電性連接於第二電阻R2與放大器Q之間的第二電開關SW2、與放大器Q電性連接的第三電阻R3及與第二電開關SW2電性連接的第四驅動源Vmc。所述第一、第二、第三及第四驅動源Vdd、Stc、Vddl及Vmc可由電源及相應的電路產生。在本較佳實施例中，所述薄膜電晶體T包括一柵極g、一源極s及一漏極d，所述柵極g通過選通線G (M)電性連接至柵極驅動器10，所述源極s通過數據線S(N)電性連接至源極驅動器20，所述漏極d與像素電極30電性連接，所述柵極g與漏極d因結構特性而形成一寄生電容Cgd。所述柵極驅動器10對薄膜電晶體T的柵極g施加一高電平結束時具有一下降率的下降沿V’slp驅動電壓，從而避免寄生電容Cgd對柵極g導通時間的影響。所述下降沿V』 -。在下降的電壓時刻內可以部分或者全部抵消因為寄生電容Cgd的存在帶來的施加在柵極g上的放電電壓，減少對柵極g的延時時間，保證薄膜電晶體TFT的導通或者截止的精確性。所述第一電開關SWl包括第一、第二及第三引腳1、2及3，所述第一引腳I電性連接至第一驅動源Vdd，所述第二引腳2電性連接至第二驅動源Stc及放大器Q，所述第三弓I腳3電性連接至第二電阻R2 —端。所述第二電開關SW2包括第四、第五及第六引腳4、5及6，所述第四引腳4電性連接至第二電阻R2的另一端，所述第五引腳5電性連接至第四驅動源Vmc，所述第六引腳6電性連接至放大器Q及第一電阻Rl的一端。所述第一電開關Sffl在第二引腳2被高電平控制時導通，被低電平控制時斷開；所述第二電開關SW2在第五引腳5被高電平控制時導通，被低電平控制時斷開。如此利用第二、第四驅動源Stc、Vmc來分別驅動第一、第二電開關SW1、SW2的導通或斷開，從而實現第一驅動源Vdd與第三驅動源Vddl合成在一起。所述放大器Q包括第七、第八及第九引腳7、8及9，所述第七引腳7電性連接至第二驅動源Stc及第一電開關SWl的第二引腳2，所述第八引腳8電性連接至第三驅動源Stc及第一電阻Rl的另一端，所述第九引腳9電性連接至第二電開關SW2的第六引腳6、第一電阻Rl的一端及第三電阻R3，所述第三電阻R3另一端連接至地線。所述薄膜電晶體T的柵極g與第二電阻R2的與第一電開關SWl連接端電性連接。 所述第一驅動源Vdd為一方形波，所述第二驅動源Ste為一與第一驅動源Vdd具有相同相位及周期的方形波，所述第三驅動源Vddl為一三角形波，所述第四驅動源Vme為一高頻率的方形波。其中，所述第四驅動源Vm。可以為一控制時鐘信號。在本較佳實施例中，所述薄膜電晶體T的柵極g上的驅動電壓V包括所述選通線G (M)上驅動電壓V由一高電平VDl產生電路VDlx及一低電平VD2產生電路VD2X共同產生，所述高電平產生電路VDlx在高電平結束時刻產生一電壓下降沿V』 sl0pO所述電壓下降沿V slop具有負的線性電壓降或者具有負的階梯電壓降。請參閱圖10-12，第一驅動源Vdd、第二驅動源St。、第三驅動源Vddl、第四驅動源Vmc，及輸出端VDlc及下降沿V』 slop的波形如圖所示。Ste和Vme都是一種CLK變換後的時鐘信號，第一驅動源Vdd的幅值大小與選通線G(j)上的電壓信號幅值相同。當第二驅動源St。為高電平時，第一驅動源Vdd處於高電平，第一電開關SWl閉合，第二電開關SW2打開，此時輸出端VDlc為高電平VDl ;當第二驅動源Ste為低電平時，第一驅動源Vdd處於低電平，第一電開關SWl打開，第二電開關SW2受第四驅動源Vme的電平的變化控制其打開或者閉合動作，同時具有線性下降波形的第一驅動源Vddl電壓信號經過放大器連接於第二電開關SW2，第一驅動源Vddl的信號經過放大器Q，並在第二電開關SW2的控制下，施加到輸出端VDlc。其中採用輸出端VDlc與低電平VD2合成信號來驅動選通線G (j)，下降沿V’slp的產生受到第四驅動源Vm。的控制，第四驅動源Vm。在第二驅動源St。處於高電平時處於低電平，在第二驅動源St。由高電平到低電平的tx時刻內具有高的頻率f，在這段時間內第二電開關SW2高速的導通與斷開，對加在其上的第三驅動源Vddl進行抽樣，形成如圖11所示的下降沿V’slp波形。所述下降沿V』 slp波形可以根據tx的時間長短，以及該時間段內的頻率f的不同參數，獲得不同的下降沿V』 slp波形。所述下降沿V』 slp波形與第一電開關SWl閉合、第二電開關SW2打開時的高電平共同構成選通線G(j)的高電平VDlc。綜上所述，本發明液晶面板驅動電路通過電開關控制將方形波驅動電壓與具有一定斜率的三角形波合成到一起，形成高電平結束時具有一下降率的下降沿的驅動電壓驅動薄膜電晶體的柵極，從而減少寄生電容因放電帶來的延長薄膜電晶體導通的時間，進而減小薄膜電晶體非導通狀態下的異常導通的可能性，進一步提高薄膜電晶體控制的精度，避免了液晶分子異常偏轉帶來的透射率的改變和對比度異常的現象，提高大尺寸使用該電路的液晶顯示器的質量。以上所述，對於本領域的普通技術人員來說，可以根據本發明的技術方案和技術構思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬於本發明權利要求的保護範圍。
權利要求
1.一種液晶面板驅動電路，其特徵在於，包括柵極驅動器、源極驅動器、多條選通線及多條數據線，該多條選通線和數據線界定多個像素單元，每一像素單元包括一薄膜電晶體、一公共電極、一與薄膜電晶體電性連接的像素電極及一存儲電容，所述薄膜電晶體通過選通線及數據線分別與柵極驅動器及源極驅動器電性連接，所述公共電極與像素電極形成一液晶電容，所述存儲電容與該液晶電容並聯連接，所述柵極驅動器包括一驅動合成電路，所述驅動合成電路包括第一電開關、與第一電開關電性連接的放大器、與第一電開關電性連接的放大器第一驅動源、與第一電開關電性連接的放大器第二驅動源、電性接於放大器兩接口上的第一電阻、與放大器電性連接的第三驅動源、與第一電開關電性連接的第二電阻、電性連接於第二電阻與放大器之間的第二電開關、與放大器電性連接的第三電阻及與第二電開關電性連接的第四驅動源。
2.如權利要求I所述的液晶面板驅動電路，其特徵在於，所述薄膜電晶體包括一柵極、一源極及一漏極，所述柵極通過選通線電性連接至柵極驅動器，所述源極通過數據線電性連接至源極驅動器，所述漏極與像素電極電性連接。
3.如權利要求2所述的液晶面板驅動電路，其特徵在於，所述第一電開關包括第一、第二及第三引腳，所述第一引腳電性連接至第一驅動源，所述第二引腳電性連接至第二驅動源及放大器，所述第三弓I腳電性連接至第二電阻一端。
4.如權利要求3所述的液晶面板驅動電路，其特徵在於，所述第二電開關包括第四、第五及第六引腳，所述第四引腳電性連接至第二電阻的另一端，所述第五引腳電性連接至第四驅動源，所述第六引腳電性連接至放大器及第一電阻的一端。
5.如權利要求4所述的液晶面板驅動電路，其特徵在於，所述放大器包括第七、第八及第九引腳，所述第七引腳電性連接至第二驅動源及第一電開關的第二引腳，所述第八引腳電性連接至第三驅動源及第一電阻的另一端，所述第九引腳電性連接至第二電開關的第六引腳、第一電阻的一端及第三電阻。
6.如權利要求5所述的液晶面板驅動電路，其特徵在於，所述薄膜電晶體的柵極與第二電阻與第一電開關連接端電性連接。
7.如權利要求6所述的液晶面板驅動電路，其特徵在於，所述第一電開關在第二引腳被高電平控制時導通，被低電平控制時斷開；所述第二電開關在第五引腳被高電平控制時導通，被低電平控制時斷開。
8.如權利要求I所述的液晶面板驅動電路，其特徵在於，所述第一驅動源為一方形波，所述第二驅動源為一與第一驅動源具有相同相位及周期的方形波，所述第三驅動源為一三角形波，所述第四驅動源為一高頻率的方形波。
全文摘要
本發明提供一種液晶面板驅動電路，包括柵極驅動器、源極驅動器、多條選通線及多條數據線，該多條選通線和數據線界定多個像素單元，每一像素單元包括一薄膜電晶體、一公共電極、一像素電極及一存儲電容，所述薄膜電晶體通過選通線及數據線分別與柵極驅動器及源極驅動器電性連接，所述柵極驅動器包括一驅動合成電路，所述驅動合成電路包括第一電開關、放大器、第一驅動源、第二驅動源、第一電阻、第三驅動源、第二電阻、第三電阻、第二電開關及第四驅動源。本發明液晶面驅動電路能夠減小寄生電容對薄膜電晶體導通時間的延時影響，提高應用該電路的大尺寸液晶顯示器顯示質量。
文檔編號G02F1/1362GK102914925SQ20121040487
公開日2013年2月6日 申請日期2012年10月22日 優先權日2012年10月22日
發明者陳胤宏, 田夏, 賈沛 申請人:深圳市華星光電技術有限公司